JPH04233306A - 線形ｃｍｏｓ出力段 - Google Patents
線形ｃｍｏｓ出力段Info
- Publication number
- JPH04233306A JPH04233306A JP91134909A JP13490991A JPH04233306A JP H04233306 A JPH04233306 A JP H04233306A JP 91134909 A JP91134909 A JP 91134909A JP 13490991 A JP13490991 A JP 13490991A JP H04233306 A JPH04233306 A JP H04233306A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- source
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 17
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000012937 correction Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、増幅器などに用いる線
形ＣＭＯＳ出力段に関する。
形ＣＭＯＳ出力段に関する。
【０００２】
【従来の技術】プッシュプル出力段の利得は一般に信号
周波数と（多少だが）信号レベルに依存する。極端な場
合には低信号レベルで（特にＢ級動作において）いわゆ
るクロスオーバー歪が生ずる。低歪が特に重要な場合に
は信号レベルに依存する利得は可聴周波処理、測定、他
の信号に悪影響を与える。出力段の利得のこのような変
化において、演算増幅器のまわりの有効な程度の負のフ
ィードバックは、たとえば信号レベルに依存するように
なり、駆動範囲を通して正確な線形性は保証されない。
周波数と（多少だが）信号レベルに依存する。極端な場
合には低信号レベルで（特にＢ級動作において）いわゆ
るクロスオーバー歪が生ずる。低歪が特に重要な場合に
は信号レベルに依存する利得は可聴周波処理、測定、他
の信号に悪影響を与える。出力段の利得のこのような変
化において、演算増幅器のまわりの有効な程度の負のフ
ィードバックは、たとえば信号レベルに依存するように
なり、駆動範囲を通して正確な線形性は保証されない。
【０００３】文献（“ＩＥＥＥ Ｊｏｕｒｎａｌ
ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ
”１９８７年１１月号ＳＣ−２２巻ＮＯ．６の１０８２
〜１０８９ページ特に１０８５ページ図６ａと６ｂ）に
は、一対の相補型電界効果トランジスタの２乗法則特性
を結合して出力段の利得が信号レベルと無関係にするこ
とが記載されている。次式のようなｎチャネルトランジ
スタとｐチャネルトランジスタの２乗法則電流電圧特性
が使用される。
ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ
”１９８７年１１月号ＳＣ−２２巻ＮＯ．６の１０８２
〜１０８９ページ特に１０８５ページ図６ａと６ｂ）に
は、一対の相補型電界効果トランジスタの２乗法則特性
を結合して出力段の利得が信号レベルと無関係にするこ
とが記載されている。次式のようなｎチャネルトランジ
スタとｐチャネルトランジスタの２乗法則電流電圧特性
が使用される。
【０００４】ＩＤＳ＝β（ＵＧＳ−ＵＴ ）２ただし、
ＩＤＳ＝ソースドレイン電流ＵＧＳ＝ゲートソース
電圧 ＵＴ ＝トランジスタしきい値定数 β ＝トランジスタのトランスコンダクタンス変数一
対の相補的トランジスタはそれぞれのゲート端子で共通
の駆動電位でそれぞれ駆動され２つのトランジスタのソ
ース端子は第１の固定電位と第２の固定電位に接続され
ている。これらの固定電位は駆動範囲全体にわたって２
つのトランジスタのどちらもそれぞれ２乗法則電流電圧
特性の領域から外れ、すなわち両トランジスタはそれぞ
れの飽和域にあるように選択され、これをＡＢ級プッシ
ュプル動作と呼ぶ。一対の相補的トランジスタの２つの
出力電流が電流ミラーを通り高インピーダンス電流差動
段に達すことによって、後者に差動電流が発生し、所望
の信号レベルと独立した比例特性を有する。たとえば演
算増幅器で負荷抵抗によってこの差動電流は電圧信号に
変換される。
ＩＤＳ＝ソースドレイン電流ＵＧＳ＝ゲートソース
電圧 ＵＴ ＝トランジスタしきい値定数 β ＝トランジスタのトランスコンダクタンス変数一
対の相補的トランジスタはそれぞれのゲート端子で共通
の駆動電位でそれぞれ駆動され２つのトランジスタのソ
ース端子は第１の固定電位と第２の固定電位に接続され
ている。これらの固定電位は駆動範囲全体にわたって２
つのトランジスタのどちらもそれぞれ２乗法則電流電圧
特性の領域から外れ、すなわち両トランジスタはそれぞ
れの飽和域にあるように選択され、これをＡＢ級プッシ
ュプル動作と呼ぶ。一対の相補的トランジスタの２つの
出力電流が電流ミラーを通り高インピーダンス電流差動
段に達すことによって、後者に差動電流が発生し、所望
の信号レベルと独立した比例特性を有する。たとえば演
算増幅器で負荷抵抗によってこの差動電流は電圧信号に
変換される。
【０００５】一対の相補的トランジスタに対する共通駆
動電位を供給することによって、それらのトランジスタ
のうちの１つのドレイン電流は減少され、他方のトラン
ジスタのドレイン電流は増大される。下記の簡単な式は
差動電流ＩＤが、それぞれのゲートソース電圧ＵＧＳの
関数として厳密に比例することを示している。
動電位を供給することによって、それらのトランジスタ
のうちの１つのドレイン電流は減少され、他方のトラン
ジスタのドレイン電流は増大される。下記の簡単な式は
差動電流ＩＤが、それぞれのゲートソース電圧ＵＧＳの
関数として厳密に比例することを示している。
【０００６】
ＩＤ ＝β（ＵＧＳ−ＵＴ ）２ −β（−ＵＧＳ
−ＵＴ ）２ ＩＤ ＝β（ＵＧＳ２ −２ＵＧＳ
ＵＴ ＋ＵＴ ２ −ＵＧＳ２ −２ＵＧＳＵＴ −Ｕ
Ｔ ２ ） ＩＤ ＝β４ＵＧＳＵＴ 駆動電位が上記のように差動技術を使用して相補的カス
コード段として設計された入力段で発生される。
−ＵＴ ）２ ＩＤ ＝β（ＵＧＳ２ −２ＵＧＳ
ＵＴ ＋ＵＴ ２ −ＵＧＳ２ −２ＵＧＳＵＴ −Ｕ
Ｔ ２ ） ＩＤ ＝β４ＵＧＳＵＴ 駆動電位が上記のように差動技術を使用して相補的カス
コード段として設計された入力段で発生される。
【０００７】
【発明が解決しようとする課題】この先行技術の回路装
置には内部に発生した固定電位が相補的ダイオードとソ
ースフォロア源の組み合わせによってしか安定しないと
いう欠点があり、回路を安定させるインピーダンスは十
分に低くなかった。
置には内部に発生した固定電位が相補的ダイオードとソ
ースフォロア源の組み合わせによってしか安定しないと
いう欠点があり、回路を安定させるインピーダンスは十
分に低くなかった。
【０００８】よって本発明の目的は内部固定電位の負荷
依存性が少ない改良されたＡＢ級プッシュプルＣＭＯＳ
出力段を提供することである。
依存性が少ない改良されたＡＢ級プッシュプルＣＭＯＳ
出力段を提供することである。
【０００９】
【課題を解決するための手段】本発明のＣＭＯＳ出力段
は、制御線により入力段からの駆動電位で駆動され、制
御線は相補的トランジスタ対のゲート端子に供給し、相
補的トランジスタの第１のトランジスタは第１のプッシ
ュプル出力トランジスタとして動作し、第２のトランジ
スタは第２のプッシュプル出力トランジスタのゲート端
子へ電流ミラー装置により接続し、第２のプッシュプル
出力トランジスタと第２のトランジスタは同じ導電型で
あり、第１と第２のトランジスタのソース端子は第１の
固定電位と第２の固定電位とにそれぞれ接続しており、
第１と第２のプッシュプル出力トランジスタのドレイン
ノードは高インピーダンス電流差動段を形成し、第２の
プッシュプル出力トランジスタのドレイン電流は第２の
トランジスタのドレイン電流に比例しており、駆動電位
の範囲にわたって第１のトランジスタと第２のトランジ
スタの両方が、それぞれの２乗電流電圧特性ＩＤＳ＝β
（ＵＧＳ−ＵＴ ）２ の範囲にあり、駆動レベル０で
差動出力電流が０値を有するＡＢ級プッシュプルＣＭＯ
Ｓ出力段において、第２の固定電位は基準電圧源によっ
て形成され、この基準電圧源は負荷独立性を改良する能
動補償回路の出力端子に接続されており、基準電圧源は
ダイオード接続のｎチャネルトランジスタとダイオード
接続のｐチャネルトランジスタとの直列組合わせにより
形成され、前記基準電圧源の下側端は第１の固定電位に
接続され、前記基準電圧源の入力端子は定電流源に接続
されていることを特徴とする。
は、制御線により入力段からの駆動電位で駆動され、制
御線は相補的トランジスタ対のゲート端子に供給し、相
補的トランジスタの第１のトランジスタは第１のプッシ
ュプル出力トランジスタとして動作し、第２のトランジ
スタは第２のプッシュプル出力トランジスタのゲート端
子へ電流ミラー装置により接続し、第２のプッシュプル
出力トランジスタと第２のトランジスタは同じ導電型で
あり、第１と第２のトランジスタのソース端子は第１の
固定電位と第２の固定電位とにそれぞれ接続しており、
第１と第２のプッシュプル出力トランジスタのドレイン
ノードは高インピーダンス電流差動段を形成し、第２の
プッシュプル出力トランジスタのドレイン電流は第２の
トランジスタのドレイン電流に比例しており、駆動電位
の範囲にわたって第１のトランジスタと第２のトランジ
スタの両方が、それぞれの２乗電流電圧特性ＩＤＳ＝β
（ＵＧＳ−ＵＴ ）２ の範囲にあり、駆動レベル０で
差動出力電流が０値を有するＡＢ級プッシュプルＣＭＯ
Ｓ出力段において、第２の固定電位は基準電圧源によっ
て形成され、この基準電圧源は負荷独立性を改良する能
動補償回路の出力端子に接続されており、基準電圧源は
ダイオード接続のｎチャネルトランジスタとダイオード
接続のｐチャネルトランジスタとの直列組合わせにより
形成され、前記基準電圧源の下側端は第１の固定電位に
接続され、前記基準電圧源の入力端子は定電流源に接続
されていることを特徴とする。
【００１０】
【実施例】本発明に従ったＣＭＯＳ出力段を含む演算増
幅器の回路図を参照しつつ、本発明とその利点を詳細に
説明する。
幅器の回路図を参照しつつ、本発明とその利点を詳細に
説明する。
【００１１】図１はＡＢ級プッシュプル出力段ｋを示し
ており、それは入力段ｄからの駆動電位ｕｄの制御線ｓ
ｔによって駆動される。完全な装置は入力段ｄが通常の
差動入力段として設計されているＣＭＯＳ演算増幅器を
示している。
ており、それは入力段ｄからの駆動電位ｕｄの制御線ｓ
ｔによって駆動される。完全な装置は入力段ｄが通常の
差動入力段として設計されているＣＭＯＳ演算増幅器を
示している。
【００１２】ＣＭＯＳ出力段ｋの入力は制御線ｓｔによ
って形成され、それは第１のトランジスタｎ１のゲート
端子と相補的な第２のトランジスタｐ１のゲート端子に
接続している。２つのトランジスタは相補的なトランジ
スタの対ｋｔを形成し、その出力電流は電流ミラーと電
流差動段を介して互いに反対であり、出力端子ｖ０で差
電流出力ｉｄを出力する。第１のトランジスタｎ１はＣ
ＭＯＳ出力段の第１のプッシュプル出力トランジスタと
しても動作し、一方相補的な第２のプッシュプル出力ト
ランジスタｐａは前記電流ミラーを介して第２のトラン
ジスタｐ１のドレイン端子に接続している。
って形成され、それは第１のトランジスタｎ１のゲート
端子と相補的な第２のトランジスタｐ１のゲート端子に
接続している。２つのトランジスタは相補的なトランジ
スタの対ｋｔを形成し、その出力電流は電流ミラーと電
流差動段を介して互いに反対であり、出力端子ｖ０で差
電流出力ｉｄを出力する。第１のトランジスタｎ１はＣ
ＭＯＳ出力段の第１のプッシュプル出力トランジスタと
しても動作し、一方相補的な第２のプッシュプル出力ト
ランジスタｐａは前記電流ミラーを介して第２のトラン
ジスタｐ１のドレイン端子に接続している。
【００１３】ＣＭＯＳ出力段ｋの出力端子ｖｏと同一で
あるドレインノードは、高インピーダンス電流差動段を
形成する。たとえば第１のトランジスタｎ１のソース端
子は接地電位に等しい第１の固定電位ｕ１に結合されて
いる。第２のトランジスタｐ１のソース端子は第２の固
定電位ｕ２に結合されており、それは接地電位と正の供
給電圧Ｕｐの間にあり内部に発生する。
あるドレインノードは、高インピーダンス電流差動段を
形成する。たとえば第１のトランジスタｎ１のソース端
子は接地電位に等しい第１の固定電位ｕ１に結合されて
いる。第２のトランジスタｐ１のソース端子は第２の固
定電位ｕ２に結合されており、それは接地電位と正の供
給電圧Ｕｐの間にあり内部に発生する。
【００１４】第２の固定電位ｕ２は、第１と第２のトラ
ンジスタｎ１とｐ１の選択された動作点すなわちそれら
のゲートソース圧ＵＧＳの和に追従する。それらはｎチ
ャネルトランジスタｎｄとｐチャネルトランジスタｐｄ
の直列の組み合わせによって形成される基準電圧源の中
で平衡をとられている。２つのトランジスタのそれぞれ
はダイオードとして接続されている。一定数電流ｉｋを
供給されている基準電圧源の下側の端は第１の固定電位
ｕ１に結合され、入力端子は定電流源ｑの出力に接続さ
れている。動作点と基準電圧源の設計によって、相補的
トランジスタ対ｋｔの第１と第２のトランジスタｎ１と
ｐ１の動作点は平衡をとられ、基準電圧源の入力端子の
基準電位は必要な第２の固定電位ｕ２と丁度等しくなる
。
ンジスタｎ１とｐ１の選択された動作点すなわちそれら
のゲートソース圧ＵＧＳの和に追従する。それらはｎチ
ャネルトランジスタｎｄとｐチャネルトランジスタｐｄ
の直列の組み合わせによって形成される基準電圧源の中
で平衡をとられている。２つのトランジスタのそれぞれ
はダイオードとして接続されている。一定数電流ｉｋを
供給されている基準電圧源の下側の端は第１の固定電位
ｕ１に結合され、入力端子は定電流源ｑの出力に接続さ
れている。動作点と基準電圧源の設計によって、相補的
トランジスタ対ｋｔの第１と第２のトランジスタｎ１と
ｐ１の動作点は平衡をとられ、基準電圧源の入力端子の
基準電位は必要な第２の固定電位ｕ２と丁度等しくなる
。
【００１５】正の電流フィードバックループ（ブートス
トラップ回路）によって形成されている低インピーダン
ス補償回路Ｋにより、基準電位が第２のトランジスタｐ
１のソース端子に供給される。このために補償回路Ｋは
第１と第２の電流ミラーｃ１とｃ２を含む。第２のトラ
ンジスタｐ１のドレイン端子は第１の電流ミラーｃ１の
入力に連結されており、それは第２のトランジスタｐ１
の導電型と相補的である。電流利得（第１の比率値）が
２の第１の電流ミラーｃ１の出力は第２の電流ミラーｃ
２の入力に結合されていて、その第１の出力トランジス
タは第２のプッシュプル出力トランジスタｐａで、その
第２の出力トランジスタｐ２は補償回路Ｋの一部分を形
成している。この第２の出力トランジスタｐ２のドレイ
ン端子のノードは２対１の比率で電流を減少させ、第２
のトランジスタｐ１のソース端子は基準電圧源の入力端
子に補正線ｒで接続している。静止状態（駆動電位ｕｄ
はその静止値になっている）で、第２の出力トランジス
タｐ２は定電流源ｑと丁度等しい電流を出力する。その
結果補正線ｒに補償電流は流れない。第２のトランジス
タｐ１のソース端子の電位が変化すると、補償電流が補
正線ｒに流れ、トランジスタｐ２の補償回路Ｋの出力に
同じ大きさの補償電流を生じさせ、それにより補正線ｒ
の電流を補償する。補償電流はこのように元の第２の固
定電位ｕ２を回復する。
トラップ回路）によって形成されている低インピーダン
ス補償回路Ｋにより、基準電位が第２のトランジスタｐ
１のソース端子に供給される。このために補償回路Ｋは
第１と第２の電流ミラーｃ１とｃ２を含む。第２のトラ
ンジスタｐ１のドレイン端子は第１の電流ミラーｃ１の
入力に連結されており、それは第２のトランジスタｐ１
の導電型と相補的である。電流利得（第１の比率値）が
２の第１の電流ミラーｃ１の出力は第２の電流ミラーｃ
２の入力に結合されていて、その第１の出力トランジス
タは第２のプッシュプル出力トランジスタｐａで、その
第２の出力トランジスタｐ２は補償回路Ｋの一部分を形
成している。この第２の出力トランジスタｐ２のドレイ
ン端子のノードは２対１の比率で電流を減少させ、第２
のトランジスタｐ１のソース端子は基準電圧源の入力端
子に補正線ｒで接続している。静止状態（駆動電位ｕｄ
はその静止値になっている）で、第２の出力トランジス
タｐ２は定電流源ｑと丁度等しい電流を出力する。その
結果補正線ｒに補償電流は流れない。第２のトランジス
タｐ１のソース端子の電位が変化すると、補償電流が補
正線ｒに流れ、トランジスタｐ２の補償回路Ｋの出力に
同じ大きさの補償電流を生じさせ、それにより補正線ｒ
の電流を補償する。補償電流はこのように元の第２の固
定電位ｕ２を回復する。
【００１６】補償回路Ｋは非常に簡単な方法で電流差動
段への付加して形成される。第２のプッシュプル出力ト
ランジスタｐａと第２の電流ミラーの入力の間で、増幅
率３の電流増幅が行われる。駆動レベル０で２つのプッ
シュプル出力トランジスタｎ１、ｐａのドレイン電流は
反対で等しいので、駆動レベル０では第１のトランジス
タｎ１のドレイン電流は第２のトランジスタｐ１のドレ
イン電流の６倍である。２つの相補的トランジスタｎ１
、ｐ１のトランスコンダクタンスは、このように第２の
比率すなわち係数６の値だけ異なる。２つの電流ミラー
ｃ１、ｃ２の任意の他の電流変換比率においてもトラン
スコンダクタンスは相応して異なる。好ましい比率値は
、第１の比率値としては１から３、第２の比率値として
は３から１０である。
段への付加して形成される。第２のプッシュプル出力ト
ランジスタｐａと第２の電流ミラーの入力の間で、増幅
率３の電流増幅が行われる。駆動レベル０で２つのプッ
シュプル出力トランジスタｎ１、ｐａのドレイン電流は
反対で等しいので、駆動レベル０では第１のトランジス
タｎ１のドレイン電流は第２のトランジスタｐ１のドレ
イン電流の６倍である。２つの相補的トランジスタｎ１
、ｐ１のトランスコンダクタンスは、このように第２の
比率すなわち係数６の値だけ異なる。２つの電流ミラー
ｃ１、ｃ２の任意の他の電流変換比率においてもトラン
スコンダクタンスは相応して異なる。好ましい比率値は
、第１の比率値としては１から３、第２の比率値として
は３から１０である。
【００１７】図１のＣＭＯＳ出力段ｋ、第２のトランジ
スタｐ１、基準ダイオードｐｄ、第２の電流ミラーｃ２
と定電流源ｑのトランジスタはｐチャネル導電型である
。Ｎチャネル装置は第１のトランジスタｎ１、第２の基
準ダイオードｎｄ、第１の電流ミラーｃ１である。
スタｐ１、基準ダイオードｐｄ、第２の電流ミラーｃ２
と定電流源ｑのトランジスタはｐチャネル導電型である
。Ｎチャネル装置は第１のトランジスタｎ１、第２の基
準ダイオードｎｄ、第１の電流ミラーｃ１である。
【００１８】図に示された入力段ｄは簡単なＣＭＯＳ差
動増幅器段である。それはｐチャネル差動増幅器トラン
ジスタ対ｔｐを含んでおり、その共通ソース端子はｐチ
ャネル入力電流源ｅｑにより正の供給電圧Ｕｐを供給さ
れている。差動入力電圧は、第１と第２のゲート端子ｄ
１、ｄ２へ供給される。差動増幅器トランジスタ対ｔｐ
のドレイン端子は各々ｐチャネルカスコードトランジス
タに接続している。２つのｐチャネルカスコードトラン
ジスタのドレイン端子はｎチャネル入力電流ミラーｅｃ
の入力および出力にそれぞれ接続しており、能動的負荷
として動作する。能動的負荷の出力は制御線ｓｔに駆動
電位ｕｄで供給する。内部負周波数フィードバックを行
うために、集積されたＭＯＳコンデンサｃは出力端子ｖ
ｏと入力段ｄ中のノードｖとの間に接続される。ノード
ｖは駆動電位ｕｄを供給しているカスコードトランジス
タと差動増幅器トランジスタ対ｔｐのドレイン端子の間
に位置しており、このカスコードトランジスタに接続し
ている。さらに第１と第２の補助電位ｕ３とｕ４が入力
段ｄに供給され、入力電流源ｅｑとカスコードトランジ
スタの動作点をそれぞれ確立する。
動増幅器段である。それはｐチャネル差動増幅器トラン
ジスタ対ｔｐを含んでおり、その共通ソース端子はｐチ
ャネル入力電流源ｅｑにより正の供給電圧Ｕｐを供給さ
れている。差動入力電圧は、第１と第２のゲート端子ｄ
１、ｄ２へ供給される。差動増幅器トランジスタ対ｔｐ
のドレイン端子は各々ｐチャネルカスコードトランジス
タに接続している。２つのｐチャネルカスコードトラン
ジスタのドレイン端子はｎチャネル入力電流ミラーｅｃ
の入力および出力にそれぞれ接続しており、能動的負荷
として動作する。能動的負荷の出力は制御線ｓｔに駆動
電位ｕｄで供給する。内部負周波数フィードバックを行
うために、集積されたＭＯＳコンデンサｃは出力端子ｖ
ｏと入力段ｄ中のノードｖとの間に接続される。ノード
ｖは駆動電位ｕｄを供給しているカスコードトランジス
タと差動増幅器トランジスタ対ｔｐのドレイン端子の間
に位置しており、このカスコードトランジスタに接続し
ている。さらに第１と第２の補助電位ｕ３とｕ４が入力
段ｄに供給され、入力電流源ｅｑとカスコードトランジ
スタの動作点をそれぞれ確立する。
【００１９】図に示された入力段ｄのかわりに、上記の
相補的カスコード段のような他の回路が使用できる。
相補的カスコード段のような他の回路が使用できる。
【００２０】上記２つの電流ミラーｃ１、ｃ２の電流利
得により調整できる他にも、ＣＭＯＳ出力段ｋの全体の
トランスコンダクタンスが特に定電流源ｑにより供給さ
れた定電流ｉｋにより調整できる。ここで使用される“
トランスコンダクタンス”は入力駆動電位ｕｄに対する
差動出力電流ｉｄの比率である。定電流源ｑが可変制御
電流ｉｖで置換されると、ＣＭＯＳ出力段ｋは可変トラ
ンスコンダクタンス増幅器として使用することができる
。それぞれのトランスコンダクタンスは可変制御電流ｉ
ｖ値に直接比例している。振幅が制御される信号は駆動
電位ｕｄとして制御線ｓｔに供給されなければならない
。同様にアナログマルチプライヤが構成されることがで
きる。
得により調整できる他にも、ＣＭＯＳ出力段ｋの全体の
トランスコンダクタンスが特に定電流源ｑにより供給さ
れた定電流ｉｋにより調整できる。ここで使用される“
トランスコンダクタンス”は入力駆動電位ｕｄに対する
差動出力電流ｉｄの比率である。定電流源ｑが可変制御
電流ｉｖで置換されると、ＣＭＯＳ出力段ｋは可変トラ
ンスコンダクタンス増幅器として使用することができる
。それぞれのトランスコンダクタンスは可変制御電流ｉ
ｖ値に直接比例している。振幅が制御される信号は駆動
電位ｕｄとして制御線ｓｔに供給されなければならない
。同様にアナログマルチプライヤが構成されることがで
きる。
【００２１】
【発明の効果】本発明の効果は、直列接続されたソース
ドレイン路の数が減少するために必要な電圧が先行技術
回路装置におけるよりも低くなることである。これは本
発明に従ったＣＭＯＳ出力段が、電力浪費を少なくする
ためにできるだけ低い供給電圧を使用する、より大きな
モノリシック集積回路の一部分を構成する時に有効であ
る。
ドレイン路の数が減少するために必要な電圧が先行技術
回路装置におけるよりも低くなることである。これは本
発明に従ったＣＭＯＳ出力段が、電力浪費を少なくする
ためにできるだけ低い供給電圧を使用する、より大きな
モノリシック集積回路の一部分を構成する時に有効であ
る。
【図１】本発明に従ったＣＭＯＳ出力段を含む増幅器の
回路図。
回路図。
Claims (8)
- 【請求項１】 制御線により入力段からの駆動電位で
駆動され、制御線は相補的トランジスタ対のゲート端子
に供給し、相補的トランジスタの第１のトランジスタは
第１のプッシュプル出力トランジスタとして動作し、第
２のトランジスタは第２のプッシュプル出力トランジス
タのゲート端子へ電流ミラー装置により接続し、第２の
プッシュプル出力トランジスタと第２のトランジスタは
同じ導電型であり、第１と第２のトランジスタのソース
端子は第１の固定電位と第２の固定電位とにそれぞれ接
続しており、第１と第２のプッシュプル出力トランジス
タのドレインノードは高インピーダンス電流差動段を形
成し、第２のプッシュプル出力トランジスタのドレイン
電流は第２のトランジスタのドレイン電流に比例してお
り、駆動電位の範囲にわたって第１のトランジスタと第
２のトランジスタの両方が、それぞれの２乗電流電圧特
性ＩＤＳ＝β（ＵＧＳ−ＵＴ ）２ の範囲にあり、駆
動レベル０で差動出力電流が０値を有するＡＢ級プッシ
ュプルＣＭＯＳ出力段において、第２の固定電位は基準
電圧源によって形成され、この基準電圧源は負荷独立性
を改良する能動補償回路の出力端子に接続されており、
基準電圧源はダイオード接続のｎチャネルトランジスタ
とダイオード接続のｐチャネルトランジスタとの直列組
合わせにより形成され、前記基準電圧源の下側端は第１
の固定電位に接続され、前記基準電圧源の入力端子は定
電流源に接続されていることを特徴とするＡＢ級プッシ
ュプルＣＭＯＳ出力段。 - 【請求項２】 第２のトランジスタのドレイン端子が
第１の電流ミラーの入力に接続され、前記第１の電流ミ
ラーの出力は２つの電流出力を有する第２の電流ミラー
の入力に結合され、第２の電流ミラーの第１の出力トラ
ンジスタは第２のプッシュプル出力トランジスタとして
動作し、第２の電流ミラーの第２の出力トランジスタは
電流源として第２のトランジスタのソース端子に供給し
、補償回路の出力端子を形成し、定電流源は第２の電流
ミラーと同チャネル導電型であり、基準電圧源の入力端
子は第２のトランジスタのソース端子に接続されている
ことを特徴とする請求項１記載のＣＭＯＳ出力段。 - 【請求項３】 定電流源の出力電流は第２の電流ミラ
ーの第２の出力トランジスタの静止電流に等しく、第１
の電流ミラーの静止出力電流は第１の比率値を有し、第
１と第２のプッシュプル出力トランジスタを通る静止電
流は第２の比率値を有することを特徴とする請求項２記
載のＣＭＯＳ出力段。 - 【請求項４】 相補的トランジスタ対の第１と第２の
トランジスタはそれぞれｐチャネル型とｎチャネル型で
あることを特徴とする請求項２記載のＣＭＯＳ出力段。 - 【請求項５】 駆動電位として、振幅が制御される電
圧信号は制御線により供給され、基準電圧源の入力端子
は定電流の代りに可変制御電流を供給され、可変制御電
流値によってトランスコンダクタンスは任意に調整でき
ることを特徴とする請求項１乃至４いずれか１項記載の
可変トランスコンダクタンス増幅器としてのＣＭＯＳ出
力段。 - 【請求項６】 入力段はソース端子により内部接続さ
れている差動増幅器トランジスタ対からなる差動入力段
であり、共通ソース端子は入力電流源から供給され、差
動増幅器トランジスタ対のドレイン端子は能動負荷とし
て動作する電流ミラーを介して互いに結合されており、
能動負荷出力はＣＭＯＳ出力段の駆動電位として動作す
ることを特徴とする請求項２記載のＣＭＯＳ出力段を具
備するＣＭＯＳ差動増幅器。 - 【請求項７】 差動増幅器トランジスタ対と同じ導電
型のカスコードトランジスタは差動増幅器トランジスタ
対の各ドレイン端子と能動負荷の各端子の間に接続され
、カスコードトランジスタのノードは駆動電位を供給し
、差動増幅器トランジスタ対のドレイン端子は前記カス
コードトランジスタに接続され、集積されたＭＯＳキャ
パシタをとおってＣＭＯＳ出力段の出力端子に接続され
ていることを特徴とする請求項６記載のＣＭＯＳ差動増
幅器。 - 【請求項８】 差動増幅器トランジスタ対は２つの同
一ｐチャネルトランジスタからなることを特徴とする請
求項７記載のＣＭＯＳ差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE90110765:6 | 1990-06-07 | ||
| EP90110765A EP0460263B1 (de) | 1990-06-07 | 1990-06-07 | Lineare CMOS-Ausgangsstufe |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04233306A true JPH04233306A (ja) | 1992-08-21 |
Family
ID=8204064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP91134909A Pending JPH04233306A (ja) | 1990-06-07 | 1991-06-06 | 線形ｃｍｏｓ出力段 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5113148A (ja) |
| EP (1) | EP0460263B1 (ja) |
| JP (1) | JPH04233306A (ja) |
| KR (1) | KR0177511B1 (ja) |
| DE (1) | DE59010470D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142816A (ja) * | 2005-11-18 | 2007-06-07 | Nec Electronics Corp | Ａｂ級出力回路 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59010535D1 (de) * | 1990-12-22 | 1996-11-14 | Itt Ind Gmbh Deutsche | Spannungsregler mit einem CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt |
| DE4242989C1 (de) * | 1992-12-18 | 1994-05-11 | Itt Ind Gmbh Deutsche | Spannungsregler |
| US5365199A (en) * | 1993-08-02 | 1994-11-15 | Motorola, Inc. | Amplifier with feedback having high power supply rejection |
| US5510699A (en) * | 1994-05-31 | 1996-04-23 | Deutsche Itt Industries Gmbh | Voltage regulator |
| US5475343A (en) * | 1994-08-15 | 1995-12-12 | Elantec, Inc. | Class AB complementary output stage |
| JP3688413B2 (ja) * | 1995-12-21 | 2005-08-31 | 株式会社東芝 | 出力回路 |
| DE19930381A1 (de) * | 1999-07-01 | 2001-01-04 | Philips Corp Intellectual Pty | Stromspiegelanordnung |
| US6583669B1 (en) * | 2002-04-08 | 2003-06-24 | National Semiconductor Corporation | Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption |
| ATE497201T1 (de) | 2002-04-23 | 2011-02-15 | Nanopower Solutions Inc | Rauschfilterschaltung |
| US7964993B2 (en) * | 2006-12-11 | 2011-06-21 | Akros Silicon Inc. | Network devices with solid state transformer and class AB output stage for active EMI suppression and termination of open-drain transmit drivers of a physical device |
| DE102006043746A1 (de) * | 2006-09-13 | 2008-03-27 | Micronas Gmbh | Schaltungsanordnung zur Unterdrückung von Einschaltgeräuschen |
| DE102006044732A1 (de) * | 2006-09-20 | 2008-04-10 | Micronas Gmbh | Dreistufiger Verstärker |
| JP2011155488A (ja) * | 2010-01-27 | 2011-08-11 | Ricoh Co Ltd | 差動入力段回路、差動入力段回路を備えた演算増幅器及び電圧レギュレータ回路 |
| US8400220B1 (en) * | 2011-08-16 | 2013-03-19 | Adtran, Inc. | Quiescent current control for class AB output stages |
| US11159135B2 (en) | 2019-04-30 | 2021-10-26 | Texas Instruments Incorporated | Lower-skew receiver circuit with RF immunity for controller area network (CAN) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4529948A (en) * | 1983-02-22 | 1985-07-16 | Intersil, Inc. | Class AB amplifier |
| US4480230A (en) * | 1983-07-05 | 1984-10-30 | National Semiconductor Corporation | Large swing CMOS power amplifier |
| JPS62214707A (ja) * | 1986-03-14 | 1987-09-21 | Nippon Gakki Seizo Kk | 増幅回路 |
| IT1201839B (it) * | 1986-08-08 | 1989-02-02 | Sgs Microelettronica Spa | Amplificatore operazionale di potenza cmos ad uscita interamente differenziale |
| US4897612A (en) * | 1988-05-09 | 1990-01-30 | National Semiconductor Corporation | Operational transconductance amplifier with improved current source capability |
| US5039953A (en) * | 1990-05-18 | 1991-08-13 | Hewlett-Packard Company | Class AB CMOS output amplifier |
| US5057789A (en) * | 1990-07-31 | 1991-10-15 | At&T Bell Laboratories | Class AB CMOS amplifier |
-
1990
- 1990-06-07 EP EP90110765A patent/EP0460263B1/de not_active Expired - Lifetime
- 1990-06-07 DE DE59010470T patent/DE59010470D1/de not_active Expired - Lifetime
-
1991
- 1991-05-28 US US07/705,971 patent/US5113148A/en not_active Expired - Fee Related
- 1991-06-05 KR KR1019910009262A patent/KR0177511B1/ko not_active IP Right Cessation
- 1991-06-06 JP JP91134909A patent/JPH04233306A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142816A (ja) * | 2005-11-18 | 2007-06-07 | Nec Electronics Corp | Ａｂ級出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0460263A1 (de) | 1991-12-11 |
| KR0177511B1 (ko) | 1999-04-01 |
| EP0460263B1 (de) | 1996-08-28 |
| KR920001825A (ko) | 1992-01-30 |
| US5113148A (en) | 1992-05-12 |
| DE59010470D1 (de) | 1996-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4958133A (en) | CMOS complementary self-biased differential amplifier with rail-to-rail common-mode input-voltage range | |
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| US7298210B2 (en) | Fast settling, low noise, low offset operational amplifier and method | |
| US6259321B1 (en) | CMOS variable gain amplifier and control method therefor | |
| US4766394A (en) | Operational amplifier circuit having wide operating range | |
| US5933056A (en) | Single pole current mode common-mode feedback circuit | |
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| US5343164A (en) | Operational amplifier circuit with slew rate enhancement | |
| US5006817A (en) | Rail-to-rail CMOS operational amplifier | |
| KR101333421B1 (ko) | 저전압 저전력 ａ/ｂ급 출력단 | |
| JP3272380B2 (ja) | 高性能演算増幅器と増幅方法 | |
| US5475343A (en) | Class AB complementary output stage | |
| US4586000A (en) | Transformerless current balanced amplifier | |
| JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
| JPH04233306A (ja) | 線形ｃｍｏｓ出力段 | |
| US5578964A (en) | CMOS differential operational amplifier | |
| JPH04315307A (ja) | 差動出力パワーｃｍｏｓ演算増幅器 | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| US5130666A (en) | Balanced microphone preamplifier in cmos technology | |
| US5289058A (en) | MOS operational amplifier circuit | |
| US5963064A (en) | Linear transfer voltage to current circuit | |
| KR19980036295A (ko) | 복제 전압-전류 변환기를 사용한 혼합기 | |
| US6833760B1 (en) | Low power differential amplifier powered by multiple unequal power supply voltages | |
| US4884039A (en) | Differential amplifier with low noise offset compensation | |
| US6788143B1 (en) | Cascode stage for an operational amplifier |