JP2007142816A - Ａｂ級出力回路 - Google Patents

Abstract

【課題】出力電圧範囲が広く、且つ消費電流の少ない電力効率の優れたＡＢ級出力回路を提供する。
【解決手段】高電位側電源と出力端子との間に接続された電流ソース用トランジスタ１０８と、低電位側電源と出力端子との間に接続された電流シンク用トランジスタ１０６と、電流ソース用トランジスタ１０８とカレントミラー回路を構成するトランジスタ１０７と、トランジスタ１０７に接続され、電流ソース用トランジスタ１０８の駆動電流を制御するトランジスタ１０４と、電流シンク用トランジスタ１０６のベース電位に対応する電流をトランジスタ１０４に流すトランジスタ１０５を備えることを特徴とするＡＢ級出力回路である
【選択図】図１

Description

本発明は、ＡＢ級動作する増幅回路に関し、特に出力電圧の振幅を拡大しつつ、電力効率の優れた回路に関する。

近年、電子機器に使用される半導体装置においては、電源電圧の低電圧化、及び低消費電力化が進んできている。従って、半導体装置に搭載される増幅回路にも、電源電圧、及び消費電力を削減する傾向にある。増幅回路は、電源電圧が低くても出力電圧範囲を広げ、電力効率を向上させることが強く望まれている。

出力電圧範囲を広くする回路構成として、レールトゥレール動作を行う増幅器を用いる場合がある。図４は、レールトゥレール動作を行う増幅器を用いた出力回路の構成を示す回路図である。 図４に示す出力回路３は、２個のＰＮＰトランジスタ３０１、３０２、ＮＰＮトランジスタ３０３、抵抗３０４、定電流回路３０５により構成されている。

図４に示すように、入力端子３０８は、トランジスタ３０３のベース端子に接続されている。この入力端子３０８に入力される入力信号ＩＮがトランジスタ３０３を駆動する。トランジスタ３０３のコレクタ端子は、トランジスタ３０２のコレクタ端子と共に、この出力回路３の出力端子３０９に接続されている。また、トランジスタ３０３のエミッタ端子は、ＧＮＤに接地されている。このトランジスタ３０３は、出力端子３０９から吸引する電流量を制御する電流シンク用のトランジスタである。

一方、トランジスタ３０２のエミッタ端子は、電源３０６に接続されており、ベース端子は、トランジスタ３０１のベース端子と接続されている。このトランジスタ３０２は、出力端子３０９から外部へ供給される電流量を制御する電流ソース用のトランジスタである。また、トランジスタ３０１のエミッタ端子は、抵抗３０４を介して電源３０７と接続されると共に、ベース端子は、コレクタ端子と接続されている。トランジスタ３０１のコレクタ端子は、定電流回路３０５を介して接地されている。このトランジスタ３０１と、トランジスタ３０２でカレントミラー回路３０６が構成されている。

この出力回路３は、電流ソース用トランジスタであるトランジスタ３０２をＰＮＰトランジスタで構成し、電流シンク用トランジスタであるトランジスタ３０３をＮＰＮトランジスタで構成した純コンプリメンタリ回路で出力部が構成される。従って、出力電圧Ｖｏｕｔの最高値を電源Ｖｃｃレベルまで引き上げ、最低値をＧＮＤレベルまで引き下げることができる。

この出力回路３では、定電流回路３０５により定まる電流Ｉ１がカレントミラー回路３０６のトランジスタ３０１に供給され、設定されたミラー比によってトランジスタ３０２のコレクタを流れる電流Ｉ２が出力される。この電流Ｉ２は、入力信号ＩＮのレベルに係らず常に一定であり、入力信号ＩＮにより制御されるトランジスタ３０３のコレクタを流れる電流Ｉ３との差分に当たる電流Ｉ４が出力負荷に供給され、出力電圧Ｖｏｕｔが出力される。即ち、この出力回路は、入力信号ＩＮのレベルによらず、常に一定のアイドリング電流（Ｉ２）が流れるため、無信号入力時に電力効率が悪いという欠点がある。

この問題を解決する回路として、Ｂ級プッシュプル出力回路がある。図５は、Ｂ級プッシュプル出力回路の構成を示す回路図である。図５に示すＢ級プッシュプル出力回路４は、ＮＰＮトランジスタ４０１、４０３、ＰＮＰトランジスタ４０２、２個のダイオード４０４、４０５、定電流回路４０６により構成されている。

図５に示すように、入力端子４０８はトランジスタ４０３のベース端子に接続されている。入力端子４０８に入力される入力信号ＩＮがトランジスタ４０３を駆動する。トランジスタ４０３のコレクタ端子は、ダイオード４０５のカソード、及びトランジスタ４０２のベースに接続されており、エミッタ端子は、接地されている。ダイオード４０５のアノードは、ダイオード４０４のカソードに接続されており、更にダイオード４０４のアノードは、一端が電源４０７に接続された定電流回路４０６の他端、及びトランジスタ４０１のベースに接続されている。トランジスタ４０１とトランジスタ４０２は、出力端子４０９に共通接続されており、トランジスタ４０１のコレクタ、及びトランジスタ４０２のコレクタは、夫々電源４０７、及びＧＮＤに接続されている。

このＢ級プッシュプル出力回路４は、定電流回路４０６によって供給された電流Ｉ１が、ダイオード４０４、４０５を流れることにより、電圧降下してトランジスタ４０１とトランジスタ４０２のベース端子に夫々バイアスが与えられる。入力端子４０８に信号が入力された場合、トランジスタ４０３のコレクタを流れる電流Ｉ２が変化し、Ｉ１とＩ２の差分に当たる電流であるＩ３ａ、Ｉ３ｂがトランジスタ４０１、又はトランジスタ４０２を駆動し、出力電圧Ｖｏｕｔを変化させる。

入力端子４０８への信号が入力されない場合、トランジスタ４０３がＯＦＦするため、電流Ｉ２は流れない構成となっている。従って、このＢ級プッシュプル出力回路４は、信号が入力された時にだけ、トランジスタ４０１、及び４０２が動作するため、図４に示した出力回路３に比べて、電力効率が良い。

しかし、このＢ級プッシュプル出力回路４は、出力端子４０９からみてＧＮＤ側、及び電源側に、Ｖｂｅ１、Ｖｂｅ２の電圧差があるため、出力電圧範囲が狭くなる構成となっている。従って、電源電圧が低い場合、充分な出力電圧が取り出せなくなるという問題がある。

このような問題を解決するために、特許文献１〜３が開示されている。特許文献１は、入力信号を伝達する制御トランジスタによって、電流シンク用トランジスタのベース電位を制御し、更にトランジスタを介して電流ソース用トランジスタを制御する構成とするものである。信号入力によってソース側、及び電流シンク用トランジスタの駆動を切り替えることになるため、消費電流が少なくなり、消費電力の低減を図ることができる。

また、特許文献２は、入力信号を伝達する制御トランジスタによって、電流シンク用トランジスタのベース電位を制御し、更に電流シンク用トランジスタのミラートランジスタによって、電流ソース用トランジスタを制御する構成とするものである。信号入力によってソース側、及び電流シンク用トランジスタの駆動を切り替えることになるため、消費電流が少なくなり、消費電力の低減を図ることができる。

また、特許文献３は、入力信号を伝達する制御トランジスタによって、電流シンク用トランジスタのベース電位を制御し、更にアイドリング電流制御部を介して電流ソース用トランジスタを制御する構成とするものである。信号入力によってソース側、及び電流シンク用トランジスタの駆動を切り替えることになるため、消費電流が少なくなり、消費電力の低減を図ることができる。
特表平１１−５０７７７３号公報 特開２０００−７７９５５号公報 特開２００３−６９３４６号公報

しかし、特許文献１では、制御トランジスタの電位が上がると、利得トランジスタがＯＦＦし、電流ソース用トランジスタに電流が流れなくなるため、出力インピーダンスが異常に上がる構成となっている。これを補正する為、定電流源からの電流を常に流す構成であるため、必要以上の消費電流が発生する。

また、特許文献３では、アイドリング電流制御部のコントロールは、アイドリング電流制御部に設けられた定電流源によって制限される。具体的には、この定電流源の設定を小さくすると、電流ソース用トランジスタの出力電流が小さくなり、電流シンク用トランジスタの入力インピーダンスを上げることが難しい構成になっている。従って、定電流源の設定を小さくすることができず、必要以上のアイドリング電流が発生する。また、入力インピーダンスを上げるため、入力信号にエミッタフォロア回路を挿入する必要もある。

本発明は、高電位側電源と出力端子との間に接続された電流ソース用トランジスタと、低電位側電源と出力端子との間に接続された電流シンク用トランジスタと、
前記電流ソース用トランジスタとカレントミラー回路を構成する第３のトランジスタと、前記第３のトランジスタに接続され、前記電流ソース用トランジスタの駆動電流を制御する第４のトランジスタと、前記電流シンク用トランジスタのベース電位に対応する電流を前記第４のトランジスタに流す第５のトランジスタを備えることを特徴とするＡＢ級出力回路である。

電流シンク用トランジスタと同期する第５のトランジスタによって、電流ソース用トランジスタを制御する構成であるため、信号入力時のみにソース側、及び電流シンク用トランジスタが駆動することになる。従って、上記回路における消費電流が少なくなり、消費電力の低減を図ることができる。

また、第５のトランジスタにより、電流ソース用トランジスタを流れる電流を制御する構成となるため、出力インピーダンスを補正する必要がない。従って、定電流源からの電流を流す構成は必要がなくなる。

更に、第５のトランジスタにより、外部入力に対する入力インピーダンスを上げる構成となるため、定電流源による電流を流したり、エミッタフォロア回路を挿入したりする構成は必要がなくなる。

以上のような構成により、出力電圧範囲が広く、且つ消費電流の少ない、電力効率の優れたＡＢ級出力回路を提供することが可能となる。

発明の実施の形態１．
以下に、本発明の好ましい実施の形態を説明する。説明の明確化のため、以下の記載、及び図面は、適宜、省略、及び簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。

図面を参照して本実施形態について詳細に説明する。図１は、本実施形態に係るＡＢ級出力回路１の構成を示す回路図である。このＡＢ級出力回路１は、４個のＮＰＮトランジスタ１０１、１０３、１０４、１０６、４個のＰＮＰトランジスタ１０２、１０５、１０７、１０８、定電流回路１０９により構成されている。

図１に示すように、入力端子１１３がトランジスタ１０６のベース端子に接続されている。この入力端子１１３に入力される入力信号ＩＮが、トランジスタ１０６を駆動する。また、入力端子１１３は、トランジスタ１０５のベース端子にも接続されており、従って、入力信号ＩＮは、トランジスタ１０５も駆動している。トランジスタ１０６のコレクタ端子は、トランジスタ１０８のコレクタ端子と共に、出力端子１１４に接続されており、トランジスタ１０６のエミッタ端子はＧＮＤに接地されている。このトランジスタ１０６は、出力端子１１４から吸引する電流量を制御する電流シンク用のトランジスタである。

トランジスタ１０８のエミッタ端子は電源１１２に接続されており、ベース端子は、トランジスタ１０７のベース端子と接続している。このトランジスタ１０８は、出力端子１１４から外部へ供給される電流量を制御する電流ソース用のトランジスタである。また、トランジスタ１０７のエミッタ端子は、電源１１２と接続されると共に、ベース端子はコレクタ端子と接続され、トランジスタ１０４のコレクタ端子と接続している。このトランジスタ１０７と、トランジスタ１０８でカレントミラー回路１１０が構成されている。

一方、トランジスタ１０５のエミッタ端子とコレクタ端子は、夫々トランジスタ１０４のエミッタ端子とＧＮＤに接続されている。トランジスタ１０４のベース端子は、トランジスタ１０１のベース端子に接続され、トランジスタ１０１のベース端子は、コレクタ端子と接続されている。更に、トランジスタ１０１のエミッタ端子は、トランジスタ１０２のエミッタ端子と接続し、トランジスタ１０２のコレクタ端子は自らのベース端子、及びトランジスタ１０３のベース端子と接続されると共に、トランジスタ１０３のコレクタ端子と接続している。トランジスタ１０３のエミッタ端子は、ＧＮＤに接続されている。トランジスタ１０１、１０２、１０３、１０４、及び１０５によって、出力コントロール回路１１１が構成されている。

そして、トランジスタ１０１のコレクタ端子は、定電流回路１０９を介して電源１１２と接続し、トランジスタ１０４のコレクタ端子は、カレントミラー回路１１０を構成するトランジスタ１０７のコレクタ端子と接続し、本実施形態に係るＡＢ級出力回路１が得られる。

次に、図１を用いて本実施形態に係るＡＢ級出力回路１の電力効率、及び出力電圧範囲に関して説明する。始めに、トランジスタ１０１、及び１０４のベース電圧（以後、Ｐ点と称す）について考察することにより、本実施形態の電力効率について述べる。以下に、Ｐ点の電位に対する関係式（１）を示す。

Ｐ点電圧＝ Ｖｂｅ１＋Ｖｂｅ２＋Ｖｂｅ３
＝ Ｖｂｅ４＋Ｖｂｅ５＋Ｖｂｅ６ ・・・・・・（１）

図１に示すように、トランジスタ１０１、１０２、及び１０３は、定電流回路１０９により決定される電流Ｉ１が流れるため、夫々のＶｂｅの値は固定されている。一方、トランジスタ１０４、及び１０５は、入力信号ＩＮの電圧によって制御される電流Ｉ２が流れ、Ｉ２によってＶｂｅ４、及びＶｂｅ５が変動する。同様に、電流シンク用トランジスタであるトランジスタ１０６も、入力信号ＩＮの電圧によって制御される電流Ｉ４が流れ、Ｉ４によってＶｂｅ６が変動する。つまり、トランジスタ１０６の動作点は、入力信号により変化することとなり、電流Ｉ４の値は変化し、それに従いＶｂｅ６が増減する。

この時、（１）式により、Ｖｂｅ４、Ｖｂｅ５は、Ｖｂｅ６とは逆方向に変化することとなる。即ち、入力信号ＩＮによって、電流シンク用トランジスタであるトランジスタ１０６のシンク電流Ｉ４が小さいときは、電流ソース用トランジスタであるトランジスタ１０８のソース電流Ｉ３が大きくなる。反対に、Ｉ４が大きいときは、Ｉ３が小さくなるように制御される。即ち、従来の出力回路３のように、常に一定のアイドリング電流が電流ソース用トランジスタに流れることのない構成となっている。なお、ＡＢ級出力回路１の作用については、以降に詳述する。

次に、本実施形態の出力電圧範囲について述べる。図１に示すように、本実施形態は、電流ソース用トランジスタであるトランジスタ１０８のコレクタ端子、及びエミッタ端子が、夫々出力端子１１４、及び電源Ｖｃｃと接続されている。また、電流シンク側トランジスタであるトランジスタ１０６のコレクタ端子、及びエミッタ間が、出力端子１１４、及びＧＮＤと接続されている。即ち、各トランジスタ１０８、１０６のコレクタ端子が出力端子１１４と接続し、エミッタ端子が夫々電源Ｖｃｃ、及びＧＮＤと接続する構成となっているため、出力電圧は、電源からＧＮＤレベルまで広げることが可能な構成となっている。

図２を用いて本実施形態に係るＡＢ級出力回路１の作用を詳細に説明する。図２は、本実施形態の作用を説明するために、図１の回路図を簡略化したものである。この簡略版ＡＢ級出力回路１ａは、２個のＮＰＮトランジスタ１０４ａ、１０８ａ、２個のＰＮＰトランジスタ１０５ａ、１０６ａ、及び電池１１６ａにより構成されている。図２では、図１における定電流回路１０９が省略され、ダイオード接続されたトランジスタ１０１、１０７が簡略化され、トランジスタ１０２、１０３が電池１１６ａとしてみなされている。

図２に示すように、入力端子１１３ａがトランジスタ１０６ａのベース端子に接続されている。この入力端子１１３ａに入力される入力信号ＩＮが、トランジスタ１０６ａを駆動する。また、入力端子１１３ａは、トランジスタ１０５ａのベース端子にも接続されており、従って、入力信号ＩＮは、トランジスタ１０５ａも駆動している。トランジスタ１０６ａのコレクタ端子は、トランジスタ１０８ａのコレクタ端子と共に、出力端子１１４ａに接続されており、トランジスタ１０６ａのエミッタ端子は接地されている。トランジスタ１０８ａのエミッタ端子は電源１１２ａに接続されており、ベース端子は、トランジスタ１０４ａのコレクタ端子と接続している。

一方、トランジスタ１０５ａのエミッタ端子とコレクタ端子は、夫々トランジスタ１０４ａのエミッタ端子とＧＮＤに接続されている。このトランジスタ１０４ａとトランジスタ１０５ａによって、出力コントロール回路１１１ａが構成されている。なお、トランジスタ１０４ａのベース端子は、電池１１６ａを介してＧＮＤに接地されている。

ここで、入力信号ＩＮによって、トランジスタ１０６ａのベース電流が増大した場合、トランジスタ１０５ａ、１０６ａのベース電位が上昇する。ここで、トランジスタ１０４ａのベース電位は、電池１１６ａにより固定されている。従って、トランジスタ１０５ａ、１０６ａのベース電位の上昇に従い、トランジスタ１０４ａのベース電位と差が小さくなるため、トランジスタ１０４ａのコレクタ電流が減少する。その結果、トランジスタ１０８ａのコレクタ電流が減少し、出力電圧Ｖｏｕｔは低下する。

また、入力信号ＩＮによって、トランジスタ１０６ａのベース電流が減少した場合、トランジスタ１０５ａ、１０６ａのベース電位が低下する。ここで、トランジスタ１０４ａのベース電位は、電池１１６ａにより固定されている。従って、トランジスタ１０５ａ、１０６ａのベース電位の低下に従い、トランジスタ１０４ａのベース電位と差が大きくなるため、トランジスタ１０４ａのコレクタ電流が増大する。その結果、トランジスタ１０８ａのコレクタ電流が増大するため、出力電圧Ｖｏｕｔが上昇する。

このように、トランジスタ１０８ａの出力コントロールは、入力信号ＩＮから、トランジスタ１０５ａ、及びトランジスタ１０４ａを介した、出力コントロール回路１１１ａにて行われる。言い換えると、電流ソース用トランジスタであるトランジスタ１０８ａの出力コントロールは、電流シンク用トランジスタであるトランジスタ１０６ａのベース電圧によって、制御されることになる。

ここで、電流ソース用トランジスタであるトランジスタ１０８ａのベース電流は、トランジスタ１０４ａのコレクタ電流となり、トランジスタ１０５ａを介してＧＮＤに流れる。入力端子１１３ａは、トランジスタ１０５ａのベース端子と接続しており、入力インピーダンスは、トランジスタ１０５ａ、１０６ａのベース電流を制御することによって、上げることができる。即ち、特許文献３のように、電流シンク用トランジスタの入力インピーダンスを上げるために、定電流源による電流を流したり、エミッタフォロア回路にする構成は必要はない。

次に、図３は、本実施形態の別の形態を示した図である。図３は、図１に示すトランジスタ１０７のエミッタ端子と電源Ｖｃｃとの間に抵抗１１５を挿入し、ワイドラー型定電流回路１１６を構成したものである。その他の構成は、図１と同じであるため、説明を省略する。

図３に示すように、抵抗１１５を挿入することでソース電流Ｉ３を多くすることが可能である。即ち、電流ソース用トランジスタであるトランジスタ１０８と、カレントミラー回路を構成するトランジスタ１０７のエミッタ端子に抵抗１１５を接続することにより、トランジスタ１０７を流れる電流Ｉ２に対して抵抗比に基づいて増幅されたソース電流Ｉ３が生じるためである。

以上のように、本実施形態に係るＡＢ級出力回路１は、アイドリング電流が負荷に応じて変動する構成となっている。従って、従来の出力回路３のように、負荷に応じてアイドリング電流が変動しない回路に比べ、消費電流が少なくなり、電力効率を改善することができる。

また、本実施形態に係るＡＢ級出力回路１は、出力電圧Ｖｏｕｔの最高値を電源Ｖｃｃレベルまで引き上げ、最低値をＧＮＤレベルまで引き下げることができる。即ち、出力電圧範囲を電源電圧レベルまで広げることができるため、動作電圧の低電圧化に対応することができる。

また、本実施形態に係るＡＢ級出力回路１は、トランジスタ１０４とトランジスタ１０６のベース電位との間にトランジスタ１０５を用いる構成となっている。従って、トランジスタ１０６のベース電位が上昇した場合でも、トランジスタ１０４に流れる電流が完全にＯＦＦすることがない。従って、特許文献１のように、出力インピーダンスを補正するために電流を流す構成は必要がないため、電力効率が改善される。

また、本実施形態に係るＡＢ級出力回路１は、トランジスタ１０５を用いることにより、電流シンク用トランジスタに対する入力インピーダンスを上げている。従って、特許文献３に示されるような定電流源による電流を流したり、エミッタフォロア回路を挿入したりする構成は必要がない。その結果、回路に流れる消費電流が少なくなり、電力効率を改善することができる。なお、入力インピーダンスを上げることにより、入力作動段のオフセット電圧を改善することも可能となる。

また、本実施形態に係るＡＢ級出力回路１は、入力信号ＩＮによる入力電圧が下がった場合、電流ソース用トランジスタであるトランジスタ１０８への電流コントロールに制限はない。即ち、特許文献３に示されるようなアイドリング制御用の定電流源によって出力電圧範囲を制限されることがない。従って、より広い範囲での出力コントロールが可能となる。

なお、本発明は上記に示す実施形態に限定されるものではない。本発明の範囲において、上記実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することが可能である。

例えば、本実施形態において、ソース電流Ｉ３が多く必要な場合、図３に示す抵抗１１５を挿入する方法でなく、図１に示すカレントミラー回路を構成するトランジスタ１０７と１０８のチャネル面積比を大きくすることによっても実現可能である。

本発明に係るＡＢ級出力回路の構成を示す回路図である。 本発明に係るＡＢ級出力回路を簡略化した構成を示す回路図である。 本実施形態に係る別の態様を示した回路図である。 従来の出力回路の構成を示す回路図である。 Ｂ級プッシュプル出力回路の構成を示す回路図である。

符号の説明

１ ＡＢ級出力回路、 １ａ 簡略版ＡＢ級出力回路、
３ レール間出力回路、 ４ Ｂ級プッシュプル回路、
１０１、１０３、１０４、１０６ ＮＰＮトランジスタ、
１０２、１０５、１０７、１０８ ＰＮＰトランジスタ、
１０９ 定電流回路、 １１０ カレントミラー回路、
１１１ 出力コントロール回路、 １１２ 電源、
１１３ 入力端子、 １１４ 出力端子、
１１６ ワイドラー型定電流回路
１０４ａ、１０８ａ ＮＰＮトランジスタ、
１０５ａ、１０６ａ ＰＮＰトランジスタ、
１１２ａ 電源、 １１３ａ 入力端子、 １１４ａ 出力端子、 １１５ａ 電池、
３０１、３０３ ＮＰＮトランジスタ、 ３０２ ＰＮＰトランジスタ、
３０４ 抵抗、 ３０５ カレントミラー回路、
３０７ 電源、 ３０８ 入力端子、 ３０９ 出力端子、
４０１、４０３ ＮＰＮトランジスタ、 ４０２ ＰＮＰトランジスタ、
４０４、４０５ ダイオード、 ４０６ 定電流回路、
４０７ 電源、 ４０８ 入力端子、 ４０９ 出力端子

Claims (7)

1. 高電位側電源と出力端子との間に接続された電流ソース用トランジスタと、
   低電位側電源と出力端子との間に接続された電流シンク用トランジスタと、
   前記電流ソース用トランジスタとカレントミラー回路を構成する第３のトランジスタと、
   前記第３のトランジスタに接続され、前記電流ソース用トランジスタの駆動電流を制御する第４のトランジスタと、
   前記電流シンク用トランジスタのベース電位に対応する電流を前記第４のトランジスタに流す第５のトランジスタを備えることを特徴とするＡＢ級出力回路。
2. 前記第５のトランジスタのベース端子は、前記電流シンク用トランジスタのベース端子、及び外部からの入力と接続することを特徴とする請求項１に記載のＡＢ級出力回路。
3. 前記第５のトランジスタのエミッタ端子は、前記第４のトランジスタのエミッタ端子を介して、電流ソース用トランジスタのベース端子と接続することを特徴とする請求項１又は２に記載のＡＢ級出力回路。
4. 前記ＡＢ級出力回路は更に、前記第４のトランジスタとカレントミラー回路を構成する第６のトランジスタを有することを特徴とする請求項１乃至請求項３のうち１項に記載のＡＢ級出力回路。
5. 前記第６のトランジスタは、ダイオード接続されたトランジスタを介してＧＮＤと接続し、基準電圧を形成することを特徴とする請求項１乃至請求項４のうち１項に記載のＡＢ級出力回路。
6. 前記第３のトランジスタのエミッタ端子と高電位側電源との間に、抵抗が接続されていることを特徴とする請求項１乃至請求項５のうち１項に記載のＡＢ級出力回路。
7. 前記電流ソース用トランジスタのエミッタ端子は、高電位側電源と接続し、
   前記電流シンク用トランジスタのエミッタ端子は、低電位側電源と接続し、
   前記電流ソース用トランジスタのコレクタ端子と、前記電流シンク用トランジスタのコレクタ端子が、出力端子と接続することを特徴とする請求項１乃至請求項６のうち１項に記載のＡＢ級出力回路。

Images