JP2006352930A - 電力増幅器および電力増幅器を動作させる方法 - Google Patents

電力増幅器および電力増幅器を動作させる方法 Download PDF

Info

Publication number
JP2006352930A
JP2006352930A JP2006273123A JP2006273123A JP2006352930A JP 2006352930 A JP2006352930 A JP 2006352930A JP 2006273123 A JP2006273123 A JP 2006273123A JP 2006273123 A JP2006273123 A JP 2006273123A JP 2006352930 A JP2006352930 A JP 2006352930A
Authority
JP
Japan
Prior art keywords
transistor
control loop
power
power amplifier
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006273123A
Other languages
English (en)
Inventor
Werner Simburger
ジムビュルガー ヴェルナー
Wilhelm Wilhelm
ヴィルヘルム ヴィルヘルム
Peter Wegar
ヴェーガー ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2006352930A publication Critical patent/JP2006352930A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52Circuit arrangements for protecting such amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26Push-pull amplifiers; Phase-splitters therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【課題】高増幅率を有する、一般的な電力増幅器を提供すること。
【解決手段】本発明により、高周波電力増幅器は、パワートランジスタがブレークダウン領域において動作されるように接続され、ブレークダウン内で生じる荷電担体を演算増幅器の出力から運び去るために用いられる制御ループが提供されるという点で特徴的である。また、制御ループは少なくとも1つのトランジスタを備える。さらに、制御ループのトランジスタは、パワートランジスタと並列に接続される。さらにまた、制御ループは、荷電担体増倍の時定数よりも大きい時定数を有し、少なくとも1つのダイオード(D1、D2)との組合せによってブレークダウン領域における動作信頼度が向上する。
【選択図】図1

Description

本発明は、少なくとも1つのパワートランジスタを備える電力増幅器に関する。
本発明は、さらに、少なくとも1つのパワートランジスタを備える電力増幅器を動作させる方法に関する。
トランジスタ増幅器は、非常に高い周波数でも用いられる。回路を設計する際に、高周波でのトランジスタの特性の他に、素子および配線の高周波特性も考慮され得ることが公知である。従って、高周波回路の場合、トランジスタのすべての複合的4極パラメータが考慮される。
高周波集積電力増幅器(Hochfrequenz−Leistungsverstaerker)を設計する際に、高い耐電圧(ブレークダウン)と高い
スイッチング速度(高性能)との間で折衷案を見い出す必要があることが公知である。低い動作電圧で良好な特性を達成すべきことを目的とする場合、高電流増幅率(hohen Strom−Verstaerkung)とともに高い遷移周波数が必要とされる。
M.RickeltおよびH.−M.Reinらの「Impact−Ionization Induced Instabilities in High−Speed Bipolar Transistors and their
Influence on the Maximum Usable Output Voltage」という名称の論文において、バイポーラトランジスタのブレークダウン特性はドーピングおよびトランジスタのコレクタ領域の厚さに依存することが記載される。この論文においては、コレクタ電流Icは、コレクタエミッタ電圧VCEの上昇とともに激しく上昇する(ブレークダウン)ことがさらに記載される。
トランジスタにおける零入力電流を調節する回路は、Meinke、Gundlachらの「Taschenbuch der Hochfrequenztechnik」5.Auflage、Berlin、Springer、F34〜F35ページ、1992年から公知である。
さらに、DE第35 86 368 T2号から、パワートランジスタを用いた高周波増幅器回路が公知である。これらの公知の増幅器回路において、直列に接続された第1のトランジスタおよび第2のトランジスタによって、直流を伝導する経路が動作電位ソースと基準電位との間に提供される。その結果、ソースの動作電位は直流直列経路に基づいてトランジスタ間にて分けられるので、各トランジスタは直流電力を均等に有する。一方分離された並列する交流信号経路が各トランジスタによって提供され、出力において組み合される。
本発明は、高増幅率を有する、一般的な(gattungsgemaessen)電力増幅器を提供するという課題に基づく。好適には、本発明による電力増幅器は、可能な限り高い遷移周波数を有する。
本発明により、この課題は、パワートランジスタがブレークダウン領域において動作するように接続され、ブレークダウン内で生じる荷電担体を演算増幅器の1つの出力から運び去るための制御ループ(Regelkreis)が提供されるような一般的な電力増幅器が設計されることによって解決される。
本発明は、1つ以上のパワートランジスタを有する電力増幅器を動作させ、パワートランジスタのうちの少なくとも1つがブレークダウン領域に存在することを提供する。ブレークダウン領域は、各パワートランジスタがこのブレークダウン領域によって破壊されないように設計される。
本発明は、コレクタ電流Icの変化度が補助電圧(バイアス電圧)に依存するという事実を利用する。バイアス駆動のソースインピーダンスを変更すること、特に低インピーダンスバイアス駆動によって、コレクタ電流Icの上昇はかなり低減されるので、動作電圧が高い場合でも動作信頼度はかなり向上する。
特に有利なのは、制御ループが少なくとも1つのトランジスタを含むように、パワートランジスタを設計することである。
電力増幅器、またはこの増幅器を動作させる方法の特に有用な実施形態は、制御ループのトランジスタがパワートランジスタと並列に接続されるという点で特徴的である。
特に有利なのは、制御ループが荷電担体の増倍の時定数よりも大きい時定数を有し、少なくとも1つのダイオードとの組合せによってブレークダウン領域における動作信頼度が向上するように電力増幅器を設計、またはこの増幅器を動作させる方法を実行することである。
本発明の目的は、さらに、このトランジスタが一定の動作点Icで動作するように少なくとも1つのトランジスタを動作させる方法を実行することである。
この場合有利なのは、動作点が制御ループによって調節されることである。制御ループのループゲイン(Schleifenverstaerkung)は好適には、より良好な安定性を得るために低く保たれる。高周波数信号により駆動される場合、目的に合わせて、平均の零入力電流の上昇が、便宜上、意識的に可能にされる。その結果、電力増幅器が高周波におけるより効率的に動作することを可能にする。例えば、高周波駆動の際に、平均のベース電圧が例えば25mV上昇すると、コレクタ電流は係数2.7だけ上昇する。
本発明のさらなる有利な点、特殊性および有用な実施形態は、従属請求項、および以下における図面を用いた好適な実施形態の説明から明らかになる。
図1において示された回路構成は、好適には、高周波集積電力増幅器の構成要素である。回路構成は、複数のパワートランジスタT1、T2、T3およびT4を有する。パワートランジスタの数は可変であり、目的に合わせて、達成されるべき電力増幅率に適合される。
パワートランジスタT1、T2、T3およびT4は、ブレークダウン領域において動作され得るように接続される。零入力電流は、パワートランジスタT1、T2、T3およびT4のブレークダウン特性とはあまり関係がない。
パワートランジスタT1、T2、T3およびT4は、好適には、高増幅率および高いスイッチング速度を有する高速バイポーラトランジスタである。パワートランジスタT1、T2、T3およびT4は、低いブレークダウン電圧を有する。
以下において、図1において示された回路構成を用いて、トランジスタが適度な荷電担体の増倍の範囲で動作される好適な動作方法が示される。回路構成は、適度な荷電担体の増倍の動作範囲において安定度および信頼度が向上するように設計される。
パワートランジスタT1およびT2は、制御ループによって零入力電流が調節されるドライバ段を形成する。制御ループは、トランジスタT7、T8を有する演算増幅器U1を含む。制御ループは、さらに、さらなるトランジスタT5を含む。このトランジスタは「測定トランジスタ」として動作し、トランジスタT1およびT2における零入力電流に測定基準を提供する。
本構成は、適切な制御ループを介して、特に少なくとも1つの演算増幅器を含む制御ループを介して安定な動作点IC=CONSTをもたらす。この演算増幅器は相補的な出力、特にNPNトランジスタT7、T8およびT9、T10を有するプッシュプル出力を有し、これによってNPNトランジスタT7、T8およびT9、T10のベースは低インピーダンスを有するように駆動される。その結果、VBE=f(VCE)であり、この際、コレクタ電流ICは一定である。従って、IC=CONSTである出力特性曲線(Ausgangskennlinienfeld)は、これがVBE=CONSTまたはIE=CONSTである場合よりもVCEがより高い場合にのみ上方へ向かって曲がる。本発明は、IC=CONSTを用いて理想的なケースIE=0に近づく。従って、本発明は、電力増幅が達成できない駆動条件IE=0を、他はほぼ同じ条件のもとで電力増幅が達成される条件と置換することが提供される。
好適には、回路はダイオードD1、D2を含む。これらのダイオードは、さらに、制御ループの時定数よりも実質的に小さい時定数を有する低い動的な内部抵抗を生じさせ、従って、ブレークダウン領域における動作信頼度を高める。
公称値は制御電流ISOLによって予め設定され、この制御電流は、抵抗R3によって比較電圧に変換される。電流の実効値をパワートランジスタT1およびT2によって設定するために、トランジスタT5はパワートランジスタT1およびT2と並列に接続される。説明されるケースにおいては、パワートランジスタT1およびT2を通って流れるコレクタ電流よりも小さいコレクタ電流がトランジスタT5を通って流れるように、エミッタ表面積の関係(Emitterflaechenverhaeltnisse)が調節される。好適には、IC(T1)=IC(T2)=6×IC(T5)である。トランジスタT5を通るコレクタ電流IC(T5)は抵抗器R4において電圧に変換され、公称値と比較される。演算増幅器U1によって制御ループが閉じられる。
トランジスタT1、T2、T5はブレークダウン領域において動作されるので、これらのトランジスタの出力特性曲線(図1)は上方へ向かって曲がる。曲率および曲率の開始点(VCE)は、折点電圧(Kniespannung)(小さいVCE)の場合、基本的に、ベース駆動の内部インピーダンスおよびコレクタ電流の絶対値に依存する。
T5はコレクタ線において抵抗器R4を有し、T1およびT2はこれを有さないので、これらの出力特性曲線は完全に等しくはない(曲率および閾値電圧が異なる)、なぜなら、T1、T2、T5に印加されるコレクタ電圧が同じではないからである。(これはコレクタ線T1、T2における抵抗器RC=1/6×R4によっても達成され得る。しかしながらこれは、電力増幅器の効率を悪化させないために意識的に回避される。)しかしながら、T5の特性曲線は、T5のベース線における抵抗器R1を用いて、T1、T2の特性曲線に適合され得る。その結果、トランジスタがブレークダウン(出力特性曲線における曲率の領域)内で動作しているとしても、T5のICは、T1およびT2におけるICの正確な測定基準である。
T1、T2の駆動ソースの内部インピーダンスが低く、可能な限り0オームになる場合、出力特性曲線の曲率は、より高いVCEへとシフトされる。従って、特別な演算増幅器U1を用いることは有用である。このような特別な演算増幅器U1は、図2において例示的に示される。演算増幅器U1はプッシュプル出力T1、T2を有する。
演算増幅器の主な特徴は、2.5V以上の低い供給電圧での動作、比較的低い出力インピーダンス、および適切な出力、特にNPNプッシュプル出力である。
T1、T2のベースの制御ソースT7、T8の、好適には動的な内部インピーダンスをさらに小さくするために、ダイオードD1はT1、T2のベースと並列に、好適には、変圧器の中央タップを介して接続される。これは、安定度をさらに高めるのに役立つ。
出力段T3、T4の零入力電流の調節は、ドライバ段T1、T2の場合と同じ原理によって行なわれるが、電流は約10〜20倍高い。
図1において、基本原理が示された演算増幅器U1は、図2において詳細が示される。
回路の特性をさらに向上するために、図2aおよび図2bにおいて示された実施形態ではさらなるトランジスタおよび抵抗器が用いられた。
図1におけるR3、R4、T7、T8およびR5、R6、T9、T10は、図2におけるR12、R16、T1、T2に対応する。
図1におけるT5、R1およびT6、R2は、図2におけるTMTおよびR25に対応する。
図1におけるトランジスタT1、T2およびT3、T4は、図2において「記号のついた2重トランジスタ」として(R24の右隣)示される。
図1におけるダイオードD1およびD2は図2においては図示されない。
演算増幅器(OPV)は、OPV固有の零入力電流を調節するためのスイッチオフが可能な基準回路網を有する。基準回路網は、T27、T26、T25、T23、T24、T15、T16、R6、R7、R8を含み、供給電圧(VCC)とはあまり関係がない電流ICONSTを生成する。基準回路網の回路は従来技術であり、様々な形態で実行され得る。基準回路網は、R1、R2、T32、T31、R3、T30、R4、T28、R5、T29によってスイッチオフされ得る。T29は、VCCとはあまり関係がない電流を提供し、この電流は1.2Vのスイッチング閾値(Schaltschwelle)を有する「パワーダウン」入力によって活性化され得る。T29のコレクタ電流は基準回路網のバイアス電流を提供する。ICONSTは、T21、T17、T18およびT8によってミラー(gespiegelt)となり、スケーリング(skalierter)された形態でさらに使用される。
OPVの反転入力はT13のベースである。OPVの非反転入力はT14のベースである。抵抗器R12およびR16における比較電圧(I公称およびI実効)は、次に続くT13およびT14のエミッタを介してOPVコアT12およびT11に導かれる。T13、T14のどちらのエミッタもICONST/2の零入力電流を導く。T11およびT12のベースにおける入力電圧差に対応して、出力電流はT10のベースに供給される。T10は出力トランジスタT1のベースを駆動する。T1の相補的経路はT2、R20、T3、R19およびT4を含む。
OPVが正の出力電流を供給する場合、T1は活性である。OPVが負の出力電流を供給する場合、T2が活性である。T3はT1に縦続接続される。T1(およびT3)を通る電流が高い場合、T3におけるBE電圧が高いためにT4、従って、T2(T2は不活性)のベース電圧が低下する。逆に、T2は(T3、T4を介して)活性になり、T1は不活性になる。従って、単純な相補的出力T1、T2が実現され、この出力はNPNトランジスタのみを含む。T3の縦続電圧UCONSTは回路網T8、T5、T6、T7、R22、R23、T9を用いて生成される。C2は供給電圧をスイッチオンする際に、T2がT1より先に活性であることを保証する。C2は、高周波パワートランジスタ(図2におけるT1、T2およびT3、T4)が供給電圧、すなわち「パワーアップ」をスイッチオンする際に破壊されないように守る。
C1はOPVの周波数補償のために用いられる(従来技術)。R18、D1、D2は動的応答(dynamisches Verhalten)を向上させる。
R17は「パワーダウン」減衰時間を低減する。
R9、R19、C3、T22、R11は、公称値プリセットI−SOLLの簡単な電圧/電流変換器を形成する。制御電圧は「バイアス制御」ピンにおいて供給される。
R16によって変更された「測定トランジスタ」TMTの出力特性曲線は(図2におけるT1、T2およびT3、T4の出力特性曲線と比較して)、R25を用いて適合される。
回路は、さらに、さらなる抵抗器R10、R14、R15、R17およびトランジスタT19を含む。
図1は、零入力電流の調節に関する回路構成である。 図2Aは、低い供給電圧のプッシュプル出力を有する演算増幅器である。 図2Bは、低い供給電圧のプッシュプル出力を有する演算増幅器である。
符号の説明
D1 ダイオード
D2 ダイオード
R3 抵抗器
R4 抵抗器
R5 抵抗器
R6 抵抗器
R8 抵抗器
R9 抵抗器
R10 抵抗器
R11 抵抗器
R13 抵抗器
R14 抵抗器
R15 抵抗器
R16 抵抗器
R17 抵抗器
R18 抵抗器
R19 抵抗器
R20 抵抗器
R21 抵抗器
R22 抵抗器
R23 抵抗器
R24 抵抗器
T1 トランジスタ
T2 トランジスタ
T3 トランジスタ
T4 トランジスタ
T5 トランジスタ
T6 トランジスタ
T7 トランジスタ
T8 トランジスタ
T9 トランジスタ
T10 トランジスタ
T13 トランジスタ
T15 トランジスタ
T19 トランジスタ
T21 トランジスタ
T22 トランジスタ
T23 トランジスタ
T24 トランジスタ
T25 トランジスタ
T26 トランジスタ
T27 トランジスタ
T28 トランジスタ
T29 トランジスタ
T30 トランジスタ
T31 トランジスタ
T32 トランジスタ

Claims (1)

  1. 少なくとも1つのパワートランジスタを備える高周波電力増幅器であって、
    該パワートランジスタは、ブレークダウン領域で動作するように接続され、
    演算増幅器を有する制御ループが提供され、演算増幅器を有する制御ループを用いて、ブレークダウン内で生じる該制御ループの荷電担体が該演算増幅器の1つの出力に結合された少なくとも1つパワートランジスタのベースから運び去られる、高周波電力増幅器。
JP2006273123A 1999-12-03 2006-10-04 電力増幅器および電力増幅器を動作させる方法 Pending JP2006352930A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19958442 1999-12-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001542458A Division JP3916463B2 (ja) 1999-12-03 2000-11-17 電力増幅器および電力増幅器を動作させる方法

Publications (1)

Publication Number Publication Date
JP2006352930A true JP2006352930A (ja) 2006-12-28

Family

ID=7931384

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2001542458A Expired - Fee Related JP3916463B2 (ja) 1999-12-03 2000-11-17 電力増幅器および電力増幅器を動作させる方法
JP2006273123A Pending JP2006352930A (ja) 1999-12-03 2006-10-04 電力増幅器および電力増幅器を動作させる方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2001542458A Expired - Fee Related JP3916463B2 (ja) 1999-12-03 2000-11-17 電力増幅器および電力増幅器を動作させる方法

Country Status (5)

Country Link
US (1) US6791411B1 (ja)
EP (1) EP1245078B9 (ja)
JP (2) JP3916463B2 (ja)
DE (1) DE50015320D1 (ja)
WO (1) WO2001041300A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958650B1 (en) 2003-05-14 2005-10-25 Marvell International Ltd. Push-pull buffer/amplifier
JP6263936B2 (ja) * 2013-10-03 2018-01-24 富士通株式会社 増幅器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1328016A (fr) * 1961-06-09 1963-05-24 Telefunken Patent Dispositif de protection contre les surcharges pour transistors de puissance d'amplificateurs en push-pull de type beta, notamment ceux de la technique des transmissions
CH554616A (de) * 1973-01-24 1974-09-30 Patelhold Patentverwertung Schaltungsanordnung zur u be-kompensation bei gegentakt ab-verstaerkern.
US4384217A (en) * 1981-05-11 1983-05-17 Bell Telephone Laboratories, Incorporated Temperature stabilized voltage reference circuit
JPS5912609A (ja) * 1982-07-12 1984-01-23 Toshiba Corp Depp増幅装置
US4590437A (en) 1984-04-27 1986-05-20 Gte Laboratories Incorporated High frequency amplifier
US5164679A (en) * 1992-01-08 1992-11-17 Harris Corporation AC power amplifier having current limit control
US5929502A (en) * 1992-01-16 1999-07-27 Harris Corporation Level shifter stage with punch through diode
US5623228A (en) * 1993-05-17 1997-04-22 Dan Inbar Non-linear feedback network providing a linear transfer function
US5856760A (en) * 1996-11-07 1999-01-05 Raytheon Company Overdrive protection clamp scheme for feedback amplifiers
US6563381B1 (en) * 2001-12-04 2003-05-13 Linear Technology Corporation Circuits and methods for extending the input common mode voltage range of JFET op-amps

Also Published As

Publication number Publication date
EP1245078B9 (de) 2009-08-12
JP2003516081A (ja) 2003-05-07
EP1245078B1 (de) 2008-08-20
WO2001041300A1 (de) 2001-06-07
JP3916463B2 (ja) 2007-05-16
DE50015320D1 (de) 2008-10-02
EP1245078A1 (de) 2002-10-02
US6791411B1 (en) 2004-09-14

Similar Documents

Publication Publication Date Title
JP3881448B2 (ja) 電力増幅回路
JP2002531985A (ja) 改善された歪性能を備えたab級出力ステージ
JP5487328B2 (ja) 高パワー広帯域増幅器及び方法
JP2000505972A (ja) 高入力インピーダンスと高電力効率を有する線形高周波増幅器
US7332968B2 (en) Amplifier circuit having an impedance-controllable bias-boosting circuit
JP2004072276A (ja) D級増幅器
KR987001154A (ko) 증폭기
US6657496B2 (en) Amplifier circuit with regenerative biasing
JP2006352930A (ja) 電力増幅器および電力増幅器を動作させる方法
US5378938A (en) Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction
JP3461276B2 (ja) 電流供給回路およびバイアス電圧回路
JP3483721B2 (ja) 発光ダイオード駆動回路
US4803442A (en) Low power buffer amplifier
US4345215A (en) Audio frequency power amplifier circuit
KR100325900B1 (ko) 증폭회로
SE526386C2 (sv) Spänning-till-strömomvandlare och förfarande för att omvandla
US7078973B2 (en) Bipolar rail-to-rail output stage
EP0830729B1 (en) Micro-power rail-to-rail amplifier
JP3243947B2 (ja) 演算増幅器
JP6036961B2 (ja) 差動増幅器
JP5762231B2 (ja) 演算増幅器
JP2000077955A (ja) Ab級増幅器
JP2007142816A (ja) Ab級出力回路
JP3076323B1 (ja) アナログ・スイッチ回路
JP2006128916A (ja) 電力増幅回路および電力増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061004

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091002