JPS5912609A - Ｄｅｐｐ増幅装置 - Google Patents
Ｄｅｐｐ増幅装置Info
- Publication number
- JPS5912609A JPS5912609A JP12101082A JP12101082A JPS5912609A JP S5912609 A JPS5912609 A JP S5912609A JP 12101082 A JP12101082 A JP 12101082A JP 12101082 A JP12101082 A JP 12101082A JP S5912609 A JPS5912609 A JP S5912609A
- Authority
- JP
- Japan
- Prior art keywords
- idle
- current
- transistor
- stage section
- idle current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は例えば音響機器に好適するＤＥＰＰ（り゛ブ
ルエンデイツト′ブツシュグル）増幅装置に係り、特に
そのアイドル電流回路部を改良したものに関する。
ルエンデイツト′ブツシュグル）増幅装置に係り、特に
そのアイドル電流回路部を改良したものに関する。
従来、音＃機器の成力増幅用として第１図に示すように
構成されたＤｇＰＰ増幅装置が知られている。
構成されたＤｇＰＰ増幅装置が知られている。
すなわち、入力端子ＩＮに印加された音声入力信号は第
１および第２のアイドル電流回路１１．１２を介してＤ
ＥＰＰ構成のパワートランジスタＱ３−０４に正負の半
サイクル毎に供給される。そして、正の半サイクルでは
パワートランジスタＱ８のみに信号電流が流れ且つ負の
半サイクルではパワートランジスタＱ４のみに信号電流
が流れるようになるが、これら両信号電流は出カドラン
スＴで合成されて通常の正弦波形となされた状態で負荷
となるスピーカＳＰに供給される。
１および第２のアイドル電流回路１１．１２を介してＤ
ＥＰＰ構成のパワートランジスタＱ３−０４に正負の半
サイクル毎に供給される。そして、正の半サイクルでは
パワートランジスタＱ８のみに信号電流が流れ且つ負の
半サイクルではパワートランジスタＱ４のみに信号電流
が流れるようになるが、これら両信号電流は出カドラン
スＴで合成されて通常の正弦波形となされた状態で負荷
となるスピーカＳＰに供給される。
この場合、第１のアイドル電流仲１路１１のトランジス
タＱ＋ と、該トランジスタＱ＋ に接続された定電流
源工、および抵抗Ｒ，とパワートランジスタＱ４とがカ
レントミラー回路を形成しておシ、パワートランジスタ
Ｑ４のアイドル電流はＮＩＩ、 （但しＮ、はＱｌとＱ
４とのエミツタ面積比）となる。
タＱ＋ と、該トランジスタＱ＋ に接続された定電流
源工、および抵抗Ｒ，とパワートランジスタＱ４とがカ
レントミラー回路を形成しておシ、パワートランジスタ
Ｑ４のアイドル電流はＮＩＩ、 （但しＮ、はＱｌとＱ
４とのエミツタ面積比）となる。
また、第２のアイドル電流回路１２のトランジスタＱｌ
と、該トランジスタＱ！に接続された定直流源工、
および抵抗Ｒ８とパワートランジスタＱ、とがカレント
ミラー回路を形成しており、パワートランジスタＱａの
アイドルを流はＮ＊Ｉｔ （（旦しＮ、はＱｌとＱ、
とのエミツタ面積比）となる。
と、該トランジスタＱ！に接続された定直流源工、
および抵抗Ｒ８とパワートランジスタＱ、とがカレント
ミラー回路を形成しており、パワートランジスタＱａの
アイドルを流はＮ＊Ｉｔ （（旦しＮ、はＱｌとＱ、
とのエミツタ面積比）となる。
ここで、Ｎ、＝Ｎ鵞 、Ｉ、＝Ｉ、ならばパワートラン
ジスタＱ３１Ｑ４の谷アイドル［流は等しくなる。
ジスタＱ３１Ｑ４の谷アイドル［流は等しくなる。
ところで、このような第１図のＤｇＰＰ増幅装置はその
アイドル電流回路１１．１２の構成が簡単ではあるが、
パワートランジスタＱｓ＋Ｑ４が定電圧駆動されること
になるため、クロスオーバー歪がかなυあり、それを打
ち消すためにアイドル電流をかな電流さなければならな
いので、結果的に無駄な電流を消費しているという問題
があった。
アイドル電流回路１１．１２の構成が簡単ではあるが、
パワートランジスタＱｓ＋Ｑ４が定電圧駆動されること
になるため、クロスオーバー歪がかなυあり、それを打
ち消すためにアイドル電流をかな電流さなければならな
いので、結果的に無駄な電流を消費しているという問題
があった。
第２図は第１図の問題点を改善するために考えられてい
る従来のＤＥＰＰ増幅装置である。
る従来のＤＥＰＰ増幅装置である。
すなわち、入力端子ＩＮに印加された音声入力信号をト
ランジスタＱ、ｓ＋ ＋ Ｑｔｔでなる入力段部２１．
トランジスタＱ＋ｓｗＱｔ＋でなる駆動部２２を介して
パワートランジスタＱｔｓ＋Ｑｕでなる終段部２３に正
負の半サイクル毎に導いた後、出カドランスＴで合成し
て負荷となるスピーカｓｐに通常の正弦波として供給す
る如くしたものである。
ランジスタＱ、ｓ＋ ＋ Ｑｔｔでなる入力段部２１．
トランジスタＱ＋ｓｗＱｔ＋でなる駆動部２２を介して
パワートランジスタＱｔｓ＋Ｑｕでなる終段部２３に正
負の半サイクル毎に導いた後、出カドランスＴで合成し
て負荷となるスピーカｓｐに通常の正弦波として供給す
る如くしたものである。
なお、図中２４はトランジスタＱＩ７〜Ｑ□でなるアイ
ドル電流決定回路である。
ドル電流決定回路である。
この場合、パワートランジスタＱ１．＋Ｑ１ｅおよびト
ランジスタＱｌ？ ＊ ＱｔｔならびにＱＩＡ＋Ｑ！！
間のエミツタ面積比を Ｑｌ！ｌ ： Ｑｔｔ ＝ ＱＣｓ ： Ｑｔｔ ＝Ｎ
：ＩＱ＋ａ ：Ｑｔｔ＝ １：１ とするとき、入力段部２１の定電流源ＩＩＥからトラン
ジスタＱｔ＋ ＊ Ｑｔｔに流れ込む電流Ｉｘは、パワ
ートランジスタＱ＋ｓ ＋ ＱＣｓに流れる電流１１１
＋１１６との間に次のような関係が成立する。
ランジスタＱｌ？ ＊ ＱｔｔならびにＱＩＡ＋Ｑ！！
間のエミツタ面積比を Ｑｌ！ｌ ： Ｑｔｔ ＝ ＱＣｓ ： Ｑｔｔ ＝Ｎ
：ＩＱ＋ａ ：Ｑｔｔ＝ １：１ とするとき、入力段部２１の定電流源ＩＩＥからトラン
ジスタＱｔ＋ ＊ Ｑｔｔに流れ込む電流Ｉｘは、パワ
ートランジスタＱ＋ｓ ＋ ＱＣｓに流れる電流１１１
＋１１６との間に次のような関係が成立する。
−ｒ７］π
Ｉｘ −−
つまシ、上記ＩＸによ多入力段部２１のトランジスタＱ
ｏ＋Ｑｔｔの動作電流を市り御してアイドル電流を決定
するものである。
ｏ＋Ｑｔｔの動作電流を市り御してアイドル電流を決定
するものである。
そして、このようなりｇＰＰ増幅装置ではノくワートラ
ンジスタＱ Ｉｓ Ｉ Ｑ ＩＳが定電流駆動されるこ
とになるため、クロスオーツく一歪が少ないのでそれだ
けアイドル電流を低い埴に設定することができるように
なり、結果的に無信号時の無駄な電流消費を少なくする
ことがでさるという利点を有している。
ンジスタＱ Ｉｓ Ｉ Ｑ ＩＳが定電流駆動されるこ
とになるため、クロスオーツく一歪が少ないのでそれだ
けアイドル電流を低い埴に設定することができるように
なり、結果的に無信号時の無駄な電流消費を少なくする
ことがでさるという利点を有している。
しかしながら、これはＩＸが、Ｆτ；７〒πに比例して
いるためＩｌｌ”ＩＩ。というノ（ランス状態において
こそその効果をａｔ車しイ嶋るものの、ベース・エミッ
タ間電圧や抵抗のばらつき等によって１１６”ＩＩｓと
いうバランス状態から犬きくずれた場合にはｌ１ｌｌ
＋ ＩＩ６の増加延いては消費電流の増加をもたらすば
かりか性能的にも劣化を生じてしまうという問題を有し
ていた。
いるためＩｌｌ”ＩＩ。というノ（ランス状態において
こそその効果をａｔ車しイ嶋るものの、ベース・エミッ
タ間電圧や抵抗のばらつき等によって１１６”ＩＩｓと
いうバランス状態から犬きくずれた場合にはｌ１ｌｌ
＋ ＩＩ６の増加延いては消費電流の増加をもたらすば
かりか性能的にも劣化を生じてしまうという問題を有し
ていた。
すなわち、この問題はＤＥＰＰ増幅装置に特有な構成と
して低直流インピーダンスの出カドランスをパワートラ
ンジスタの直接の負荷としているために、上動な直流領
域の負帰還が掛からないということに起因している。
して低直流インピーダンスの出カドランスをパワートラ
ンジスタの直接の負荷としているために、上動な直流領
域の負帰還が掛からないということに起因している。
そこで、この発明は以上のような点に疏みてなされたも
ので、Ｄ”ＰＰｅ成の一対のパワートランジスタにおけ
る各アイドル電流を常時バランス状態に保持する。構成
とすることによ如、無信号時の７１（駄な′醒流消費を
少なくし侮ると共に性能的にも劣化を生じないように改
良した極めて良好なるＤｇＰＰ増１１ｖ＾装置を提供す
ることを目的としている。
ので、Ｄ”ＰＰｅ成の一対のパワートランジスタにおけ
る各アイドル電流を常時バランス状態に保持する。構成
とすることによ如、無信号時の７１（駄な′醒流消費を
少なくし侮ると共に性能的にも劣化を生じないように改
良した極めて良好なるＤｇＰＰ増１１ｖ＾装置を提供す
ることを目的としている。
〔発明の概要〕
すなわち、この発明によるＤｇＰＰ増幅装置は、入力信
号を入力段部、駆動段部を介して終段部を構成する一対
のパワートランジスタに正負の半サイクル毎に供給する
構成としたＤＥＰＰ増幅装置において、前記入力段部の
動作電流を制御して前記一対のパワートランジスタの各
アイドル’ＫｔＮ、を決定するアイドル電流決定回路と
、前記一対のパワートランジスタの谷アイドル電流の差
成分を前記入力段部に直流・ｊ帝還させて各アイドル電
流をバランス状態に保持せしめるアイドルを流バランス
回路とを具備してなる点に特徴を有している。
号を入力段部、駆動段部を介して終段部を構成する一対
のパワートランジスタに正負の半サイクル毎に供給する
構成としたＤＥＰＰ増幅装置において、前記入力段部の
動作電流を制御して前記一対のパワートランジスタの各
アイドル’ＫｔＮ、を決定するアイドル電流決定回路と
、前記一対のパワートランジスタの谷アイドル電流の差
成分を前記入力段部に直流・ｊ帝還させて各アイドル電
流をバランス状態に保持せしめるアイドルを流バランス
回路とを具備してなる点に特徴を有している。
以下、図面を参照してこの発明の一実施例につき砕細に
説明する。
説明する。
すなわち、第３図に示すように入力段部３１を構成する
差動対トランジスタＱｓ＋＋Ｑｓｔは入力９１１Ｊベー
スがコンデンサＣＩ。を弁して入力端子ＩＮに接続され
ると共に抵抗ＲＩＧをヅｒして中点電位を与える１源（
２Ｖｃ ｃ ）に接続され、且つそれらの共通エミッタ
が定電流源ＩＰを介して接地点ＧＮＤに接続され、さら
にそれらの各コレクタが抵抗Ｒ１１１Ｒｌｔを対応的に
介して電源ＶＯＣに接続されている。
差動対トランジスタＱｓ＋＋Ｑｓｔは入力９１１Ｊベー
スがコンデンサＣＩ。を弁して入力端子ＩＮに接続され
ると共に抵抗ＲＩＧをヅｒして中点電位を与える１源（
２Ｖｃ ｃ ）に接続され、且つそれらの共通エミッタ
が定電流源ＩＰを介して接地点ＧＮＤに接続され、さら
にそれらの各コレクタが抵抗Ｒ１１１Ｒｌｔを対応的に
介して電源ＶＯＣに接続されている。
壕だ、ａ動段部３２を構成するトランジスタＱ８３１０
３４は、それらの各ベースが上記差動対トランジスタＱ
ｓｌ＋ Ｑｓｘの各コレクタに対応的に接続され、且つ
それらの各エミッタが′電源Ｖｃｃに共通に接続され、
さらにそれらの各コレクタが抵抗ＲＩ３１ Ｒ１４を対
応的に介して接地点ＧＮＤに接続されている。
３４は、それらの各ベースが上記差動対トランジスタＱ
ｓｌ＋ Ｑｓｘの各コレクタに対応的に接続され、且つ
それらの各エミッタが′電源Ｖｃｃに共通に接続され、
さらにそれらの各コレクタが抵抗ＲＩ３１ Ｒ１４を対
応的に介して接地点ＧＮＤに接続されている。
そして、終段部３３を構成するパワートランジスタＱｓ
ｉ＋Ｑｓａはそれらの各ベースが上記トランジスタ０３
Ｂ ｒ Ｑｓａの各コレクタに対応的に接続され、且
つそれらの各エミッタが接地点ＧＮＤに共通に接続され
、さらにそれらの各コレクタが出カドランスＴの一次側
両端に対応的に接続されている。
ｉ＋Ｑｓａはそれらの各ベースが上記トランジスタ０３
Ｂ ｒ Ｑｓａの各コレクタに対応的に接続され、且
つそれらの各エミッタが接地点ＧＮＤに共通に接続され
、さらにそれらの各コレクタが出カドランスＴの一次側
両端に対応的に接続されている。
ここで、出カドランスＴはその一次側中点が電源Ｖｃｃ
に接続され、且つその二次側両端が負荷となるスピーカ
ＳＰのボイスコイル両端に対応的に接続され、さらにそ
の二次側一端が接地され且つ同他端が抵抗Ｒ，Ｉ＋を介
して前記差動対トランジスタＱｘｌ＋Ｑｓｔの基準側ベ
ースに接続されている。
に接続され、且つその二次側両端が負荷となるスピーカ
ＳＰのボイスコイル両端に対応的に接続され、さらにそ
の二次側一端が接地され且つ同他端が抵抗Ｒ，Ｉ＋を介
して前記差動対トランジスタＱｘｌ＋Ｑｓｔの基準側ベ
ースに接続されている。
また、アイドル電流決定回路３４を構成するトランジス
タＱＨｔ Ｑｓｓは、それらの各ベースが上記パワート
ランジスタＱ３５１Ｑ３６の谷ペースと対応的に共通に
接続され、且つ前者のエミッタおよび後者のコレクタが
接地点Ｃ）ＮＤに共通に接続され、さらに前者のコレク
タおよび後者のエミッタがカレントミラ一対トランジス
タＱ、。１Ｑ４０の各コレクターエミッタ通路を対応的
に弁して′ｇｔ諒Ｖｃｃ Ｋ接続されている。
タＱＨｔ Ｑｓｓは、それらの各ベースが上記パワート
ランジスタＱ３５１Ｑ３６の谷ペースと対応的に共通に
接続され、且つ前者のエミッタおよび後者のコレクタが
接地点Ｃ）ＮＤに共通に接続され、さらに前者のコレク
タおよび後者のエミッタがカレントミラ一対トランジス
タＱ、。１Ｑ４０の各コレクターエミッタ通路を対応的
に弁して′ｇｔ諒Ｖｃｃ Ｋ接続されている。
ここで、トランジスタＱｓａのエミッタにベースがｆ＆
続されたトランジスタＱ４１はそのエミッタがダイオー
ド接続のトランジスタＱ＋ｔのエミッターコレクタ通路
を介して接地点ＧＮＤに接続され、且つそのコレクタが
コンデンサＣ１ｌ を介して接地されると共に前記定電
流ｉＩｇの制御端に接続されている。
続されたトランジスタＱ４１はそのエミッタがダイオー
ド接続のトランジスタＱ＋ｔのエミッターコレクタ通路
を介して接地点ＧＮＤに接続され、且つそのコレクタが
コンデンサＣ１ｌ を介して接地されると共に前記定電
流ｉＩｇの制御端に接続されている。
そして、アイドル策流バランス回路３５を構成するトラ
ンジスタＱ４１ 、Ｑ ４４は、それらの各ベースが上
記パワートランジスタＱ□＋Ｑｓｅの各ベースと対応的
に共通に接続され、且つそれらの谷エミッタが接地点Ｇ
ＮＤに共通に接続され、さらにそれらの各コレクタがカ
レントミラ一対トランジスタＱ４１１ ＋ Ｑ４・の各
コレクターエミッタ通路を対応的に介して電源Ｖｃｃに
接続されている。
ンジスタＱ４１ 、Ｑ ４４は、それらの各ベースが上
記パワートランジスタＱ□＋Ｑｓｅの各ベースと対応的
に共通に接続され、且つそれらの谷エミッタが接地点Ｇ
ＮＤに共通に接続され、さらにそれらの各コレクタがカ
レントミラ一対トランジスタＱ４１１ ＋ Ｑ４・の各
コレクターエミッタ通路を対応的に介して電源Ｖｃｃに
接続されている。
ここで、トランジスタＱ４４のコレクタはコンデンサＣ
Ｉｌを弁して接地されると共に、抵抗Ｒ１１１を介して
前記差動対トランジスタＱｓＩ＋Ｑｓｔの基準側ベース
に接続されている。
Ｉｌを弁して接地されると共に、抵抗Ｒ１１１を介して
前記差動対トランジスタＱｓＩ＋Ｑｓｔの基準側ベース
に接続されている。
なお、以上において各トランジスタのエミッタ向槓比は
竹に下記のように設定されているものとする。
竹に下記のように設定されているものとする。
Ｑｓａ ：Ｑ４２＝ １：Ｉ
Ｑ４１ ：Ｑｓｓ ＝ Ｑｔｙ ： Ｑｓ
ｓ ＝ １ ：ＮＱ４４ ：Ｑ８６ ” Ｑ４１
： Ｑｓｓ ＝ １ ：Ｎまた、抵抗ＲＩＩＩＲＩ・
とは Ｒｓｓ ＞ Ｒｓａ なる関係に設定されているものとする。
ｓ ＝ １ ：ＮＱ４４ ：Ｑ８６ ” Ｑ４１
： Ｑｓｓ ＝ １ ：Ｎまた、抵抗ＲＩＩＩＲＩ・
とは Ｒｓｓ ＞ Ｒｓａ なる関係に設定されているものとする。
而して、以上の構成において入力端子ＩＮに印加された
音声入力信号は差動対トランジスタＱｌｌ ｅ Ｑｓｅ
でなる入力段部３１１ トランジスタＱｐＢ ＋ Ｑｓ
ｅでなる駆動段部３２を介してパワートランジスタＱｓ
ｓ＋Ｑｓｅでなる終段部３３に正負の半サイクル毎に導
かれた後、出カドランスＴで合成されて負荷となるスピ
ーカｓｐに通常の正弦波として供給されること自体は第
２図の場合と同様である。
音声入力信号は差動対トランジスタＱｌｌ ｅ Ｑｓｅ
でなる入力段部３１１ トランジスタＱｐＢ ＋ Ｑｓ
ｅでなる駆動段部３２を介してパワートランジスタＱｓ
ｓ＋Ｑｓｅでなる終段部３３に正負の半サイクル毎に導
かれた後、出カドランスＴで合成されて負荷となるスピ
ーカｓｐに通常の正弦波として供給されること自体は第
２図の場合と同様である。
また、この場合トランジスタｑｓｙ〜Ｑ４！でなるアイ
ドル電流決定回路３４により、パワートランジスタＱｓ
ｓ＋Ｑａａに流れる屯（ＡＬＩ３５ ＊ Ｉ３６と入力
段部３１の定電流源ＩＥからトランジスタＱ４１１Ｑ４
１に流れ込む電流ＩＸとの間になる関係をもたせる如く
入力段部３１の動作電流を制御してアイドル電流を決定
していること自体も第２図の場合と同様である。
ドル電流決定回路３４により、パワートランジスタＱｓ
ｓ＋Ｑａａに流れる屯（ＡＬＩ３５ ＊ Ｉ３６と入力
段部３１の定電流源ＩＥからトランジスタＱ４１１Ｑ４
１に流れ込む電流ＩＸとの間になる関係をもたせる如く
入力段部３１の動作電流を制御してアイドル電流を決定
していること自体も第２図の場合と同様である。
しかるに、第３図においてはアイドル電流バランス回路
３５が付加されていることにより、ｌ３１１”Ｉ３６
というバランス状態を常時保持し得るようにしている点
で第２図の場合と相違しているものである。
３５が付加されていることにより、ｌ３１１”Ｉ３６
というバランス状態を常時保持し得るようにしている点
で第２図の場合と相違しているものである。
すなわち、この場合前述したようにＲｔｓ＞Ｒｊ６にな
されているので、入力段部３Ｉの差動対トランジスタＱ
Ｈ＋Ｑｓ＊の哉準匝ベース屯位Ｖｂ！は、アイドル電流
バランス回路３５のトランジスタＱ４４のコレクタ（図
示Ａ点）４位ＶＡと略等しい。
されているので、入力段部３Ｉの差動対トランジスタＱ
Ｈ＋Ｑｓ＊の哉準匝ベース屯位Ｖｂ！は、アイドル電流
バランス回路３５のトランジスタＱ４４のコレクタ（図
示Ａ点）４位ＶＡと略等しい。
また、差動対トランジスタＱａｌの入力側ベース電位ｖ
ｂＩと基準側ベースｖｔ立ｖｂ！とはそのオープンルー
プゲインが十分に大きければ等しいとみてよく、この場
合■ｂ１＝ｉｖｃｃであるから結果的に Ｖｂ、 ＝Ｖｂｌ ＝ ＶＡ＝ Ｔ ＶＣＣになるとい
える。
ｂＩと基準側ベースｖｔ立ｖｂ！とはそのオープンルー
プゲインが十分に大きければ等しいとみてよく、この場
合■ｂ１＝ｉｖｃｃであるから結果的に Ｖｂ、 ＝Ｖｂｌ ＝ ＶＡ＝ Ｔ ＶＣＣになるとい
える。
ところで、この場合ＶＡニー７ｖｃｃとなるためにはｌ
１ｌｌ ” ”８ｍ となっている必要があシ、そのた
めにはアイドル電流バランス回路３５のトランジスタＱ
４＠ Ｉ Ｑ ４６が１：１のカレントミラー回路と
なっているので、同トランジスタ０４ｇ ＋ Ｑ４４の
電流工。１１１４４が’！しくなければならない。
１ｌｌ ” ”８ｍ となっている必要があシ、そのた
めにはアイドル電流バランス回路３５のトランジスタＱ
４＠ Ｉ Ｑ ４６が１：１のカレントミラー回路と
なっているので、同トランジスタ０４ｇ ＋ Ｑ４４の
電流工。１１１４４が’！しくなければならない。
しかるに、この場合上述したようにエミツタ面積比が０
４４ ： Ｑ＄６＝Ｑ４３： Ｑｓｓ、＝ １：Ｈに設
定されているので 工３δ 工４３＝… ＊ Ｉ４４＝− Ｎ Ｎ の関係にある。従ってＩ４３ ” Ｉ４４という条件よ
シへＩ １５ ＝ Ｉｓａ となる。これによって、パワートランジスタＱ□。Ｑｓ
ｅのアイドル電流が住いに相等しくな！り ％ ｌ５
ｓ＝Ｉｓｓというバランス状態に常時保持されることに
なる。
４４ ： Ｑ＄６＝Ｑ４３： Ｑｓｓ、＝ １：Ｈに設
定されているので 工３δ 工４３＝… ＊ Ｉ４４＝− Ｎ Ｎ の関係にある。従ってＩ４３ ” Ｉ４４という条件よ
シへＩ １５ ＝ Ｉｓａ となる。これによって、パワートランジスタＱ□。Ｑｓ
ｅのアイドル電流が住いに相等しくな！り ％ ｌ５
ｓ＝Ｉｓｓというバランス状態に常時保持されることに
なる。
つ１υ、図示Ａ点の電位ＶＡが２ ｖＣＣとなるように
入力段部３１の差動対トランジスタＱＨ＊Ｑ０が働き、
その結果としてアイドル電流１３１ｅｘｓｅが等しくな
るものであシ、これによって無信号時の無駄な電流消費
を少なくシ得ると共に、性能的にも劣化を生じないで済
ませることができる。
入力段部３１の差動対トランジスタＱＨ＊Ｑ０が働き、
その結果としてアイドル電流１３１ｅｘｓｅが等しくな
るものであシ、これによって無信号時の無駄な電流消費
を少なくシ得ると共に、性能的にも劣化を生じないで済
ませることができる。
なお、負帰還の経路は抵抗ＲＩＳと、抵抗ＲＩＭおよび
コンデンサＣＩ２とで分割れて差動対トランジスタＱｓ
＋＋Ｑｓｔの基準側ベースら加えられておシ、アイドル
酩流バランス回路３５の一部と共用されている。
コンデンサＣＩ２とで分割れて差動対トランジスタＱｓ
＋＋Ｑｓｔの基準側ベースら加えられておシ、アイドル
酩流バランス回路３５の一部と共用されている。
第４図は他の実施例を示すもので、この場合第３図の人
力段部３１をトランジスタＱｓｔ＋ＱｓｔおよびＱ ！
Ｉ’ｓ Ｑ ｓｔ’による差動２段構成とすると共に、
終段部３３をトランジスタＱｓｓ＋ＱｓａおよびＱ工／
、 Ｑ、、／によるダーリントン構成とした以外は第
３図の場合と同様である。
力段部３１をトランジスタＱｓｔ＋ＱｓｔおよびＱ ！
Ｉ’ｓ Ｑ ｓｔ’による差動２段構成とすると共に、
終段部３３をトランジスタＱｓｓ＋ＱｓａおよびＱ工／
、 Ｑ、、／によるダーリントン構成とした以外は第
３図の場合と同様である。
なお、この発明は上記し且つ図示した実施例のみに限定
されることなく、この発明の要旨を通説しない範囲で樟
々の変形や適用が可能であることは一部う迄もない。
されることなく、この発明の要旨を通説しない範囲で樟
々の変形や適用が可能であることは一部う迄もない。
従って、以上詳述したようにこの発明によれば、ＤｇＰ
ｐ構成の一対のノ（ワートランジスタにおける各アイド
ル電流を常時バランス状態に保持する構成とすることＶ
Ｃより、無信号時の無駄な電流消費を少なくシ寿ると共
に性能的にも劣化を生じないように改良した１血めて良
好なるＩ）ＥＰＰ増幅装置を提供することが可能となる
。
ｐ構成の一対のノ（ワートランジスタにおける各アイド
ル電流を常時バランス状態に保持する構成とすることＶ
Ｃより、無信号時の無駄な電流消費を少なくシ寿ると共
に性能的にも劣化を生じないように改良した１血めて良
好なるＩ）ＥＰＰ増幅装置を提供することが可能となる
。
【図面の簡単な説明】
第１図、第２図は従来のＤＥＰＰ増幅装置を示す構成図
、第３図はこの発明に係るＤｇＰＰ増幅装置の一実殉し
０を示す構成図、第４図は同じく他の実施列を示す構成
図である。 ３１・・・入力段部、３２・・・駆動段部、３３・・・
終段部、３４・・・アイドル電流決定回路、３５・・・
アイドル電流バランス回路、Ｑｓ＋ −Ｑ４６・・・ト
ランジスタ、Ｒ１Ｇ ””’ Ｒ１６・・’抵抗、ＣＩ
ｎ −ｃｔｔ ”・コンデンサ、Ｔ・・・出カドランス
、ＳＰ・・・スヒーカ、ＩＮ・・・入力端子、Ｖｃｃ
、 （Ｔ Ｖｃｃ）・・・適温、ＧＮＤ・・・接地点。
、第３図はこの発明に係るＤｇＰＰ増幅装置の一実殉し
０を示す構成図、第４図は同じく他の実施列を示す構成
図である。 ３１・・・入力段部、３２・・・駆動段部、３３・・・
終段部、３４・・・アイドル電流決定回路、３５・・・
アイドル電流バランス回路、Ｑｓ＋ −Ｑ４６・・・ト
ランジスタ、Ｒ１Ｇ ””’ Ｒ１６・・’抵抗、ＣＩ
ｎ −ｃｔｔ ”・コンデンサ、Ｔ・・・出カドランス
、ＳＰ・・・スヒーカ、ＩＮ・・・入力端子、Ｖｃｃ
、 （Ｔ Ｖｃｃ）・・・適温、ＧＮＤ・・・接地点。
Claims (1)
- 入力信号を入力段部、駆動段部を介して終段部を構成す
る一対のパワートランジスタに正負の半サイクル毎に供
給する構成としたＤＥＰＰ増幅装置において、前記入力
段部の動作電流を制御して前記一対のパワートランジス
タの各アイドル電流を決定するアイドル電流決定回路と
、前記一対のパワートランジスタの各アイドル電流の差
成分を前記入力段部に直流帰還させて各アイドル電流を
バランス状態に保持せしめるアイドル電流バランス回路
とを具備してなることを特徴とするＤＥＰＰ増幅装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12101082A JPS5912609A (ja) | 1982-07-12 | 1982-07-12 | Ｄｅｐｐ増幅装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12101082A JPS5912609A (ja) | 1982-07-12 | 1982-07-12 | Ｄｅｐｐ増幅装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5912609A true JPS5912609A (ja) | 1984-01-23 |
Family
ID=14800556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12101082A Pending JPS5912609A (ja) | 1982-07-12 | 1982-07-12 | Ｄｅｐｐ増幅装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912609A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0219183A2 (en) * | 1985-09-27 | 1987-04-22 | Gennum Corporation | Class B amplifier |
| WO2001041300A1 (de) * | 1999-12-03 | 2001-06-07 | Infineon Technologies Ag | Leistungsverstärker und verfahren zum betreiben eines leistungsverstärkers |
-
1982
- 1982-07-12 JP JP12101082A patent/JPS5912609A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0219183A2 (en) * | 1985-09-27 | 1987-04-22 | Gennum Corporation | Class B amplifier |
| WO2001041300A1 (de) * | 1999-12-03 | 2001-06-07 | Infineon Technologies Ag | Leistungsverstärker und verfahren zum betreiben eines leistungsverstärkers |
| US6791411B1 (en) | 1999-12-03 | 2004-09-14 | Infineon Technologies, Ag | Power amplifier and a method for operating a power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0131334B1 (ko) | 증폭기 회로 | |
| JPS6119170B2 (ja) | ||
| US7279942B2 (en) | Differential current output unit | |
| US9874896B2 (en) | Voltage-current converter, and corresponding device and method | |
| JPS5912609A (ja) | Ｄｅｐｐ増幅装置 | |
| US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
| JPH07509825A (ja) | 熱による歪みが小さい増幅段 | |
| JP3441356B2 (ja) | 増幅回路 | |
| JP2604530Y2 (ja) | 出力回路 | |
| JPH07321570A (ja) | 演算増幅器 | |
| JPS5995706A (ja) | 増幅器 | |
| JPS5914813Y2 (ja) | 定電流回路 | |
| JPS6033717A (ja) | カレントミラ−回路 | |
| JP3043183B2 (ja) | 電流分割回路 | |
| JPS6224974Y2 (ja) | ||
| JPS5940674Y2 (ja) | 電圧−絶対値電流変換回路 | |
| JPS6155805B2 (ja) | ||
| JPS6014524B2 (ja) | トランジスタ回路 | |
| JPS6130447B2 (ja) | ||
| JPS5950127B2 (ja) | 双増幅器 | |
| JPH06140850A (ja) | 分圧回路 | |
| JPS6141161B2 (ja) | ||
| JPS6059762B2 (ja) | ミュ−ティング増幅器 | |
| JPH04317580A (ja) | カレントセンスアンプリファイア | |
| JPS6198006A (ja) | カレントミラ−回路 |