JP3043183B2 - 電流分割回路 - Google Patents
電流分割回路Info
- Publication number
- JP3043183B2 JP3043183B2 JP4201223A JP20122392A JP3043183B2 JP 3043183 B2 JP3043183 B2 JP 3043183B2 JP 4201223 A JP4201223 A JP 4201223A JP 20122392 A JP20122392 A JP 20122392A JP 3043183 B2 JP3043183 B2 JP 3043183B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- noise
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、定電流源に流れる電流
を等分割することが出来る電流分割回路に関し、特にト
ランジスタノイズの影響を受けない電流分割回路に関す
る。
を等分割することが出来る電流分割回路に関し、特にト
ランジスタノイズの影響を受けない電流分割回路に関す
る。
【０００２】
【従来の技術】従来の電流分割回路を図２に示す。図２
において、（１０）（１１）はそれぞれ第１および第２
トランジスタ、（１２）（１３）は前記第１および第２
トランジスタ（１０）（１１）にダーリントン接続され
た第３および第４トランジスタ、（１４）は定電流源、
（１５）は前記第３および第４トランジスタ（１２）
（１３）のベースに接続された直流電源、（１６）は出
力端子、（１７）は電源電圧＋ＶCCが印加される電源端
子、（１８）は負荷抵抗である。
において、（１０）（１１）はそれぞれ第１および第２
トランジスタ、（１２）（１３）は前記第１および第２
トランジスタ（１０）（１１）にダーリントン接続され
た第３および第４トランジスタ、（１４）は定電流源、
（１５）は前記第３および第４トランジスタ（１２）
（１３）のベースに接続された直流電源、（１６）は出
力端子、（１７）は電源電圧＋ＶCCが印加される電源端
子、（１８）は負荷抵抗である。
【０００３】図２の回路において、４個のトランジスタ
（１０）（１１）（１２）（１３）を同一特性とすれ
ば、直流電源（１５）の出力電圧に応じてトランジスタ
（１０）および（１１）のエミッタに等しい電流が流
れ、その値は定電流源（１４）に流れる電流の１／２と
なる。従って、負荷抵抗（１８）に流れる電流も定電流
源（１４）に流れる電流の１／２となり、出力端子（１
６）に所定の定電圧が発生する。
（１０）（１１）（１２）（１３）を同一特性とすれ
ば、直流電源（１５）の出力電圧に応じてトランジスタ
（１０）および（１１）のエミッタに等しい電流が流
れ、その値は定電流源（１４）に流れる電流の１／２と
なる。従って、負荷抵抗（１８）に流れる電流も定電流
源（１４）に流れる電流の１／２となり、出力端子（１
６）に所定の定電圧が発生する。
【０００４】
【発明が解決しようとする課題】しかしながら、一般に
トランジスタは固有のノイズ特性を有し、その発生する
ノイズ量が異なるので、特性を揃えたとしてもノイズに
よる悪影響を受けるという問題がある。特に図２の回路
においては、トランジスタ（１０）とトランジスタ（１
２）、トランジスタ（１１）とトランジスタ（１３）が
ダーリントン接続されているので、トランジスタ（１
２）および（１３）から発生するノイズがトランジスタ
（１０）および（１１）で増幅され、ノイズによる悪影
響は、非常に大きなものとなる。
トランジスタは固有のノイズ特性を有し、その発生する
ノイズ量が異なるので、特性を揃えたとしてもノイズに
よる悪影響を受けるという問題がある。特に図２の回路
においては、トランジスタ（１０）とトランジスタ（１
２）、トランジスタ（１１）とトランジスタ（１３）が
ダーリントン接続されているので、トランジスタ（１
２）および（１３）から発生するノイズがトランジスタ
（１０）および（１１）で増幅され、ノイズによる悪影
響は、非常に大きなものとなる。
【０００５】
【課題を解決するための手段】本発明は、上述の問題点
に鑑み成されたもので、ベースが共通に接続され、エミ
ッタが抵抗を介して定電流源にそれぞれ接続された第１
および第２トランジスタと、コレクタおよびベースが直
流電源に接続されたダイオード接続型の第３のトランジ
スタと、該第３トランジスタとミラー関係に接続される
とともに、コレクタが前記第１トランジスタのコレクタ
に接続された第４のトランジスタと、前記第１のトラン
ジスタのコレクタに接続される出力端子とを有し、前記
第３および第４トランジスタのエミッタをそれぞれ抵抗
を介して、前記第１および第２トランジスタのベースに
共通接続したことを特徴とする。
に鑑み成されたもので、ベースが共通に接続され、エミ
ッタが抵抗を介して定電流源にそれぞれ接続された第１
および第２トランジスタと、コレクタおよびベースが直
流電源に接続されたダイオード接続型の第３のトランジ
スタと、該第３トランジスタとミラー関係に接続される
とともに、コレクタが前記第１トランジスタのコレクタ
に接続された第４のトランジスタと、前記第１のトラン
ジスタのコレクタに接続される出力端子とを有し、前記
第３および第４トランジスタのエミッタをそれぞれ抵抗
を介して、前記第１および第２トランジスタのベースに
共通接続したことを特徴とする。
【０００６】
【作用】本発明によれば、第１および第２トランジスタ
のベースに供給される電流が同一になるので、第１およ
び第２トランジスタのコレクタ電流は等しい値となる。
又、第３および第４トランジスタから発生するノイズ
は、第１および第２トランジスタに等しく印加されるの
で、前記第１および第２トランジスタは、影響を受けな
い。ノイズによる第１および第２トランジスタのコレク
タ電流に対する影響は、前記第１および第２トランジス
タ自体が発生するノイズの差だけであり、非常に小さな
ものとなる。第３、第４のトランジスタの機能を以下に
説明する。第４トランジスタは、第１トランジスタとダ
ーリントン接続を成すトランジスタである。第４トラン
ジスタがない場合には、第１トランジスタのベース電流
分だけ、第１トランジスタのコレクタ電流が減少してし
まう。そこで、第４トランジスタを設けることにより、
第１トランジスタに流れるコレクタ電流に対する第１ト
ランジスタのベース電流の影響を最小限に抑えることが
できる。 また、第３トランジスタは第４トランジスタと
ミラー関係に接続されたトランジスタであり、これらト
ランジスタには同一のベース電流および同一のエミッタ
電流が流れる。そして、第３および第４トランジスタの
各エミッタ電流と各ノイズは合成され、第１および第２
トランジスタのベースに等しく印加されるのである。
のベースに供給される電流が同一になるので、第１およ
び第２トランジスタのコレクタ電流は等しい値となる。
又、第３および第４トランジスタから発生するノイズ
は、第１および第２トランジスタに等しく印加されるの
で、前記第１および第２トランジスタは、影響を受けな
い。ノイズによる第１および第２トランジスタのコレク
タ電流に対する影響は、前記第１および第２トランジス
タ自体が発生するノイズの差だけであり、非常に小さな
ものとなる。第３、第４のトランジスタの機能を以下に
説明する。第４トランジスタは、第１トランジスタとダ
ーリントン接続を成すトランジスタである。第４トラン
ジスタがない場合には、第１トランジスタのベース電流
分だけ、第１トランジスタのコレクタ電流が減少してし
まう。そこで、第４トランジスタを設けることにより、
第１トランジスタに流れるコレクタ電流に対する第１ト
ランジスタのベース電流の影響を最小限に抑えることが
できる。 また、第３トランジスタは第４トランジスタと
ミラー関係に接続されたトランジスタであり、これらト
ランジスタには同一のベース電流および同一のエミッタ
電流が流れる。そして、第３および第４トランジスタの
各エミッタ電流と各ノイズは合成され、第１および第２
トランジスタのベースに等しく印加されるのである。
【０００７】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は、本発明の一実施例を示す回路図であ
り、（１）は直流電源、（２）は定電流源、（３）は電
源電圧が印加される電源端子、（４）は負荷抵抗、
（５）は出力端子、（６）はコレクタが出力端子（５）
に接続され、又、負荷抵抗（４）を介して電源端子
（３）に接続され、エミッタが定電流源（２）に接続さ
れた第１トランジスタ、（７）はベースが前記第１トラ
ンジスタ（６）のベースに共通に接続され、コレクタが
抵抗を介して電源端子（３）に接続され、エミッタが抵
抗を介して定電流源（２）に接続された第２トランジス
タ、（８）はコレクタおよびベースが直流電源（１）に
接続され、エミッタが前記第１および第２トランジスタ
（６）（７）のベースに接続された第３トランジスタ、
（９）はコレクタが前記第１トランジスタ（６）のコレ
クタに接続され、エミッタが前記第１および第２トラン
ジスタ（６）（７）のベースに接続され、前記第３トラ
ンジスタ（８）とミラー関係に接続された第４トランジ
スタである。
説明する。図１は、本発明の一実施例を示す回路図であ
り、（１）は直流電源、（２）は定電流源、（３）は電
源電圧が印加される電源端子、（４）は負荷抵抗、
（５）は出力端子、（６）はコレクタが出力端子（５）
に接続され、又、負荷抵抗（４）を介して電源端子
（３）に接続され、エミッタが定電流源（２）に接続さ
れた第１トランジスタ、（７）はベースが前記第１トラ
ンジスタ（６）のベースに共通に接続され、コレクタが
抵抗を介して電源端子（３）に接続され、エミッタが抵
抗を介して定電流源（２）に接続された第２トランジス
タ、（８）はコレクタおよびベースが直流電源（１）に
接続され、エミッタが前記第１および第２トランジスタ
（６）（７）のベースに接続された第３トランジスタ、
（９）はコレクタが前記第１トランジスタ（６）のコレ
クタに接続され、エミッタが前記第１および第２トラン
ジスタ（６）（７）のベースに接続され、前記第３トラ
ンジスタ（８）とミラー関係に接続された第４トランジ
スタである。
【０００８】次に動作を説明する。直流電源（１）の出
力電圧に応じて、第３および第４トランジスタ（８）
（９）が導通し、前記第３および第４トランジスタ
（８）（９）のエミッタ電流が第１および第２トランジ
スタ（６）（７）のベースに供給される。その為、前記
第１および第２トランジスタ（６）（７）が導通し、前
記第１トランジスタ（６）のコレクタ電流に応じて出力
端子（５）に所定の出力電圧が発生する。第１および第
２トランジスタ（６）（７）のベースに供給される電流
は等しい値となるので、前記第１および第２トランジス
タ（６）（７）のコレクタ電流は互いに等しい値とな
り、定電流源（２）に流れる電流の１／２となる。
力電圧に応じて、第３および第４トランジスタ（８）
（９）が導通し、前記第３および第４トランジスタ
（８）（９）のエミッタ電流が第１および第２トランジ
スタ（６）（７）のベースに供給される。その為、前記
第１および第２トランジスタ（６）（７）が導通し、前
記第１トランジスタ（６）のコレクタ電流に応じて出力
端子（５）に所定の出力電圧が発生する。第１および第
２トランジスタ（６）（７）のベースに供給される電流
は等しい値となるので、前記第１および第２トランジス
タ（６）（７）のコレクタ電流は互いに等しい値とな
り、定電流源（２）に流れる電流の１／２となる。
【０００９】ここで、図１の回路内の電流とノイズの関
係について定量的に説明する。定電流源（２）の電流を
２Ｉ、第１，第２，第３および第４トランジスタ（６）
（７）（８）（９）の増幅率をβ、又発生するノイズを
それぞれＮ1，Ｎ2，Ｎ 3，Ｎ4，とする。まず、直流電源
（１）から第３トランジスタ（８）のベースにＩ／β2
の電流が入力される。第３トランジスタ（８）の増幅率
はβなので、Ｉ／βのエミッタ電流が発生する。又、ノ
イズＮ3も発生する。前記第３トランジスタ（８）とミ
ラー関係に接続された第４トランジスタ（９）のベース
にもＩ／β2の電流が供給されるので、同じくＩ／βの
エミッタ電流と、ノイズＮ4が発生する。第３および第
４トランジスタ（８）（９）のエミッタは共通に接続さ
れている為、Ｂ点を流れる電流は合成されて２Ｉ／βと
なり、ノイズも同じく合成されてＮ3＋Ｎ4となる。ここ
で、合成されたノイズＮ3＋Ｎ4をＮAとする。Ｂ点の電
流２Ｉ／βおよびノイズＮAは、第１および第２トラン
ジスタ（６）（７）のベース入力となり、前記第１およ
び第２トランジスタ（６）（７）で増幅されるので、第
１トランジスタ（６）のエミッタには電流Ｉとノイズβ
ＮA＋Ｎ1が発生し、又第２トランジスタ（７）のエミッ
タには電流ＩとノイズβＮA＋Ｎ2が発生する。ここでβ
ＮA≫Ｎ1、βＮA≫Ｎ2であるから、第１トランジスタ
（６）から発生するノイズはβＮA、第２トランジスタ
（７）から発生するノイズはβＮBとする。
係について定量的に説明する。定電流源（２）の電流を
２Ｉ、第１，第２，第３および第４トランジスタ（６）
（７）（８）（９）の増幅率をβ、又発生するノイズを
それぞれＮ1，Ｎ2，Ｎ 3，Ｎ4，とする。まず、直流電源
（１）から第３トランジスタ（８）のベースにＩ／β2
の電流が入力される。第３トランジスタ（８）の増幅率
はβなので、Ｉ／βのエミッタ電流が発生する。又、ノ
イズＮ3も発生する。前記第３トランジスタ（８）とミ
ラー関係に接続された第４トランジスタ（９）のベース
にもＩ／β2の電流が供給されるので、同じくＩ／βの
エミッタ電流と、ノイズＮ4が発生する。第３および第
４トランジスタ（８）（９）のエミッタは共通に接続さ
れている為、Ｂ点を流れる電流は合成されて２Ｉ／βと
なり、ノイズも同じく合成されてＮ3＋Ｎ4となる。ここ
で、合成されたノイズＮ3＋Ｎ4をＮAとする。Ｂ点の電
流２Ｉ／βおよびノイズＮAは、第１および第２トラン
ジスタ（６）（７）のベース入力となり、前記第１およ
び第２トランジスタ（６）（７）で増幅されるので、第
１トランジスタ（６）のエミッタには電流Ｉとノイズβ
ＮA＋Ｎ1が発生し、又第２トランジスタ（７）のエミッ
タには電流ＩとノイズβＮA＋Ｎ2が発生する。ここでβ
ＮA≫Ｎ1、βＮA≫Ｎ2であるから、第１トランジスタ
（６）から発生するノイズはβＮA、第２トランジスタ
（７）から発生するノイズはβＮBとする。
【００１０】従って、出力の差異は、第１および第２ト
ランジスタ（６）（７）自体で発生したＮ1，Ｎ2のみ
で、又ノイズＮ1，Ｎ2は、前記第１および第２トランジ
スタ（６）（７）で増幅されたノイズβＮAと比較する
と非常に微量で無視できる程のノイズであるので、前記
第１および第２トランジスタ（６）（７）の出力はほぼ
同一となる。
ランジスタ（６）（７）自体で発生したＮ1，Ｎ2のみ
で、又ノイズＮ1，Ｎ2は、前記第１および第２トランジ
スタ（６）（７）で増幅されたノイズβＮAと比較する
と非常に微量で無視できる程のノイズであるので、前記
第１および第２トランジスタ（６）（７）の出力はほぼ
同一となる。
【００１１】例えばＡ点とＡ’点では、ノイズの影響が
同一であり電流も同一である。ゆえに、出力端子（５）
にノイズの影響を受けずに定電流源に流れる電流の１／
２の電流に応じた出力電圧を得ることができる。又、図
１においては２個の出力トランジスタ（６）（７）を使
用した場合を示したが、ベースを共通に接続して３個の
トランジスタを使用すると、１つのトランジスタに定電
流源に流れる電流の１／３の電流を流すことができる。
同一であり電流も同一である。ゆえに、出力端子（５）
にノイズの影響を受けずに定電流源に流れる電流の１／
２の電流に応じた出力電圧を得ることができる。又、図
１においては２個の出力トランジスタ（６）（７）を使
用した場合を示したが、ベースを共通に接続して３個の
トランジスタを使用すると、１つのトランジスタに定電
流源に流れる電流の１／３の電流を流すことができる。
【００１２】又、Ｎ個のトランジスタを同様の方法で使
用すると、１つのトランジスタに定電流源に流れる電流
の１／Ｎの電流を流すことができる。
用すると、１つのトランジスタに定電流源に流れる電流
の１／Ｎの電流を流すことができる。
【００１３】
【発明の効果】上述した通り、本発明によれば、ベース
が共通に接続された第１および第２トランジスタ（６）
（７）で、第３および第４トランジスタ（８）（９）で
発生した同一のノイズＮAを増幅するため、ノイズの影
響による前記第１および第２トランジスタ（６）（７）
の出力差異がなくなり、ノイズの影響を受けずに出力端
子（５）より常に定電流源に対し、１／２の出力を得る
ことができる効果がある。
が共通に接続された第１および第２トランジスタ（６）
（７）で、第３および第４トランジスタ（８）（９）で
発生した同一のノイズＮAを増幅するため、ノイズの影
響による前記第１および第２トランジスタ（６）（７）
の出力差異がなくなり、ノイズの影響を受けずに出力端
子（５）より常に定電流源に対し、１／２の出力を得る
ことができる効果がある。
【図１】本発明の実施例を示す回路図である。
【図２】従来例を示す回路図である。
（２）定電流源 （５）出力端子 （６）第１トランジスタ （７）第２トランジスタ （８）第３トランジスタ （９）第４トランジスタ
Claims (1)
- 【請求項１】 ベースが共通に接続され、エミッタが抵
抗を介して定電流源にそれぞれ接続された第１および第
２トランジスタと、 コレクタおよびベースが直流電源に接続されたダイオー
ド接続型の第３のトランジスタと、 該第３トランジスタとミラー関係に接続されるととも
に、コレクタが前記第１トランジスタのコレクタに接続
された第４のトランジスタと、 前記第１トランジスタのコレクタに接続される出力端子
とを有し、 前記第３および第４トランジスタのエミッタをそれぞれ
抵抗を介して、前記第１および第２トランジスタのベー
スに共通接続したことを特徴とする電流分割回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201223A JP3043183B2 (ja) | 1992-07-28 | 1992-07-28 | 電流分割回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4201223A JP3043183B2 (ja) | 1992-07-28 | 1992-07-28 | 電流分割回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653755A JPH0653755A (ja) | 1994-02-25 |
| JP3043183B2 true JP3043183B2 (ja) | 2000-05-22 |
Family
ID=16437381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4201223A Expired - Fee Related JP3043183B2 (ja) | 1992-07-28 | 1992-07-28 | 電流分割回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3043183B2 (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04110487U (ja) * | 1991-03-11 | 1992-09-25 | 有限会社後藤精機 | 寿司飯成形装置 |
| JPH0638572U (ja) * | 1992-11-07 | 1994-05-24 | 浦崎 たけ | 折れて開閉する寿司握り器 |
| JP2002272395A (ja) * | 2001-03-16 | 2002-09-24 | Top:Kk | 米飯成形装置 |
| JP2003070432A (ja) * | 2001-09-03 | 2003-03-11 | Top:Kk | 米飯成形装置 |
| JP5431846B2 (ja) * | 2009-09-16 | 2014-03-05 | 鈴茂器工株式会社 | おにぎり成形方法およびおにぎり成形装置 |
| JP6026834B2 (ja) * | 2012-09-26 | 2016-11-16 | 鈴茂器工株式会社 | 米飯成形機構および米飯成形方法 |
| JP6026845B2 (ja) * | 2012-10-19 | 2016-11-16 | 鈴茂器工株式会社 | 米飯成形機構および米飯成形方法 |
-
1992
- 1992-07-28 JP JP4201223A patent/JP3043183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653755A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0322723B2 (ja) | ||
| US5867035A (en) | Voltage to current conversion circuit for converting voltage to multiple current outputs | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| US5162751A (en) | Amplifier arrangement | |
| JP2869664B2 (ja) | 電流増幅器 | |
| JPS6212692B2 (ja) | ||
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JP3352899B2 (ja) | 増幅器回路 | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| JPH1124769A (ja) | 定電流回路 | |
| JP3043183B2 (ja) | 電流分割回路 | |
| JPH0626287B2 (ja) | 増幅装置 | |
| US5144169A (en) | Operational amplifier circuit | |
| JPH0851324A (ja) | バッファアンプ | |
| US4084129A (en) | Voltage controlled variable gain circuit | |
| JPH0151207B2 (ja) | ||
| JPH0636484B2 (ja) | 電流電圧変換回路 | |
| JPH06326527A (ja) | 増幅回路 | |
| JP3406468B2 (ja) | 定電圧発生回路 | |
| JP2503887B2 (ja) | 利得可変回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JPH01213008A (ja) | 増幅回路 | |
| JP2703953B2 (ja) | 電流増幅回路 | |
| JP3851019B2 (ja) | 電圧バッファ回路 | |
| JPS634962B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |