JPH06326527A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH06326527A JPH06326527A JP6066024A JP6602494A JPH06326527A JP H06326527 A JPH06326527 A JP H06326527A JP 6066024 A JP6066024 A JP 6066024A JP 6602494 A JP6602494 A JP 6602494A JP H06326527 A JPH06326527 A JP H06326527A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- output
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45085—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/347—DC amplifiers in which all stages are DC-coupled with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45344—At least one of the AAC sub-circuits being a current mirror
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45356—Indexing scheme relating to differential amplifiers the AAC comprising one or more op-amps, e.g. IC-blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 増幅回路の出力信号電流が接地導体に及ぼす
影響を低減させる。 【構成】 増幅回路の出力信号電流が基準電位に及ぼす
影響は、第１差動増幅器の第２トランズスタＱ2 が第１
差動増幅器の第１トランジスタＱ1 によるか、又はこの
第１トランジスタを駆動する第２差動増幅器Ｖ6 によっ
て生ずる電流変動を相殺することにより低滅される。第
１差動増幅器の第１トランジスタＱ1 に流れる電流が増
加する場合には、第１差動増幅器の第２トランジスタＱ
2 における電流が第１抵抗Ｒ9 による負帰還のために低
下するようになる。これにより第１電流ミラー回路
Ｑ5 ，Ｑ2 の電流も低下し、この第１電流ミラー回路の
出力トランジスタ第１差動増幅器の第２トランジスタで
もある。このようにして低滅される電流は、電流値を２
倍にする第２電流ミラー回路Ｑ3 ，Ｑ4 によってもそれ
相当に低滅される。第１抵抗を流れる電流はほぼ一定と
なり、増幅回路の出力電流が基準電位に及ぼす影響は極
めて僅かである。
影響を低減させる。 【構成】 増幅回路の出力信号電流が基準電位に及ぼす
影響は、第１差動増幅器の第２トランズスタＱ2 が第１
差動増幅器の第１トランジスタＱ1 によるか、又はこの
第１トランジスタを駆動する第２差動増幅器Ｖ6 によっ
て生ずる電流変動を相殺することにより低滅される。第
１差動増幅器の第１トランジスタＱ1 に流れる電流が増
加する場合には、第１差動増幅器の第２トランジスタＱ
2 における電流が第１抵抗Ｒ9 による負帰還のために低
下するようになる。これにより第１電流ミラー回路
Ｑ5 ，Ｑ2 の電流も低下し、この第１電流ミラー回路の
出力トランジスタ第１差動増幅器の第２トランジスタで
もある。このようにして低滅される電流は、電流値を２
倍にする第２電流ミラー回路Ｑ3 ，Ｑ4 によってもそれ
相当に低滅される。第１抵抗を流れる電流はほぼ一定と
なり、増幅回路の出力電流が基準電位に及ぼす影響は極
めて僅かである。
Description
【０００１】
【産業上の利用分野】本発明は、ほぼ基準電位からほぼ
電源電位までの範囲にわたる大きな出力スウィングを有
する線路間（rail-to-rail）増幅回路に関するものであ
る。
電源電位までの範囲にわたる大きな出力スウィングを有
する線路間（rail-to-rail）増幅回路に関するものであ
る。
【０００２】
【発明が解決しようとする課題】特に、大きな出力スウ
ィングを有する斯種の増幅回路の場合には、出力電流の
一部が基準電位の方へと流出され、即ち、信号電流のか
なりの部分が接地導体に出現するという問題が生じてい
る。このようなことは集積回路にとっては特に不所望な
ことであり、その理由はＩＣの接地接続線が、これらの
接地導体に電流が流れる場合に基準電位が最早一定に維
持されなくなるような抵抗値を呈するからである。これ
は同じＩＣにおける他の回路を妨害することになり、即
ち増幅回路の出力信号が基準電位を介して同じＩＣにお
ける他の回路素子に交さ結合されることになる。
ィングを有する斯種の増幅回路の場合には、出力電流の
一部が基準電位の方へと流出され、即ち、信号電流のか
なりの部分が接地導体に出現するという問題が生じてい
る。このようなことは集積回路にとっては特に不所望な
ことであり、その理由はＩＣの接地接続線が、これらの
接地導体に電流が流れる場合に基準電位が最早一定に維
持されなくなるような抵抗値を呈するからである。これ
は同じＩＣにおける他の回路を妨害することになり、即
ち増幅回路の出力信号が基準電位を介して同じＩＣにお
ける他の回路素子に交さ結合されることになる。
【０００３】本発明の目的は増幅回路の出力信号電流が
接地導体に及ぼす影響を低減させることにある。
接地導体に及ぼす影響を低減させることにある。
【０００４】
【課題を解決するための手段】本発明は、第１及び第２
トランジスタを具え、これらトランジスタのエミッタが
共通の第１抵抗を介して基準電位に結合され、第１トラ
ンジスタのコレクタが増幅回路の出力ノードを形成する
第１差動増幅器と；入力側に増幅回路の入力信号が供給
され、出力側が前記第１差動増幅器の第１トランジスタ
のベースに結合され、かつ増幅回路の出力ノードに結合
させた反転入力端子を有している第２差動増幅器と；基
準電流が供給される入力トランジスタ及び前記第１差動
増幅器の第２トランジスタにより形成される出力トラン
ジスタを有し、前記入力トランジスタ及び出力トランジ
スタの双方のエミッタを基準電位に結合させた第１電流
ミラー回路と；第２電流ミラー回路であって、その入力
側に前記第１電流ミラー回路の出力信号が供給され、出
力側が増幅回路の出力ノードに結合され、エミッタ側を
電源電位に結合させた２個のトランジスタを有し、これ
らのトランジスタを第２電流ミラー回路によりその出力
側に供給される電流が入力側に供給される入力電流の２
倍の大きさとなるような比率で形成して成る第２電流ミ
ラー回路と；を具えている増幅回路にある。
トランジスタを具え、これらトランジスタのエミッタが
共通の第１抵抗を介して基準電位に結合され、第１トラ
ンジスタのコレクタが増幅回路の出力ノードを形成する
第１差動増幅器と；入力側に増幅回路の入力信号が供給
され、出力側が前記第１差動増幅器の第１トランジスタ
のベースに結合され、かつ増幅回路の出力ノードに結合
させた反転入力端子を有している第２差動増幅器と；基
準電流が供給される入力トランジスタ及び前記第１差動
増幅器の第２トランジスタにより形成される出力トラン
ジスタを有し、前記入力トランジスタ及び出力トランジ
スタの双方のエミッタを基準電位に結合させた第１電流
ミラー回路と；第２電流ミラー回路であって、その入力
側に前記第１電流ミラー回路の出力信号が供給され、出
力側が増幅回路の出力ノードに結合され、エミッタ側を
電源電位に結合させた２個のトランジスタを有し、これ
らのトランジスタを第２電流ミラー回路によりその出力
側に供給される電流が入力側に供給される入力電流の２
倍の大きさとなるような比率で形成して成る第２電流ミ
ラー回路と；を具えている増幅回路にある。
【０００５】原則として、上記本発明による増幅回路の
出力ノードに現われる出力信号も第１抵抗を経て接地電
位に影響を及ぼすことになる。しかし、この影響は極め
て小さい。これは一種の帰還電流を第１差動増幅器及び
第１電流ミラー回路に供給するからである。これは第１
差動増幅器の第２トランジスタを第１電流ミラー回路の
出力トランジスタとすることにより達成される。このよ
うにすることにより、第１抵抗は第１差動増幅器及び第
１電流ミラー回路の双方に対する接地電位への接続線と
して作用する。
出力ノードに現われる出力信号も第１抵抗を経て接地電
位に影響を及ぼすことになる。しかし、この影響は極め
て小さい。これは一種の帰還電流を第１差動増幅器及び
第１電流ミラー回路に供給するからである。これは第１
差動増幅器の第２トランジスタを第１電流ミラー回路の
出力トランジスタとすることにより達成される。このよ
うにすることにより、第１抵抗は第１差動増幅器及び第
１電流ミラー回路の双方に対する接地電位への接続線と
して作用する。
【０００６】増幅回路の出力信号電流が基準電位に及ぼ
す影響は、第１差動増幅器の第２トランジスタが第１差
動増幅器の第１トランジスタによるか、又はこの第１ト
ランジスタを駆動する第２差動増幅器によって生ずる電
流変動を相殺することにより低減される。第１差動増幅
器の第１トランジスタに流れる電流が増加する場合に
は、第１差動増幅器の第２トランジスタにおける電流が
第１抵抗による負帰還のために低下するようになる。こ
れにより第１電流ミラー回路の電流も低下し、この第１
電流ミラー回路の出力トランジスタは第１差動増幅器の
第２トランジスタでもある。このようにして低減される
電流は、電流値を２倍にする第２電流ミラー回路によっ
てもそれ相当に低減される。従って、第１抵抗を流れる
電流はほぼ一定となり、増幅回路の出力電流が基準電位
に及ぼす影響は極めて僅かである。
す影響は、第１差動増幅器の第２トランジスタが第１差
動増幅器の第１トランジスタによるか、又はこの第１ト
ランジスタを駆動する第２差動増幅器によって生ずる電
流変動を相殺することにより低減される。第１差動増幅
器の第１トランジスタに流れる電流が増加する場合に
は、第１差動増幅器の第２トランジスタにおける電流が
第１抵抗による負帰還のために低下するようになる。こ
れにより第１電流ミラー回路の電流も低下し、この第１
電流ミラー回路の出力トランジスタは第１差動増幅器の
第２トランジスタでもある。このようにして低減される
電流は、電流値を２倍にする第２電流ミラー回路によっ
てもそれ相当に低減される。従って、第１抵抗を流れる
電流はほぼ一定となり、増幅回路の出力電流が基準電位
に及ぼす影響は極めて僅かである。
【０００７】増幅回路の上述したような特性をさらに向
上させるために、本発明の好適例では、第１電流ミラー
回路の入力トランジスタのエミッタが第２抵抗を介して
基準電位に結合され、第２抵抗間に第１抵抗間の電圧降
下とほぼ同じ電圧値の電圧降下が現われるようにする。
上させるために、本発明の好適例では、第１電流ミラー
回路の入力トランジスタのエミッタが第２抵抗を介して
基準電位に結合され、第２抵抗間に第１抵抗間の電圧降
下とほぼ同じ電圧値の電圧降下が現われるようにする。
【０００８】増幅回路の出力ノードからの信号は第２差
動増幅器の反転入力端子に帰還させる。第２差動増幅器
の入力端子は、増幅回路の入力信号を増幅すべき程度に
応じ、かつ入力信号を反転すべきか、否かに応じて様々
な態様で構成することができる。入力信号を反転させな
い場合には、増幅回路の入力信号が第２差動増幅器の非
反転入力端子に供給され、かつ第２差動増幅器の反転入
力端子が増幅回路の出力ノード及び電源電位の１／２の
電位に結合されるようにするのが好適である。
動増幅器の反転入力端子に帰還させる。第２差動増幅器
の入力端子は、増幅回路の入力信号を増幅すべき程度に
応じ、かつ入力信号を反転すべきか、否かに応じて様々
な態様で構成することができる。入力信号を反転させな
い場合には、増幅回路の入力信号が第２差動増幅器の非
反転入力端子に供給され、かつ第２差動増幅器の反転入
力端子が増幅回路の出力ノード及び電源電位の１／２の
電位に結合されるようにするのが好適である。
【０００９】一般に、電源電位は基準電位に対して正の
電圧値を呈するようにする。そこで、本発明の他の好適
例では、電源電位が基準電位に対して正の電圧値を有
し、第１差動増幅器の２個のトランジスタ及び第１電流
ミラー回路の入力トランジスタをＮＰＮ導電形のトラン
ジスタとし、かつ第２電流ミラー回路の２個のトランジ
スタをＰＮＰ導電形のトランジスタとする。
電圧値を呈するようにする。そこで、本発明の他の好適
例では、電源電位が基準電位に対して正の電圧値を有
し、第１差動増幅器の２個のトランジスタ及び第１電流
ミラー回路の入力トランジスタをＮＰＮ導電形のトラン
ジスタとし、かつ第２電流ミラー回路の２個のトランジ
スタをＰＮＰ導電形のトランジスタとする。
【００１０】
【実施例】図１に示す本発明による増幅回路の実施例で
は基準電位に対して正の電圧値を呈する電源電位を用い
る。図示の増幅回路は、トランジスタＱ1 及びＱ2 を具
えている第１差動増幅器と、演算増幅器Ｖ6 として構成
した第２差動増幅器と、トランジスタＱ5 及びＱ2を具
えている第１電流ミラー回路と、トランジスタＱ4 及び
Ｑ3 を具えている第２電流ミラー回路とを有している。
は基準電位に対して正の電圧値を呈する電源電位を用い
る。図示の増幅回路は、トランジスタＱ1 及びＱ2 を具
えている第１差動増幅器と、演算増幅器Ｖ6 として構成
した第２差動増幅器と、トランジスタＱ5 及びＱ2を具
えている第１電流ミラー回路と、トランジスタＱ4 及び
Ｑ3 を具えている第２電流ミラー回路とを有している。
【００１１】増幅回路の入力側に供給される入力信号Ｕ
1 は演算増幅器Ｖ6 の非反転入力端子６１に供給する。
さらに、演算増幅器Ｖ6 の非反転入力端子６２は抵抗Ｒ
7 を介して電源電位ＵB の半分の電圧0.5 ＵB を供給す
る。
1 は演算増幅器Ｖ6 の非反転入力端子６１に供給する。
さらに、演算増幅器Ｖ6 の非反転入力端子６２は抵抗Ｒ
7 を介して電源電位ＵB の半分の電圧0.5 ＵB を供給す
る。
【００１２】演算増幅器Ｖ6 は出力端子６３を有し、こ
の出力端子を第１差動増幅器の第１トランジスタＱ1 の
ベースに結合させる。出力端子６３に現われる信号はコ
ンデンサＣ11を介して増幅回路の出力ノードＫ12に結合
させると共に抵抗Ｒ8 を介して演算増幅器Ｖ6 の反転入
力端子６２にも結合させる。増幅回路の出力信号はこの
回路の出力ノードＫ12から取り出すことができる。
の出力端子を第１差動増幅器の第１トランジスタＱ1 の
ベースに結合させる。出力端子６３に現われる信号はコ
ンデンサＣ11を介して増幅回路の出力ノードＫ12に結合
させると共に抵抗Ｒ8 を介して演算増幅器Ｖ6 の反転入
力端子６２にも結合させる。増幅回路の出力信号はこの
回路の出力ノードＫ12から取り出すことができる。
【００１３】第１差動増幅器を構成する第１トランジス
タＱ2 のエミッタは第１トランジスタＱ1 のエミッタに
接続する。これら双方のトランジスタのエミッタは抵抗
Ｒ9を介して基準電位に結合させる。トランジスタＱ5
とＱ2 とで構成する第１電流ミラー回路の入力側には基
準電流Ｉref を供給する。
タＱ2 のエミッタは第１トランジスタＱ1 のエミッタに
接続する。これら双方のトランジスタのエミッタは抵抗
Ｒ9を介して基準電位に結合させる。トランジスタＱ5
とＱ2 とで構成する第１電流ミラー回路の入力側には基
準電流Ｉref を供給する。
【００１４】上記基準電流Ｉref は第１電流ミラー回路
の入力トランジスタＱ5 のコレクタ及びベースに供給さ
れる。トランジスタＱ5 のエミッタは抵抗Ｒ10を介して
基準電位点に結合させる。第１電流ミラー回路の入力ト
ランジスタＱ5 のベースはこの電流ミラー回路の第２ト
ランジスタＱ2 のベースに接続する。第１電流ミラー回
路の第２トランジスタＱ2 は第１差動増幅器の第２トラ
ンジスタＱ2 と同一のものであり、従ってこの第２トラ
ンジスタＱ2 のエミッタは抵抗Ｒ9 を介して基準電位に
接続する。
の入力トランジスタＱ5 のコレクタ及びベースに供給さ
れる。トランジスタＱ5 のエミッタは抵抗Ｒ10を介して
基準電位点に結合させる。第１電流ミラー回路の入力ト
ランジスタＱ5 のベースはこの電流ミラー回路の第２ト
ランジスタＱ2 のベースに接続する。第１電流ミラー回
路の第２トランジスタＱ2 は第１差動増幅器の第２トラ
ンジスタＱ2 と同一のものであり、従ってこの第２トラ
ンジスタＱ2 のエミッタは抵抗Ｒ9 を介して基準電位に
接続する。
【００１５】トランジスタＱ2 のコレクタは第２電流ミ
ラー回路の入力トランジスタＱ4 のコレクタ及びベース
に接続する。この入力トランジスタＱ4 のエミッタ及び
第２電流ミラー回路の出力トランジスタＱ3 のエミッタ
は電源電位ＵB に接続する。第２電流ミラー回路の２つ
のトランジスタＱ4 とＱ3 のベースは相互接続する。第
２電流ミラー回路の出力トランジスタＱ3 のコレクタは
増幅回路の出力ノードＫ12に接続する。
ラー回路の入力トランジスタＱ4 のコレクタ及びベース
に接続する。この入力トランジスタＱ4 のエミッタ及び
第２電流ミラー回路の出力トランジスタＱ3 のエミッタ
は電源電位ＵB に接続する。第２電流ミラー回路の２つ
のトランジスタＱ4 とＱ3 のベースは相互接続する。第
２電流ミラー回路の出力トランジスタＱ3 のコレクタは
増幅回路の出力ノードＫ12に接続する。
【００１６】第１電流ミラー回路のトランジスタＱ2 及
びＱ5 の面積の比率はほぼ等しくするのに対し、第２電
流ミラー回路のトランジスタＱ4 及びＱ3 の面積の比率
は、この第２電流ミラー回路の出力電流がその入力電流
の２倍の大きさとなるようにする。
びＱ5 の面積の比率はほぼ等しくするのに対し、第２電
流ミラー回路のトランジスタＱ4 及びＱ3 の面積の比率
は、この第２電流ミラー回路の出力電流がその入力電流
の２倍の大きさとなるようにする。
【００１７】図面では増幅回路の出力ノードＫ12におけ
る出力信号を基準電位に対する値Ｕ out の電圧として示
してあり、又この出力ノードによって供給される出力電
流をＩout にて示してある。
る出力信号を基準電位に対する値Ｕ out の電圧として示
してあり、又この出力ノードによって供給される出力電
流をＩout にて示してある。
【００１８】以下本発明による増幅回路の動作を詳細に
説明するに当り、図示のように、出力ノードＫ12からト
ランジスタＱ1 のコレクタに流れる電流をＩ1 とし、ト
ランジスタＱ3 のコレクタから出力ノードＫ12に流れる
電流をＩ3 とし、出力ノードＫ12からコンデンサＣ11及
び抵抗Ｒ8 に流れる電流をＩ8 とし、トランジスタＱ 4
のコレクタからトランジスタＱ2 のコレクタに流れる電
流をＩ2 とする。
説明するに当り、図示のように、出力ノードＫ12からト
ランジスタＱ1 のコレクタに流れる電流をＩ1 とし、ト
ランジスタＱ3 のコレクタから出力ノードＫ12に流れる
電流をＩ3 とし、出力ノードＫ12からコンデンサＣ11及
び抵抗Ｒ8 に流れる電流をＩ8 とし、トランジスタＱ 4
のコレクタからトランジスタＱ2 のコレクタに流れる電
流をＩ2 とする。
【００１９】増幅回路の動作を説明するのに、先ずは出
力電流Ｉout がないものとする。このことは出力ノード
Ｋ12における電流和が０であることを意味する。従っ
て、次式が成立する。即ち、
力電流Ｉout がないものとする。このことは出力ノード
Ｋ12における電流和が０であることを意味する。従っ
て、次式が成立する。即ち、
【数１】Ｉout ＋Ｉ1 ＋Ｉ8 −Ｉ3 ＝０ （１）
【００２０】前述したように、トランジスタＱ3 及びＱ
4 の面積比率は次式が成立するように構成する。
4 の面積比率は次式が成立するように構成する。
【数２】Ｉ1 ≒Ｉ3 ＝２Ｉ2 （２） このために、出力電流Ｉout ＝０で、しかも電流Ｉ8 が
電流Ｉ3 よりも十分小さいものとする。
電流Ｉ3 よりも十分小さいものとする。
【００２１】このことは次式が成立することも意味す
る。
る。
【数３】Ｉ9 ＝Ｉ1 ＋Ｉ2 ＝３Ｉ2 （３） さらに、Ｒ10を３Ｒ9 に選択すれば、Ｉ9 ＝３Ｉ2 であ
るから次式が成立する。
るから次式が成立する。
【数４】Ｉ2 ＝Ｉref （４） 増幅回路の出力スウィング、即ち出力信号Ｕout の電圧
範囲はほぼ基準電位から電源電位までの範囲にわたり、
このことは増幅回路が所謂線路間増幅器であることを意
味する。この場合、出力電圧Ｕout はＵB −Ｕ
CESAT （Ｑ3 ）からＵ9 ＋ＵCESAT （Ｑ 1 ）までの全出
力スウィング内のあらゆる値をとることができる。
範囲はほぼ基準電位から電源電位までの範囲にわたり、
このことは増幅回路が所謂線路間増幅器であることを意
味する。この場合、出力電圧Ｕout はＵB −Ｕ
CESAT （Ｑ3 ）からＵ9 ＋ＵCESAT （Ｑ 1 ）までの全出
力スウィング内のあらゆる値をとることができる。
【００２２】抵抗Ｒ9 及びＲ10の値を、（抵抗Ｒ10間
の) 電圧Ｕ10及び（抵抗Ｒ9 間の）電圧Ｕ9 が約２００
ｍＶ相違するように選択する場合には、トランジスタＱ
2 及びＱ5 のベース−エミッタ電圧を第１近似で無視す
ることができる。こうした相違電圧は出力電流Ｉout が
０でない場合に生じる。そしてその理由は、この場合に
は下記に立証するようにＩ2 が最早Ｉref に等しくなら
ないからである。
の) 電圧Ｕ10及び（抵抗Ｒ9 間の）電圧Ｕ9 が約２００
ｍＶ相違するように選択する場合には、トランジスタＱ
2 及びＱ5 のベース−エミッタ電圧を第１近似で無視す
ることができる。こうした相違電圧は出力電流Ｉout が
０でない場合に生じる。そしてその理由は、この場合に
は下記に立証するようにＩ2 が最早Ｉref に等しくなら
ないからである。
【００２３】トランジスタのベース−エミッタ電圧は異
なるコレクタ電流Ｉc1及びＩc2に対して次のような関係
にある。
なるコレクタ電流Ｉc1及びＩc2に対して次のような関係
にある。
【数５】 ΔＵBE＝ＵT ・ｌn （Ｉc1／Ｉc2） （５） 入力信号Ｕ1 と出力信号Ｕout は次のような関係にあ
る。
る。
【数６】 Ｕout ＝（１＋Ｒ8 ／Ｒ7 ）・（Ｕ1 −0.5 ＵB ） （６）
【００２４】増幅回路の出力電流Ｉout が０でない場合
には、第２差動増幅器Ｖ6 がトランジスタＱ1 を適当に
駆動させて、出力電流がトランジスタＱ1 を経て基準電
位点に流れるようにする。その理由は、出力ノードＫ12
における電流和は０となるようにする必要があるからで
ある（式（１）参照）。そこで式（３）から次のように
なる。
には、第２差動増幅器Ｖ6 がトランジスタＱ1 を適当に
駆動させて、出力電流がトランジスタＱ1 を経て基準電
位点に流れるようにする。その理由は、出力ノードＫ12
における電流和は０となるようにする必要があるからで
ある（式（１）参照）。そこで式（３）から次のように
なる。
【００２５】
【数７】 Ｉ9 ′＝Ｉ1 ′＋Ｉ2 ′＋Ｉout ＝３Ｉ2 ′＋Ｉout （７） しかし、Ｉ9 がほぼ一定のままとなるようにする場合、
即ちＩ9 がＩout と一緒に変化しないようにする場合に
は、Ｉ9 ′＝Ｉ9 とする必要がある。このことは式
（３）及び（７）と相俟って次式の関係を持たらす。
即ちＩ9 がＩout と一緒に変化しないようにする場合に
は、Ｉ9 ′＝Ｉ9 とする必要がある。このことは式
（３）及び（７）と相俟って次式の関係を持たらす。
【数８】３Ｉ2 ′＋Ｉout ＝３Ｉ2 ＋３Ｉref （８） 又は
【数９】Ｉ2 ′＝Ｉref −0.33Ｉout （９） 電流Ｉ2 の値がＩ2 ′となる場合には、式（５）との組
合わせで次式の関係が成立する。
合わせで次式の関係が成立する。
【数１０】 ΔＵBE（Ｑ2 ）＝ＵT ・ｌn 〔１−0.33（Ｉout ／Ｉref ）〕 （１０）
【００２６】上式（１０）は、
【数１１】 ΔＵ9 ＝−ΔＵBE（Ｑ2 ） （１１） とする場合に、０以下の出力電流Ｉout に対して、この
出力電流が出力ノードＫ 12に流れ、しかもトランジスタ
Ｑ1 と抵抗Ｒ9 を経て大地に流れることを意味する。し
かし、この場合には式（１１）が有効、即ち電流Ｉ2 が
電流Ｉout の0.33倍だけ低下するように第２差動増幅器
Ｖ6 がトランジスタＱ1 を駆動させる。しかし、式
（２）に基づく関係によりＩ3 は0.66・Ｉout のファク
タだけ低下する。式（１）及び（３）から、電流Ｉ9 は
殆ど変化せず、即ちごく僅かしか変化しないことにな
る。
出力電流が出力ノードＫ 12に流れ、しかもトランジスタ
Ｑ1 と抵抗Ｒ9 を経て大地に流れることを意味する。し
かし、この場合には式（１１）が有効、即ち電流Ｉ2 が
電流Ｉout の0.33倍だけ低下するように第２差動増幅器
Ｖ6 がトランジスタＱ1 を駆動させる。しかし、式
（２）に基づく関係によりＩ3 は0.66・Ｉout のファク
タだけ低下する。式（１）及び（３）から、電流Ｉ9 は
殆ど変化せず、即ちごく僅かしか変化しないことにな
る。
【００２７】しかし、制御偏差が抵抗Ｒ9 間に電圧を発
生し、これは式（１０）及び（１１）に従って出力電流
Ｉout に対数的に依存する。例えば、電流Ｉout 及びＩ
refの値が同じで、抵抗Ｒ9 間に電圧Ｕ9 が発生する場
合、式（７），（１０）及び（１１）から次式が成立す
る。
生し、これは式（１０）及び（１１）に従って出力電流
Ｉout に対数的に依存する。例えば、電流Ｉout 及びＩ
refの値が同じで、抵抗Ｒ9 間に電圧Ｕ9 が発生する場
合、式（７），（１０）及び（１１）から次式が成立す
る。
【００２８】
【数１２】ΔＩ9 ≒0.15・Ｉout このことは抵抗Ｒ9 に出力電流の約１５％の電流しか流
れないことを意味する。従って、基準電位には少量の電
流しか流れない。このことは出力直流電流及び信号電流
の双方について云えることである。
れないことを意味する。従って、基準電位には少量の電
流しか流れない。このことは出力直流電流及び信号電流
の双方について云えることである。
【００２９】斯様に、出力電流Ｉout が、基準電位点に
流れる電流Ｉ9 に及ぼす影響を小さくすれば、例えば増
幅回路を集積回路で実現する場合に、外部基準電位点で
ある接地導体には信号電流のごく少量部しか流れず、従
ってこの接地導体での電圧降下がそれ相当にごく僅かと
なるという利点がある。これが望ましい理由は、ＩＣに
おける他の回路にとっては、こうした電圧降下が前記他
の回路に対する基準電位をそれ相当に変化させるからで
ある。このことは、増幅回路の出力信号が接地導体にお
けるこうした電圧を介してＩＣの他の回路素子に伝送さ
れることを意味する。ＩＣの他の回路素子に伝送される
電圧は、これらの回路素子にとっては増幅回路の出力電
流のクロストークを意味し、従って信号対雑音比を損ね
ることになる。本発明による増幅回路はこうした悪影響
を著しく低減させる。
流れる電流Ｉ9 に及ぼす影響を小さくすれば、例えば増
幅回路を集積回路で実現する場合に、外部基準電位点で
ある接地導体には信号電流のごく少量部しか流れず、従
ってこの接地導体での電圧降下がそれ相当にごく僅かと
なるという利点がある。これが望ましい理由は、ＩＣに
おける他の回路にとっては、こうした電圧降下が前記他
の回路に対する基準電位をそれ相当に変化させるからで
ある。このことは、増幅回路の出力信号が接地導体にお
けるこうした電圧を介してＩＣの他の回路素子に伝送さ
れることを意味する。ＩＣの他の回路素子に伝送される
電圧は、これらの回路素子にとっては増幅回路の出力電
流のクロストークを意味し、従って信号対雑音比を損ね
ることになる。本発明による増幅回路はこうした悪影響
を著しく低減させる。
【図１】本発明による増幅回路の実施例を示す回路図で
ある。
ある。
（Ｑ1 ，Ｑ2 ） 第１差動増幅器 Ｖ6 第２差動増幅器 （Ｑ5 ，Ｑ2 ） 第１電流ミラー回路 （Ｑ4 ，Ｑ3 ） 第２電流ミラー回路 Ｋ12 増幅回路の出力ノード Ｒ7 〜Ｒ10 抵抗 Ｃ11 コンデンサ
Claims (4)
- 【請求項１】 第１（Ｑ1 ）及び第２（Ｑ2 ）トランジ
スタを具え、これらトランジスタのエミッタが共通の第
１抵抗（Ｒ9 ）を介して基準電位に結合され、第１（Ｑ
1 ）トランジスタのコレクタが増幅回路の出力ノード
（Ｋ12）を形成する第１差動増幅器と；入力側に増幅回
路の入力信号が供給され、出力側が前記第１差動増幅器
の第１（Ｑ1 ）トランジスタのベースに結合され、かつ
増幅回路の出力ノード（Ｋ12）に結合させた反転入力端
子を有している第２差動増幅器と；基準電流が供給され
る入力トランジスタ（Ｑ5 ）及び前記第１差動増幅器の
第２トランジスタ（Ｑ2 ）により形成される出力トラン
ジスタ（Ｑ2 ）を有し、前記入力トランジスタ（Ｑ5 ）
及び出力トランジスタ（Ｑ2 ）の双方のエミッタを基準
電位に結合させた第１電流ミラー回路と；第２電流ミラ
ー回路であって、その入力側に前記第１電流ミラー回路
の出力信号が供給され、出力側が増幅回路の出力ノード
（Ｋ12）に結合され、エミッタ側を電源電位に結合させ
た２個のトランジスタ（Ｑ4 ，Ｑ 3）を有し、これらの
トランジスタ（Ｑ4 ，Ｑ 3）を第２電流ミラー回路によ
りその出力側に供給される電流が入力側に供給される入
力電流の２倍の大きさとなるような比率で形成して成る
第２電流ミラー回路と；を具えている増幅回路。 - 【請求項２】 第１電流ミラー回路の入力トランジスタ
（Ｑ5 ）のエミッタが第２抵抗（Ｒ10）を介して基準電
位に結合され、第２抵抗（Ｒ10）間に第１抵抗（Ｒ9 ）
間の電圧降下とほぼ同じ電圧値の電圧降下が現われるよ
うにしたことを特徴とする請求項１に記載の増幅回路。 - 【請求項３】 増幅回路の入力信号が第２差動増幅器の
非反転入力端子（６１）に供給され、かつ第２差動増幅
器の反転入力端子（６２）が増幅回路の出力ノード（Ｋ
12）及び電源電位の１／２の電位に結合されるようにし
たことを特徴とする請求項１又は２に記載の増幅回路。 - 【請求項４】 電源電位が基準電位に対して正の電圧値
を有し、第１差動増幅器の２個のトランジスタ（Ｑ1 ，
Ｑ2 ）及び第１電流ミラー回路の入力トランジスタをＮ
ＰＮ導電形のトランジスタとし、かつ第２電流ミラー回
路の２個のトランジスタをＰＮＰ導電形のトランジスタ
とすることを特徴とする請求項１〜３のいずれか一項に
記載の増幅回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4311411:3 | 1993-04-07 | ||
| DE4311411A DE4311411A1 (de) | 1993-04-07 | 1993-04-07 | Verstärkeranordnung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326527A true JPH06326527A (ja) | 1994-11-25 |
Family
ID=6484949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6066024A Pending JPH06326527A (ja) | 1993-04-07 | 1994-04-04 | 増幅回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5412345A (ja) |
| EP (1) | EP0619646A3 (ja) |
| JP (1) | JPH06326527A (ja) |
| DE (1) | DE4311411A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI97655C (fi) * | 1995-04-05 | 1997-01-27 | Nokia Telecommunications Oy | Offset-kompensoitu lineaarinen RF-ilmaisin |
| US6634959B2 (en) * | 2001-01-05 | 2003-10-21 | Oblon, Spivak, Mcclelland, Maier & Neustadt, P.C. | Golf ball locator |
| US7896896B2 (en) * | 2002-04-22 | 2011-03-01 | Tyco Healthcare Group Lp | Endoscopic surgical clip |
| GB0508915D0 (en) * | 2005-04-30 | 2005-06-08 | Lindsay Norman M | Putting analyser with corrective feedback |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60187112A (ja) * | 1984-03-06 | 1985-09-24 | Toshiba Corp | 差動増幅器 |
| US4607232A (en) * | 1985-04-01 | 1986-08-19 | Raytheon Company | Low voltage amplifier circuit |
| JPH0294805A (ja) * | 1988-09-30 | 1990-04-05 | Toshiba Corp | 差動増幅器 |
| US5030922A (en) * | 1990-04-03 | 1991-07-09 | Thomson Consumer Electronics, Inc. | Supply current compensation circuitry |
| JP2795753B2 (ja) * | 1991-02-28 | 1998-09-10 | シャープ株式会社 | 集積回路用フィルタ回路 |
-
1993
- 1993-04-07 DE DE4311411A patent/DE4311411A1/de not_active Withdrawn
-
1994
- 1994-03-18 US US08/215,444 patent/US5412345A/en not_active Expired - Fee Related
- 1994-03-30 EP EP94200876A patent/EP0619646A3/de not_active Withdrawn
- 1994-04-04 JP JP6066024A patent/JPH06326527A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE4311411A1 (de) | 1994-10-13 |
| EP0619646A2 (de) | 1994-10-12 |
| US5412345A (en) | 1995-05-02 |
| EP0619646A3 (de) | 1996-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293136A (en) | Two-stage rail-to-rail operational amplifier | |
| JP2682270B2 (ja) | 磁気抵抗効果素子回路 | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| JPH098569A (ja) | 差動増幅回路 | |
| US5162751A (en) | Amplifier arrangement | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| US5132640A (en) | Differential current amplifier circuit | |
| JPH06326527A (ja) | 増幅回路 | |
| JP3095838B2 (ja) | 増幅回路 | |
| JPH0247883B2 (ja) | ||
| US5155429A (en) | Threshold voltage generating circuit | |
| US5144169A (en) | Operational amplifier circuit | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4731589A (en) | Constant current load and level shifter circuitry | |
| JP3627368B2 (ja) | アンプ | |
| JPH0766636A (ja) | Ｉ−ｖ変換回路 | |
| JP2800522B2 (ja) | 電流切換回路 | |
| JP2900688B2 (ja) | リミッタ回路 | |
| JP2911654B2 (ja) | コンパレータ回路 | |
| JP2002151966A (ja) | アイソレータ回路 | |
| JPS62173808A (ja) | バツフアアンプ | |
| JP3043183B2 (ja) | 電流分割回路 | |
| JP2596125Y2 (ja) | 演算増幅回路 | |
| JPH06275093A (ja) | サンプルホールド装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 |