JP2795753B2 - 集積回路用フィルタ回路 - Google Patents
集積回路用フィルタ回路Info
- Publication number
- JP2795753B2 JP2795753B2 JP3034504A JP3450491A JP2795753B2 JP 2795753 B2 JP2795753 B2 JP 2795753B2 JP 3034504 A JP3034504 A JP 3034504A JP 3450491 A JP3450491 A JP 3450491A JP 2795753 B2 JP2795753 B2 JP 2795753B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- emitter
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Description
【０００１】
【産業上の利用分野】本発明は集積回路用フィルタ回路
に関し、特に低い電源電圧で動作するアクティブ・フィ
ルタに関するものである。
に関し、特に低い電源電圧で動作するアクティブ・フィ
ルタに関するものである。
【０００２】
【従来の技術】フィルタ回路は信号のさまざまな周波数
成分の内、不要な成分は除去し、必要な成分だけを取り
出すためのものである。フィルタ回路の種類はきわめて
多いが、大きく分けるとパッシブ・フィルタ、アクティ
ブ・フィルタ、及びディジタル・フィルタに分類され
る。
成分の内、不要な成分は除去し、必要な成分だけを取り
出すためのものである。フィルタ回路の種類はきわめて
多いが、大きく分けるとパッシブ・フィルタ、アクティ
ブ・フィルタ、及びディジタル・フィルタに分類され
る。
【０００３】このうちアクティブ・フィルタは、キャパ
シタ（Ｃ）、抵抗（Ｒ）等による受動素子とトランジス
タ、演算増幅器等による能動素子とから構成されてお
り、特に音声周波数帯域ではＣＲ素子と能動素子とを用
いたＣＲ帰還型フィルタが多用されている。ところで、
この帯域ではＣＲ素子の時定数が大きくなり、容量の大
きいキャパシタを必要とするうえ、抵抗には高精度が要
求される。従って、フィルタ回路を半導体集積回路とす
る場合、ＣＲ素子も単一の半導体基板に集積化すること
は困難である。
シタ（Ｃ）、抵抗（Ｒ）等による受動素子とトランジス
タ、演算増幅器等による能動素子とから構成されてお
り、特に音声周波数帯域ではＣＲ素子と能動素子とを用
いたＣＲ帰還型フィルタが多用されている。ところで、
この帯域ではＣＲ素子の時定数が大きくなり、容量の大
きいキャパシタを必要とするうえ、抵抗には高精度が要
求される。従って、フィルタ回路を半導体集積回路とす
る場合、ＣＲ素子も単一の半導体基板に集積化すること
は困難である。
【０００４】この問題を解決するため、電圧入力電流出
力型アンプ、即ちトランスコンアクタンス・アンプを用
いてアクティブ・フィルタを集積化し、部品点数の削減
を図った回路が知られている。
力型アンプ、即ちトランスコンアクタンス・アンプを用
いてアクティブ・フィルタを集積化し、部品点数の削減
を図った回路が知られている。
【０００５】その一例として、図４に１次のローパスフ
ィルタを示す。図中、トランジスタQ41〜Q49 、抵抗R
E、及び定電流回路CS41〜CS43によってトランスコンダ
クタンス・アンプ40が構成されている。41、43はこのロ
ーパスフィルタの入力端子、出力端子をそれぞれ示して
いる。トランスコンダクタンス・アンプ40の出力線45と
グランド（ＧＮＤ）ライン46との間にキャパシタ42が接
続され、また出力線45は増幅率が１．０のバッファ回路
44の入力端子に接続されている。バッファ回路44の出力
は出力端子43とトランスコンダクタンス・アンプ40を構
成するトランジスタQ42 のベースとに接続されている。
なお、トランスコンダクタンス・アンプ40のトランジス
タ Q47〜Q49 はウィルソン（Ｗｉｌｓｏｎ）のカレント
ミラー回路を構成しており、そのミラー係数は１に近い
値となっている。
ィルタを示す。図中、トランジスタQ41〜Q49 、抵抗R
E、及び定電流回路CS41〜CS43によってトランスコンダ
クタンス・アンプ40が構成されている。41、43はこのロ
ーパスフィルタの入力端子、出力端子をそれぞれ示して
いる。トランスコンダクタンス・アンプ40の出力線45と
グランド（ＧＮＤ）ライン46との間にキャパシタ42が接
続され、また出力線45は増幅率が１．０のバッファ回路
44の入力端子に接続されている。バッファ回路44の出力
は出力端子43とトランスコンダクタンス・アンプ40を構
成するトランジスタQ42 のベースとに接続されている。
なお、トランスコンダクタンス・アンプ40のトランジス
タ Q47〜Q49 はウィルソン（Ｗｉｌｓｏｎ）のカレント
ミラー回路を構成しており、そのミラー係数は１に近い
値となっている。
【０００６】
【発明が解決しようとする課題】この種のアクティブ・
フィルタの最低動作電圧ＶＣＣMIN は、定電流源CS42の
両端の電圧、トランジスタQ46 のコレクタ・エミッタ間
電圧、トランジスタＱ４９のベース・エミッタ間電圧、
及びトランジスタＱ４８ のベース・エミッタ間電圧に
よって決まる。従って、定電流源CS42を１つのトランジ
スタで構成し、トランジスタのコレクタ・エミッタ間電
圧ＶCEを０．４Ｖ、ベース・エミッタ間電圧ＶBEを０．
６Ｖとすると、最低動作電圧ＶＣＣMIN は、 ＶＣＣMIN ＝ＶCE (CS42) ＋ＶCE (Q46)＋ＶBE (Q49)＋ＶBE (Q48) ＝０．４＋０．４＋０．６＋０．６＝２．０Ｖ となる。
フィルタの最低動作電圧ＶＣＣMIN は、定電流源CS42の
両端の電圧、トランジスタQ46 のコレクタ・エミッタ間
電圧、トランジスタＱ４９のベース・エミッタ間電圧、
及びトランジスタＱ４８ のベース・エミッタ間電圧に
よって決まる。従って、定電流源CS42を１つのトランジ
スタで構成し、トランジスタのコレクタ・エミッタ間電
圧ＶCEを０．４Ｖ、ベース・エミッタ間電圧ＶBEを０．
６Ｖとすると、最低動作電圧ＶＣＣMIN は、 ＶＣＣMIN ＝ＶCE (CS42) ＋ＶCE (Q46)＋ＶBE (Q49)＋ＶBE (Q48) ＝０．４＋０．４＋０．６＋０．６＝２．０Ｖ となる。
【０００７】ところでこのようなフィルタ回路を電池駆
動の集積回路装置に組み込む場合には、１．８Ｖ程度の
電源電圧でも動作するように構成することが望ましく、
従って図４に示した従来のフィルタ回路はそのような用
途には適していない。
動の集積回路装置に組み込む場合には、１．８Ｖ程度の
電源電圧でも動作するように構成することが望ましく、
従って図４に示した従来のフィルタ回路はそのような用
途には適していない。
【０００８】また、トランジスタQ41 及びQ42 で構成さ
れる差動増幅器では、エミッタに接続された抵抗REで電
圧降下が生じるので、その分だけ最低動作電圧は低下す
ることになる。この点でも図４のフィルタ回路は低い電
源電圧で動作させるのには適さない。
れる差動増幅器では、エミッタに接続された抵抗REで電
圧降下が生じるので、その分だけ最低動作電圧は低下す
ることになる。この点でも図４のフィルタ回路は低い電
源電圧で動作させるのには適さない。
【０００９】従って本発明は、電源電圧が１．８Ｖでも
動作可能で、かつ回路構成が簡素なトランスコンダクタ
ンス・アンプを用いた集積回路用フィルタ回路を提供す
るものである。
動作可能で、かつ回路構成が簡素なトランスコンダクタ
ンス・アンプを用いた集積回路用フィルタ回路を提供す
るものである。
【００１０】
【課題を解決するための手段】本発明によれば、エミッ
タが第１及び第２の定電流源にそれぞれ接続されると共
に互いに抵抗で接続されておりコレクタがダイオード接
続されたトランジスタをそれぞれ介して電源ラインに接
続された第１及び第２のトランジスタを有する第１の差
動増幅器と、エミッタが第３の定電流源に接続されてお
りコレクタがダイオード接続されたトランジスタ及び抵
抗を介して電源ラインに接続されておりベースが第１の
トランジスタのコレクタに接続された第３のトランジス
タ、及びエミッタが第３の定電流源に接続されておりベ
ースが第２のトランジスタのコレクタに接続された第４
のトランジスタを有する第２の差動増幅器と、コレクタ
とベースとが第４のトランジスタのコレクタに接続さ
れ、エミッタが抵抗を介して電源ラインに接続された第
５のトランジスタ、及びコレクタが第４の定電流源に接
続されておりベースが第５のトランジスタのベースに接
続されておりエミッタが抵抗を介して電源ラインに接続
された第６のトランジスタを有するカレントミラー回路
とを含んでおり、第１のトランジスタのベースを入力端
子、第２のトランジスタのベースを帰還入力端子、第６
のトランジスタのコレクタを出力端子とする電圧入力電
流出力型アンプと、入力端子が出力端子に接続されてお
り、出力端子が帰還入力端子に接続されたバッファ回路
とを備えており、第３の定電流源が、コレクタが共に第
３及び第４のトランジスタのエミッタに接続されており
エミッタがそれぞれ抵抗を介して接地されている第７及
び第８のトランジスタ、及びベースとコレクタとが第７
及び第８のトランジスタのベースに接続されると共に一
端が電源ラインに接続された定電流源の他端に接続され
エミッタが抵抗を介して接地されている第９のトランジ
スタを含んでおり、第４の定電流源が、コレクタが第６
のトランジスタのコレクタに接続されておりエミッタが
抵抗を介して接地されている第１０のトランジスタ、ベ
ースが共に第１０のトランジスタのベースに接続されコ
レクタが共に電源ラインに接続されておりエミッタがそ
れぞれ抵抗を介して接地されている第１１及び第１２の
トランジスタ、ベースが第９のトランジスタのコレクタ
に接続されエミッタが一端が電源ラインに接続された定
電流源の他端に接続された第１３のトランジスタ、及び
ベースとコレクタとが第 １０のトランジスタのベースに
接続されると共に第１３のトランジスタのコレクタに接
続されておりエミッタが抵抗を介して接地されている第
１４のトランジスタを含む集積回路用フィルタ回路が提
供される。
タが第１及び第２の定電流源にそれぞれ接続されると共
に互いに抵抗で接続されておりコレクタがダイオード接
続されたトランジスタをそれぞれ介して電源ラインに接
続された第１及び第２のトランジスタを有する第１の差
動増幅器と、エミッタが第３の定電流源に接続されてお
りコレクタがダイオード接続されたトランジスタ及び抵
抗を介して電源ラインに接続されておりベースが第１の
トランジスタのコレクタに接続された第３のトランジス
タ、及びエミッタが第３の定電流源に接続されておりベ
ースが第２のトランジスタのコレクタに接続された第４
のトランジスタを有する第２の差動増幅器と、コレクタ
とベースとが第４のトランジスタのコレクタに接続さ
れ、エミッタが抵抗を介して電源ラインに接続された第
５のトランジスタ、及びコレクタが第４の定電流源に接
続されておりベースが第５のトランジスタのベースに接
続されておりエミッタが抵抗を介して電源ラインに接続
された第６のトランジスタを有するカレントミラー回路
とを含んでおり、第１のトランジスタのベースを入力端
子、第２のトランジスタのベースを帰還入力端子、第６
のトランジスタのコレクタを出力端子とする電圧入力電
流出力型アンプと、入力端子が出力端子に接続されてお
り、出力端子が帰還入力端子に接続されたバッファ回路
とを備えており、第３の定電流源が、コレクタが共に第
３及び第４のトランジスタのエミッタに接続されており
エミッタがそれぞれ抵抗を介して接地されている第７及
び第８のトランジスタ、及びベースとコレクタとが第７
及び第８のトランジスタのベースに接続されると共に一
端が電源ラインに接続された定電流源の他端に接続され
エミッタが抵抗を介して接地されている第９のトランジ
スタを含んでおり、第４の定電流源が、コレクタが第６
のトランジスタのコレクタに接続されておりエミッタが
抵抗を介して接地されている第１０のトランジスタ、ベ
ースが共に第１０のトランジスタのベースに接続されコ
レクタが共に電源ラインに接続されておりエミッタがそ
れぞれ抵抗を介して接地されている第１１及び第１２の
トランジスタ、ベースが第９のトランジスタのコレクタ
に接続されエミッタが一端が電源ラインに接続された定
電流源の他端に接続された第１３のトランジスタ、及び
ベースとコレクタとが第 １０のトランジスタのベースに
接続されると共に第１３のトランジスタのコレクタに接
続されておりエミッタが抵抗を介して接地されている第
１４のトランジスタを含む集積回路用フィルタ回路が提
供される。
【００１１】
【作用】電圧入力電流出力型アンプのコンダクタンスｇ
ｍは、入力端子に供給される信号の振幅をＶOP、出力電
流の振幅をｉo とすると、ｇｍ＝ＶOP／ｉo となり、第
１と第２の定電流源の電流値をＩ1 、第３の定電流源の
電流値を２Ｉ2 、第４の定電流源の電流値をＩ2 、第１
の抵抗の値をＲ1 とすると、コンダクタンスｇｍは次式
によって表される。
ｍは、入力端子に供給される信号の振幅をＶOP、出力電
流の振幅をｉo とすると、ｇｍ＝ＶOP／ｉo となり、第
１と第２の定電流源の電流値をＩ1 、第３の定電流源の
電流値を２Ｉ2 、第４の定電流源の電流値をＩ2 、第１
の抵抗の値をＲ1 とすると、コンダクタンスｇｍは次式
によって表される。
【００１２】ｇｍ＝（１／Ｒ1 ）・（Ｉ2 ／Ｉ1 ） そしてキャパシタの値をＣとし、コンダクタンスｇｍを
用いて本発明のフィルタ回路の伝達関数Ｔ1 （ｓ）を表
すと、 Ｔ1 （ｓ）＝（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝ となる。この式より本発明のフィルタ回路は、遮断周波
数がｇｍ／２πＣである１次のローパスフィルタの周波
数特性を持つことが分かる。
用いて本発明のフィルタ回路の伝達関数Ｔ1 （ｓ）を表
すと、 Ｔ1 （ｓ）＝（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝ となる。この式より本発明のフィルタ回路は、遮断周波
数がｇｍ／２πＣである１次のローパスフィルタの周波
数特性を持つことが分かる。
【００１３】第３の定電流源を１つのトランジスタを用
いて構成する場合、本発明のフィルタ回路の最低動作電
圧は、第３の定電流源のトランジスタのコレクタ・エミ
ッタ間電圧、第４のトランジスタのコレクタ・エミッタ
間電圧、第６のトランジスタのベース・エミッタ間電
圧、及び第２の抵抗における電圧降下を加えたものとな
る。従って、トランジスタのコレクタ・エミッタ間電圧
を０．４Ｖ、ベース・エミッタ間電圧を０．６Ｖ、第２
の抵抗における電圧降下をＶRとすると、最低動作電圧
は、０．４Ｖ＋０．４Ｖ＋０．６Ｖ＋ＶR＝１．４Ｖ＋
ＶRとなる。即ち、本発明のフィルタ回路は１．８Ｖの
電源電圧で十分に動作し、バッテリ駆動の電子機器に特
に適している。また、第１の差動増幅器は、それを構成
する第１及び第２のトランジスタのエミッタが第１の抵
抗で接続された構成となっているので、従来のようなエ
ミッタ抵抗における電圧降下の問題は生じず、この点で
も低電圧動作に有利である。しかも回路構成が簡単であ
る。加えて、第３及び第４の定電流源を、第６のトラン
ジスタのコレクタ電流と第４の定電流源の電流、即ち第
１０トランジスタのコレクタ電流とが等しくなるように
構成したので、フィルタ回路の直流オフセットによるダ
イナミックレンジの低下が発生しない。
いて構成する場合、本発明のフィルタ回路の最低動作電
圧は、第３の定電流源のトランジスタのコレクタ・エミ
ッタ間電圧、第４のトランジスタのコレクタ・エミッタ
間電圧、第６のトランジスタのベース・エミッタ間電
圧、及び第２の抵抗における電圧降下を加えたものとな
る。従って、トランジスタのコレクタ・エミッタ間電圧
を０．４Ｖ、ベース・エミッタ間電圧を０．６Ｖ、第２
の抵抗における電圧降下をＶRとすると、最低動作電圧
は、０．４Ｖ＋０．４Ｖ＋０．６Ｖ＋ＶR＝１．４Ｖ＋
ＶRとなる。即ち、本発明のフィルタ回路は１．８Ｖの
電源電圧で十分に動作し、バッテリ駆動の電子機器に特
に適している。また、第１の差動増幅器は、それを構成
する第１及び第２のトランジスタのエミッタが第１の抵
抗で接続された構成となっているので、従来のようなエ
ミッタ抵抗における電圧降下の問題は生じず、この点で
も低電圧動作に有利である。しかも回路構成が簡単であ
る。加えて、第３及び第４の定電流源を、第６のトラン
ジスタのコレクタ電流と第４の定電流源の電流、即ち第
１０トランジスタのコレクタ電流とが等しくなるように
構成したので、フィルタ回路の直流オフセットによるダ
イナミックレンジの低下が発生しない。
【００１４】
【実施例】次に本発明の実施例について説明する。図１
に本発明の一実施例の集積回路用フィルタ回路を示す。
このフィルタ回路はトランスコンダクタンス・アンプ10
と増幅率が１倍のバッファ回路14とから主として構成さ
れている。
に本発明の一実施例の集積回路用フィルタ回路を示す。
このフィルタ回路はトランスコンダクタンス・アンプ10
と増幅率が１倍のバッファ回路14とから主として構成さ
れている。
【００１５】トランスコンダクタンス・アンプ10は第１
の差動増幅器と、第２の差動増幅器と、カレントミラー
回路17とにより構成されている。
の差動増幅器と、第２の差動増幅器と、カレントミラー
回路17とにより構成されている。
【００１６】第１の差動増幅器は、一端がグランド（Ｇ
ＮＤ）ライン16に接続された定電流源CS11及びCS12の他
端にエミッタがそれぞれ接続されており、ダイオード接
続されたトランジスタQ13 及びQ14を介して電源ライン1
9にコレクタがそれぞれ接続されたトランジスタQ11 及
びQ12 を有している。トランジスタQ11 及びQ12 のエミ
ッタは、抵抗R1を介して互いに接続されている。
ＮＤ）ライン16に接続された定電流源CS11及びCS12の他
端にエミッタがそれぞれ接続されており、ダイオード接
続されたトランジスタQ13 及びQ14を介して電源ライン1
9にコレクタがそれぞれ接続されたトランジスタQ11 及
びQ12 を有している。トランジスタQ11 及びQ12 のエミ
ッタは、抵抗R1を介して互いに接続されている。
【００１７】第２の差動増幅器は、一端がグランドライ
ン16に接続された定電流源CS13の他端にエミッタが接続
されており、ダイオード接続されたトランジスタQ17 及
び抵抗R2を介して電源ライン19にコレクタが接続されて
おり、トランジスタQ11 のコレクタにベースが接続され
たトランジスタQ15 と、トランジスタQ15 のエミッタに
エミッタが接続されており、トランジスタQ12 のコレク
タにベースが接続されたトランジスタQ16 とを有してい
る。
ン16に接続された定電流源CS13の他端にエミッタが接続
されており、ダイオード接続されたトランジスタQ17 及
び抵抗R2を介して電源ライン19にコレクタが接続されて
おり、トランジスタQ11 のコレクタにベースが接続され
たトランジスタQ15 と、トランジスタQ15 のエミッタに
エミッタが接続されており、トランジスタQ12 のコレク
タにベースが接続されたトランジスタQ16 とを有してい
る。
【００１８】ミラー回路17は、トランジスタQ16 のコレ
クタにコレクタが接続されており、抵抗R3を介して電源
ライン19にエミッタが接続されており、ダイオード接続
されたトランジスタQ18 と、一端がグランドライン16に
接続された定電流源CS14の他端にコレクタが接続されて
おり、トランジスタQ18 のベースにベースが接続されて
おり、抵抗R4を介して電源ラインにエミッタが接続され
たトランジスタQ19 とから構成されている。
クタにコレクタが接続されており、抵抗R3を介して電源
ライン19にエミッタが接続されており、ダイオード接続
されたトランジスタQ18 と、一端がグランドライン16に
接続された定電流源CS14の他端にコレクタが接続されて
おり、トランジスタQ18 のベースにベースが接続されて
おり、抵抗R4を介して電源ラインにエミッタが接続され
たトランジスタQ19 とから構成されている。
【００１９】トランスコンダクタンス・アンプ10は、ト
ランジスタQ11 のベースに接続された入力端子11と、ト
ランジスタQ19 のコレクタに接続された出力端子15と、
トランジスタQ12 のベースに接続された帰還入力線18と
を備えている。
ランジスタQ11 のベースに接続された入力端子11と、ト
ランジスタQ19 のコレクタに接続された出力端子15と、
トランジスタQ12 のベースに接続された帰還入力線18と
を備えている。
【００２０】バッファ回路14は、その入力端子がアンプ
10の出力端子15に接続され、出力端子はフィルタ回路の
出力端子13とアンプ10の帰還入力線18とに接続されてい
る。
10の出力端子15に接続され、出力端子はフィルタ回路の
出力端子13とアンプ10の帰還入力線18とに接続されてい
る。
【００２１】図２は図１の実施例をより具体化した回路
構成を示している。この図２の回路においては、トラン
スコンダクタンス・アンプ10の出力端子とグランドライ
ン16との間に半導体基板内の酸化膜容量からなるキャパ
シタ22が接続されている。その他の構成は図１の構成と
全く同じである。
構成を示している。この図２の回路においては、トラン
スコンダクタンス・アンプ10の出力端子とグランドライ
ン16との間に半導体基板内の酸化膜容量からなるキャパ
シタ22が接続されている。その他の構成は図１の構成と
全く同じである。
【００２２】以下このように構成された１次ロ−パスフ
ィルタ回路の伝達関数を導出する。定電流源CS11、CS12
の電流値をＩ1 、電流源CS13の電流値を２Ｉ2 、電流源
CS14の電流値をＩ2 、キャパシタ22の容量をＣとし、各
トランジスタの電流増幅率は無限大であるとする。そし
て、入力端子11に振幅がＶOPの信号が入力され、そのと
きの出力電流の振幅をｉo とすると、 ＶBE11−ＶBE12＝（ｋＴ／ｑ）ｌｎ｛（Ｉ1 ＋ｉ）／（Ｉ1 −ｉ）｝ ＝ΔＶA ＶBE16−ＶBE15＝（ｋＴ／ｑ）ｌｎ｛（Ｉ2 ＋ｉo ）／（Ｉ2 −ｉo ）｝ ＝ΔＶＢ ここで、ＶＢＥ１１、ＶBE12、ＶBE16、ＶBE15は、それ
ぞれトランジスタQ11 、Q12、Q16 、Q15 のベース・エ
ミッタ間の電圧、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷、ｉはトランジスタQ11 及びQ12 を有す
る差動増幅器の入力信号によるコレクタ電流の変化分、
ｉo はトランスコンダクタンス・アンプ10の出力電流で
ある。
ィルタ回路の伝達関数を導出する。定電流源CS11、CS12
の電流値をＩ1 、電流源CS13の電流値を２Ｉ2 、電流源
CS14の電流値をＩ2 、キャパシタ22の容量をＣとし、各
トランジスタの電流増幅率は無限大であるとする。そし
て、入力端子11に振幅がＶOPの信号が入力され、そのと
きの出力電流の振幅をｉo とすると、 ＶBE11−ＶBE12＝（ｋＴ／ｑ）ｌｎ｛（Ｉ1 ＋ｉ）／（Ｉ1 −ｉ）｝ ＝ΔＶA ＶBE16−ＶBE15＝（ｋＴ／ｑ）ｌｎ｛（Ｉ2 ＋ｉo ）／（Ｉ2 −ｉo ）｝ ＝ΔＶＢ ここで、ＶＢＥ１１、ＶBE12、ＶBE16、ＶBE15は、それ
ぞれトランジスタQ11 、Q12、Q16 、Q15 のベース・エ
ミッタ間の電圧、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷、ｉはトランジスタQ11 及びQ12 を有す
る差動増幅器の入力信号によるコレクタ電流の変化分、
ｉo はトランスコンダクタンス・アンプ10の出力電流で
ある。
【００２３】ΔＶA ＝ΔＶB であるから、 （Ｉ1 ＋ｉ）／（Ｉ1 −ｉ）＝（Ｉ2 ＋ｉo ）／（Ｉ2 −ｉo ） ｉo ＝（Ｉ2 ／Ｉ1 ）・ｉ＝（Ｉ2 ／Ｉ1 ）・（ＶOP／Ｒ1 ） よってトランスコンダクタンス・アンプ10のコンダクタ
ンスｇｍは、 ｇｍ＝ｉo ／ＶOP＝（１／Ｒ1 ）・（Ｉ2 ／Ｉ1 ） (1) となる。なお、Ｒ1 は抵抗R1の抵抗値を表す。フィルタ
回路の伝達関数Ｔ1 （ｓ）を求めるため、入力信号をＶ
IN、出力信号をＶOUT とすると、 ＶOUT ＝ｉo ／ｓＣ ｉo ＝ｇｍ・（ＶIN−ＶOUT ） ＶOUT ＝［（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝］・ＶIN Ｔ1 （ｓ）＝（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝ (2) となる。(2) 式より、本実施例のフィルタ回路は１次の
ローパスフィルタの周波数特性を有することが分かる。
その遮断周波数ｆｃは、(1) 式及び(2) 式より次のよう
になる。
ンスｇｍは、 ｇｍ＝ｉo ／ＶOP＝（１／Ｒ1 ）・（Ｉ2 ／Ｉ1 ） (1) となる。なお、Ｒ1 は抵抗R1の抵抗値を表す。フィルタ
回路の伝達関数Ｔ1 （ｓ）を求めるため、入力信号をＶ
IN、出力信号をＶOUT とすると、 ＶOUT ＝ｉo ／ｓＣ ｉo ＝ｇｍ・（ＶIN−ＶOUT ） ＶOUT ＝［（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝］・ＶIN Ｔ1 （ｓ）＝（ｇｍ／Ｃ）／｛ｓ＋（ｇｍ／Ｃ）｝ (2) となる。(2) 式より、本実施例のフィルタ回路は１次の
ローパスフィルタの周波数特性を有することが分かる。
その遮断周波数ｆｃは、(1) 式及び(2) 式より次のよう
になる。
【００２４】 ｆｃ＝ｇｍ／２πＣ＝（１／２πＣＲ1 ）・（Ｉ2 ／Ｉ1 ） このフィルタ回路の最低動作電圧ＶＣＣMIN は、定電流
源CS13に必要な電圧とトランジスタQ16 のコレクタ・エ
ミッタ間電圧とトランジスタQ19 のベース・エミッタ間
電圧と抵抗R3の両端の電圧ＶR とにより決る。従って、
定電流源CS13を１つのトランジスタで構成し、トランジ
スタのコレクタ・エミッタ間電圧を０．４Ｖ、ベース・
エミッタ間電圧を０．６Ｖとすると、最低動作電圧ＶＣ
ＣMIN は１．４Ｖ＋ＶR となる。即ち、このフィルタ回
路は抵抗R3における電圧降下を考慮して１．８Ｖの電源
電圧で十分に動作することになる。また、トランジスタ
Q11 及びQ12 を有する第１の差動増幅器では、従来のよ
うにエミッタ抵抗による電圧降下の問題は生じないの
で、この点でも低電圧動作に有利になっている。
源CS13に必要な電圧とトランジスタQ16 のコレクタ・エ
ミッタ間電圧とトランジスタQ19 のベース・エミッタ間
電圧と抵抗R3の両端の電圧ＶR とにより決る。従って、
定電流源CS13を１つのトランジスタで構成し、トランジ
スタのコレクタ・エミッタ間電圧を０．４Ｖ、ベース・
エミッタ間電圧を０．６Ｖとすると、最低動作電圧ＶＣ
ＣMIN は１．４Ｖ＋ＶR となる。即ち、このフィルタ回
路は抵抗R3における電圧降下を考慮して１．８Ｖの電源
電圧で十分に動作することになる。また、トランジスタ
Q11 及びQ12 を有する第１の差動増幅器では、従来のよ
うにエミッタ抵抗による電圧降下の問題は生じないの
で、この点でも低電圧動作に有利になっている。
【００２５】ところで、上述の伝達関数の導出では各ト
ランジスタの電流増幅率を無限大と仮定したが、実際に
はラテラルＰＮＰトランジスタの場合で電流増幅率は４
０程度である。そのため、トランジスタQ18 及びQ19 を
含むミラー回路17のミラー係数は、トランジスタの電流
増幅率が４０の場合１．０ではなく、０．９５となる。
この影響はフィルタ回路の直流的なオフセットとして現
れ、出力ダイナミックレンジを狭める結果となる。そし
てできるだけ低い電源電圧で回路を動作させようとする
場合には、このような現象は生じないようにすることが
望ましい。
ランジスタの電流増幅率を無限大と仮定したが、実際に
はラテラルＰＮＰトランジスタの場合で電流増幅率は４
０程度である。そのため、トランジスタQ18 及びQ19 を
含むミラー回路17のミラー係数は、トランジスタの電流
増幅率が４０の場合１．０ではなく、０．９５となる。
この影響はフィルタ回路の直流的なオフセットとして現
れ、出力ダイナミックレンジを狭める結果となる。そし
てできるだけ低い電源電圧で回路を動作させようとする
場合には、このような現象は生じないようにすることが
望ましい。
【００２６】この問題の原因は、トランジスタQ19 にお
いて、コレクタ電流を流すために電流増幅率によって決
るベース電流が必要であり、その結果、トランジスタQ1
9 のコレクタ電流の値と定電流源CS14の電流値とが一致
しないという点にある。従って、これら２つの電流値が
一致するように補償を行うことによってこの問題を解決
することができる。図３に、そのようなベ−ス電流の補
償を行った定電流源CS13及びCS14の具体例を示す。
いて、コレクタ電流を流すために電流増幅率によって決
るベース電流が必要であり、その結果、トランジスタQ1
9 のコレクタ電流の値と定電流源CS14の電流値とが一致
しないという点にある。従って、これら２つの電流値が
一致するように補償を行うことによってこの問題を解決
することができる。図３に、そのようなベ−ス電流の補
償を行った定電流源CS13及びCS14の具体例を示す。
【００２７】図３の回路において、30に示す回路部分が
図２の定電流源CS13及びCS14に相当する。より詳しく
は、トランジスタQ31〜Q33 及び抵抗Raが図２の定電流
源CS13に相当するカレントミラー回路であり、トランジ
スタQ34 〜Q38 及び抵抗Rbは定電流源CS14に相当するカ
レントミラー回路である。トランジスタQ35 、Q36 及び
Q38 はベース電流補償用の素子である。
図２の定電流源CS13及びCS14に相当する。より詳しく
は、トランジスタQ31〜Q33 及び抵抗Raが図２の定電流
源CS13に相当するカレントミラー回路であり、トランジ
スタQ34 〜Q38 及び抵抗Rbは定電流源CS14に相当するカ
レントミラー回路である。トランジスタQ35 、Q36 及び
Q38 はベース電流補償用の素子である。
【００２８】トランジスタQ31 及びQ32 のコレクタは共
に上述の第２の差動増幅器を構成するトランジスタQ15
及びQ16 のエミッタに接続されており、エミッタはそれ
ぞれ抵抗Raを介してグランドライン16に接続されてい
る。また、ベースは共にトランジスタQ33 のベースに接
続されている。トランジスタQ33 はダイオード接続され
ており、互いに接続されたベースとコレクタは、一端が
電源ライン19に接続された定電流源CS15の他端に接続さ
れており、エミッタは抵抗Raを介してグランドライン16
に接続されている。
に上述の第２の差動増幅器を構成するトランジスタQ15
及びQ16 のエミッタに接続されており、エミッタはそれ
ぞれ抵抗Raを介してグランドライン16に接続されてい
る。また、ベースは共にトランジスタQ33 のベースに接
続されている。トランジスタQ33 はダイオード接続され
ており、互いに接続されたベースとコレクタは、一端が
電源ライン19に接続された定電流源CS15の他端に接続さ
れており、エミッタは抵抗Raを介してグランドライン16
に接続されている。
【００２９】トランジスタQ34 のコレクタはミラー回路
17のトランジスタQ19 のコレクタに接続されており、エ
ミッタは抵抗Rbを介してグランドライン16に接続されて
おり、ベースはトランジスタQ35 、Q36 及びQ37 のベー
スにそれぞれ接続されている。
17のトランジスタQ19 のコレクタに接続されており、エ
ミッタは抵抗Rbを介してグランドライン16に接続されて
おり、ベースはトランジスタQ35 、Q36 及びQ37 のベー
スにそれぞれ接続されている。
【００３０】トランジスタQ35 及びQ36 のコレクタは共
に電源ライン19に接続されており、エミッタは抵抗Rbを
それぞれ介してグランドライン16に接続されている。ト
ランジスタQ37 はダイオード接続されており、そのベー
スとコレクタとは共にトランジスタQ38 のコレクタに接
続されており、エミッタは抵抗Rbを介してグランドライ
ン16に接続されている。トランジスタQ38 は、そのベー
スがトランジスタQ33のコレクタに接続されており、エ
ミッタは、一端が電源ライン19に接続された定電流源CS
16の他端に接続されている。
に電源ライン19に接続されており、エミッタは抵抗Rbを
それぞれ介してグランドライン16に接続されている。ト
ランジスタQ37 はダイオード接続されており、そのベー
スとコレクタとは共にトランジスタQ38 のコレクタに接
続されており、エミッタは抵抗Rbを介してグランドライ
ン16に接続されている。トランジスタQ38 は、そのベー
スがトランジスタQ33のコレクタに接続されており、エ
ミッタは、一端が電源ライン19に接続された定電流源CS
16の他端に接続されている。
【００３１】次に、このような回路によってトランジス
タQ19 のコレクタ電流ＩC19 と定電流源CS14の電流、即
ちトランジスタQ34 のコレクタ電流ＩC34 とが等しくな
ることを示す。定電流源CS15及びCS16の電流値をＩ、ト
ランジスタQ16 、Q32 のコレクタ電流をそれぞれ
ＩC16 、ＩC32 とし、ＮＰＮトランジスタ及びＰＮＰト
ランジスタの電流増幅率をそれぞれβN 、βP とする。
タQ19 のコレクタ電流ＩC19 と定電流源CS14の電流、即
ちトランジスタQ34 のコレクタ電流ＩC34 とが等しくな
ることを示す。定電流源CS15及びCS16の電流値をＩ、ト
ランジスタQ16 、Q32 のコレクタ電流をそれぞれ
ＩC16 、ＩC32 とし、ＮＰＮトランジスタ及びＰＮＰト
ランジスタの電流増幅率をそれぞれβN 、βP とする。
【００３２】トランジスタQ34 〜Q38 のベース電流を考
慮した場合、トランジスタQ34 のコレクタ電流Ｉ
C34 は、定電流源CS16の電流ＩからトランジスタQ38 、
Q34 〜Q37のベース電流を引いたものとなるので、次の
ようになる。
慮した場合、トランジスタQ34 のコレクタ電流Ｉ
C34 は、定電流源CS16の電流ＩからトランジスタQ38 、
Q34 〜Q37のベース電流を引いたものとなるので、次の
ようになる。
【００３３】 ＩC34 ＝Ｉ−Ｉ／βP −４Ｉ／βN (3) 同様にして、トランジスタQ32 のコレクタ電流ＩC32
は、定電流源CS15の電流ＩにトランジスタQ38 のベース
電流を加え、トランジスタQ31 〜Q33 のベース電流を引
いたものとなり、トランジスタQ16 のコレクタ電流Ｉ
C16 は、トランジスタQ32 のコレクタ電流からトランジ
スタQ16 のベース電流を引いたものとなる。トランジス
Q19 のコレクタ電流ＩC19 は、トランジスタQ16 のコレ
クタ電流からトランジスタQ18 及びQ19 のベース電流を
引いたものとなるので、それぞれ次のように表される。
は、定電流源CS15の電流ＩにトランジスタQ38 のベース
電流を加え、トランジスタQ31 〜Q33 のベース電流を引
いたものとなり、トランジスタQ16 のコレクタ電流Ｉ
C16 は、トランジスタQ32 のコレクタ電流からトランジ
スタQ16 のベース電流を引いたものとなる。トランジス
Q19 のコレクタ電流ＩC19 は、トランジスタQ16 のコレ
クタ電流からトランジスタQ18 及びQ19 のベース電流を
引いたものとなるので、それぞれ次のように表される。
【００３４】 ＩC32 ＝Ｉ＋Ｉ／βP −３Ｉ／βN ＩC16 ＝ＩC32 −Ｉ／βN ＩC19 ＝ＩC16 −２Ｉ／βP ＝Ｉ−Ｉ／βP −４Ｉ／βN (4) 即ち、(3) 式と(4) 式とを比較して分かるように、トラ
ンジスタQ19 のコレクタ電流ＩC19 とトランジスタQ34
のコレクタ電流ＩC34 とは互いに一致している。従っ
て、トランジスタの電流増幅率が有限であることに伴っ
て生じるコレクタ電流ＩC19 と定電流源CS14の電流Ｉ2
との不一致の問題は解決され、その結果、フィルタ回路
の直流オフセットによるダイナミックレンジの低下は発
生しない。
ンジスタQ19 のコレクタ電流ＩC19 とトランジスタQ34
のコレクタ電流ＩC34 とは互いに一致している。従っ
て、トランジスタの電流増幅率が有限であることに伴っ
て生じるコレクタ電流ＩC19 と定電流源CS14の電流Ｉ2
との不一致の問題は解決され、その結果、フィルタ回路
の直流オフセットによるダイナミックレンジの低下は発
生しない。
【００３５】
【発明の効果】以上詳細に説明したように本発明の集積
回路用フィルタ回路は、エミッタが第１及び第２の定電
流源にそれぞれ接続されると共に互いに抵抗で接続され
ておりコレクタがダイオード接続されたトランジスタを
それぞれ介して電源ラインに接続された第１及び第２の
トランジスタを有する第１の差動増幅器と、エミッタが
第３の定電流源に接続されておりコレクタがダイオード
接続されたトランジスタ及び抵抗を介して電源ラインに
接続されておりベースが第１のトランジスタのコレクタ
に接続された第３のトランジスタ、及びエミッタが第３
の定電流源に接続されておりベースが第２のトランジス
タのコレクタに接続された第４のトランジスタを有する
第２の差動増幅器と、コレクタとベースとが第４のトラ
ンジスタのコレクタに接続され、エミッタが抵抗を介し
て電源ラインに接続された第５のトランジスタ、及びコ
レクタが第４の定電流源に接続されておりベースが第５
のトランジスタのベースに接続されておりエミッタが抵
抗を介して電源ラインに接続された第６のトランジスタ
を有するカレントミラー回路とを含んでおり、第１のト
ランジスタのベースを入力端子、第２のトランジスタの
ベースを帰還入力端子、第６のトランジスタのコレクタ
を出力端子とする電圧入力電流出力型アンプと、入力端
子が出力端子に接続されており、出力端子が帰還入力端
子に接続されたバッファ回路とを備えており、第３の定
電流源が、コレクタが共に第３及び第４のトランジスタ
のエミッタに接続されておりエミッタがそれぞれ抵抗を
介して接地されている第７及び第８のトランジスタ、及
びベースとコレクタとが第７及び第８のトランジスタの
ベースに接続されると共に一端が電源ラインに接続され
た定電流源の他端に接続されエミッタが抵抗を介して接
地されている第９のトランジスタを含んでおり、第４の
定電流源が、コレクタが第６のトランジスタのコレクタ
に接続されておりエミッタが抵抗を介して接地されてい
る第１０のトランジスタ、ベースが共に第１０のトラン
ジスタのベースに接続されコレクタが共に電源ラインに
接続されておりエミッタがそれぞれ抵抗を介して接地さ
れている第１１及び第１２のトランジスタ、ベースが第
９のトランジスタのコレクタに接続されエミッタが一端
が電源ラインに接続された定電流源の他端に接続された
第１３ のトランジスタ、及びベースとコレクタとが第１
０のトランジスタのベースに接続されると共に第１３の
トランジスタのコレクタに接続されておりエミッタが抵
抗を介して接地されている第１４のトランジスタを含ん
でいる。
回路用フィルタ回路は、エミッタが第１及び第２の定電
流源にそれぞれ接続されると共に互いに抵抗で接続され
ておりコレクタがダイオード接続されたトランジスタを
それぞれ介して電源ラインに接続された第１及び第２の
トランジスタを有する第１の差動増幅器と、エミッタが
第３の定電流源に接続されておりコレクタがダイオード
接続されたトランジスタ及び抵抗を介して電源ラインに
接続されておりベースが第１のトランジスタのコレクタ
に接続された第３のトランジスタ、及びエミッタが第３
の定電流源に接続されておりベースが第２のトランジス
タのコレクタに接続された第４のトランジスタを有する
第２の差動増幅器と、コレクタとベースとが第４のトラ
ンジスタのコレクタに接続され、エミッタが抵抗を介し
て電源ラインに接続された第５のトランジスタ、及びコ
レクタが第４の定電流源に接続されておりベースが第５
のトランジスタのベースに接続されておりエミッタが抵
抗を介して電源ラインに接続された第６のトランジスタ
を有するカレントミラー回路とを含んでおり、第１のト
ランジスタのベースを入力端子、第２のトランジスタの
ベースを帰還入力端子、第６のトランジスタのコレクタ
を出力端子とする電圧入力電流出力型アンプと、入力端
子が出力端子に接続されており、出力端子が帰還入力端
子に接続されたバッファ回路とを備えており、第３の定
電流源が、コレクタが共に第３及び第４のトランジスタ
のエミッタに接続されておりエミッタがそれぞれ抵抗を
介して接地されている第７及び第８のトランジスタ、及
びベースとコレクタとが第７及び第８のトランジスタの
ベースに接続されると共に一端が電源ラインに接続され
た定電流源の他端に接続されエミッタが抵抗を介して接
地されている第９のトランジスタを含んでおり、第４の
定電流源が、コレクタが第６のトランジスタのコレクタ
に接続されておりエミッタが抵抗を介して接地されてい
る第１０のトランジスタ、ベースが共に第１０のトラン
ジスタのベースに接続されコレクタが共に電源ラインに
接続されておりエミッタがそれぞれ抵抗を介して接地さ
れている第１１及び第１２のトランジスタ、ベースが第
９のトランジスタのコレクタに接続されエミッタが一端
が電源ラインに接続された定電流源の他端に接続された
第１３ のトランジスタ、及びベースとコレクタとが第１
０のトランジスタのベースに接続されると共に第１３の
トランジスタのコレクタに接続されておりエミッタが抵
抗を介して接地されている第１４のトランジスタを含ん
でいる。
【００３６】即ち、トランスコンダクタンス・アンプ出
力部のカレントミラー回路を、ウィルソンのカレントミ
ラー回路からトランジスタ２個のカレントミラー回路に
変えたので、フィルタ回路の最低動作電圧が低下し、電
源電圧が１．８Ｖでも十分に動作可能である。また、入
力部の差動増幅器の構成を変え、従来のエミッタ抵抗に
よる電圧降下の問題が生じないようにしたので、この点
でも低電圧動作に融資になっている。しかも回路構成が
簡単である。加えて、第３及び第４の定電流源を、第６
のトランジスタのコレクタ電流と第４の定電流源の電
流、即ち第１０トランジスタのコレクタ電流とが等しく
なるように構成したので、フィルタ回路の直流オフセッ
トによるダイナミックレンジの低下が発生しない。
力部のカレントミラー回路を、ウィルソンのカレントミ
ラー回路からトランジスタ２個のカレントミラー回路に
変えたので、フィルタ回路の最低動作電圧が低下し、電
源電圧が１．８Ｖでも十分に動作可能である。また、入
力部の差動増幅器の構成を変え、従来のエミッタ抵抗に
よる電圧降下の問題が生じないようにしたので、この点
でも低電圧動作に融資になっている。しかも回路構成が
簡単である。加えて、第３及び第４の定電流源を、第６
のトランジスタのコレクタ電流と第４の定電流源の電
流、即ち第１０トランジスタのコレクタ電流とが等しく
なるように構成したので、フィルタ回路の直流オフセッ
トによるダイナミックレンジの低下が発生しない。
【図１】本発明による集積回路用フィルタ回路の一実施
例を示す回路図である。
例を示す回路図である。
【図２】図１に示した集積回路用フィルタ回路のより具
体的な例を示す回路図である。
体的な例を示す回路図である。
【図３】図１に示した集積回路用フィルタ回路の定電流
源の他の構成例を示す部分回路図である。
源の他の構成例を示す部分回路図である。
【図４】従来の集積回路用フィルタ回路を示す回路図で
ある。
ある。
10 トランスコンダクタンス・アンプ 11 入力端子 13、15 出力端子 14 バッファ回路 17 カレントミラー回路 18 帰還入力線 22 キャパシタ CS11〜CS16 定電流源 Q11 〜Q19 、Q31 〜Q38 トランジスタ R1〜R4、Ra、Rb 抵抗
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03H 11/04 - 11/14
Claims (1)
- 【請求項１】 エミッタが第１及び第２の定電流源にそ
れぞれ接続されると共に互いに抵抗で接続されておりコ
レクタがダイオード接続されたトランジスタをそれぞれ
介して電源ラインに接続された第１及び第２のトランジ
スタを有する第１の差動増幅器と、エミッタが第３の定
電流源に接続されておりコレクタがダイオード接続され
たトランジスタ及び抵抗を介して電源ラインに接続され
ておりベースが前記第１のトランジスタのコレクタに接
続された第３のトランジスタ、及びエミッタが前記第３
の定電流源に接続されておりベースが前記第２のトラン
ジスタのコレクタに接続された第４のトランジスタを有
する第２の差動増幅器と、コレクタとベースとが前記第
４のトランジスタのコレクタに接続され、エミッタが抵
抗を介して電源ラインに接続された第５のトランジス
タ、及びコレクタが第４の定電流源に接続されておりベ
ースが前記第５のトランジスタのベースに接続されてお
りエミッタが抵抗を介して電源ラインに接続された第６
のトランジスタを有するカレントミラー回路とを含んで
おり、前記第１のトランジスタのベースを入力端子、前
記第２のトランジスタのベースを帰還入力端子、前記第
６のトランジスタのコレクタを出力端子とする電圧入力
電流出力型アンプと、入力端子が前記出力端子に接続さ
れており、出力端子が前記帰還入力端子に接続されたバ
ッファ回路とを備えており、前記第３の定電流源が、コ
レクタが共に前記第３及び第４のトランジスタのエミッ
タに接続されておりエミッタがそれぞれ抵抗を介して接
地されている第７及び第８のトランジスタ、及びベース
とコレクタとが前記第７及び第８のトランジスタのベー
スに接続されると共に一端が電源ラインに接続された定
電流源の他端に接続されエミッタが抵抗を介して接地さ
れている第９のトランジスタを含んでおり、前記第４の
定電流源が、コレクタが前記第６のトランジスタのコレ
クタに接続されておりエミッタが抵抗を介して接地され
ている第１０のトランジスタ、ベースが共に前記第１０
のトランジスタのベースに接続されコレクタが共に電源
ラインに接続されておりエミッタがそれぞれ抵抗を介し
て接地されている第１１及び第１２のトランジスタ、ベ
ースが第９のトランジスタのコレクタに接続されエミッ
タが一端が電源ラインに接続された定電流源の他端に接
続された第１３のトランジスタ、及びベースとコレクタ
とが前記第１０ のトランジスタのベースに接続されると
共に前記第１３のトランジスタのコレクタに接続されて
おりエミッタが抵抗を介して接地されている第１４のト
ランジスタを含むことを特徴とする集積回路用フィルタ
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034504A JP2795753B2 (ja) | 1991-02-28 | 1991-02-28 | 集積回路用フィルタ回路 |
| US07/836,920 US5266852A (en) | 1991-02-28 | 1992-02-19 | Filter circuit for integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3034504A JP2795753B2 (ja) | 1991-02-28 | 1991-02-28 | 集積回路用フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04273610A JPH04273610A (ja) | 1992-09-29 |
| JP2795753B2 true JP2795753B2 (ja) | 1998-09-10 |
Family
ID=12416088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3034504A Expired - Fee Related JP2795753B2 (ja) | 1991-02-28 | 1991-02-28 | 集積回路用フィルタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5266852A (ja) |
| JP (1) | JP2795753B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4311411A1 (de) * | 1993-04-07 | 1994-10-13 | Philips Patentverwaltung | Verstärkeranordnung |
| DE69428823T2 (de) * | 1993-04-19 | 2002-08-22 | Sanyo Electric Co | Schaltung mit hoher Impedanz |
| US5534818A (en) * | 1993-12-30 | 1996-07-09 | Vtc Inc. | Preamplifier noise filtering circuit |
| JPH07240663A (ja) * | 1994-03-01 | 1995-09-12 | Sony Corp | アクティブフィルタ回路 |
| US5552742A (en) * | 1995-02-13 | 1996-09-03 | Motorola, Inc. | Circuit for controlling current flow between two nodes |
| US5736885A (en) * | 1995-06-26 | 1998-04-07 | Wietecha; Stanley Frank | Offset adjustment for fully differential amplifiers |
| DE59601329D1 (de) * | 1995-07-19 | 1999-04-01 | Siemens Ag | Schaltungsanordnung zur Glättung einer Spannung |
| US5673003A (en) * | 1996-03-29 | 1997-09-30 | Motorola, Inc. | Amplifier circuit having a variable bandwidth |
| JP3001429B2 (ja) * | 1996-09-12 | 2000-01-24 | 日本電気アイシーマイコンシステム株式会社 | フィルタ回路 |
| JP3400354B2 (ja) * | 1997-07-14 | 2003-04-28 | 東芝マイクロエレクトロニクス株式会社 | 電流源回路 |
| JP4129108B2 (ja) * | 2000-02-25 | 2008-08-06 | 三菱電機株式会社 | マイクロフォン用フィルタおよびマイクロフォン装置 |
| US6452455B2 (en) * | 2000-07-21 | 2002-09-17 | Texas Instruments Incorporated | Capacitor bias recovery methodology |
| WO2003098807A1 (en) * | 2002-05-22 | 2003-11-27 | Matsushita Electric Industrial Co.,Ltd. | Low-pass filter for a pll, phase-locked loop and semiconductor integrated circuit |
| US6867649B2 (en) * | 2002-09-25 | 2005-03-15 | Elantec Semiconductor, Inc. | Common-mode and differential-mode compensation for operational amplifier circuits |
| US7116132B2 (en) * | 2004-03-18 | 2006-10-03 | Intersil Americas Inc. | Current feedback amplifiers with separate common-mode and differential-mode inputs |
| US7132860B2 (en) * | 2004-03-18 | 2006-11-07 | Intersil Americas Inc. | Differential-mode current feedback amplifiers |
| US7132859B2 (en) * | 2004-03-18 | 2006-11-07 | Intersil Americas Inc. | Common-mode current feedback amplifiers |
| EP2068445B1 (en) * | 2007-12-04 | 2015-05-06 | ams AG | Filtering arrangement, filtering method and current sensing arrangement |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60103814A (ja) * | 1983-11-11 | 1985-06-08 | Toshiba Corp | 信号処理回路 |
| JPS60244110A (ja) * | 1984-05-18 | 1985-12-04 | Sony Corp | 積分回路 |
| JPS619922U (ja) * | 1984-06-25 | 1986-01-21 | ソニー株式会社 | ロ−パスフイルタ |
| JPS61120513A (ja) * | 1984-11-16 | 1986-06-07 | Sony Corp | バイクワツド型定電流アクテイブフイルタ |
| JPH0720040B2 (ja) * | 1986-11-21 | 1995-03-06 | ソニー株式会社 | 電圧−電流変換回路 |
| JPH07120923B2 (ja) * | 1986-12-27 | 1995-12-20 | ソニー株式会社 | フイルタ調整装置 |
| JP2507525B2 (ja) * | 1988-03-16 | 1996-06-12 | 富士通株式会社 | 磁気記録再生回路 |
| JPH02302115A (ja) * | 1989-05-16 | 1990-12-14 | Nec Ic Microcomput Syst Ltd | フィルタ回路 |
-
1991
- 1991-02-28 JP JP3034504A patent/JP2795753B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-19 US US07/836,920 patent/US5266852A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04273610A (ja) | 1992-09-29 |
| US5266852A (en) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795753B2 (ja) | 集積回路用フィルタ回路 | |
| EP0144647B1 (en) | Differential amplifier | |
| EP0196906A2 (en) | Automatic gain control detection circuit | |
| KR100195682B1 (ko) | 자이레이터 회로를 사용한 접지형 인덕턴스 회로 | |
| US4872209A (en) | Integratable amplifier circuit having frequency responsive negative feedback | |
| JP3110502B2 (ja) | カレント・ミラー回路 | |
| JPH0514119A (ja) | 積分回路 | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US5134318A (en) | Adjustable analog filter circuit with temperature compensation | |
| JP2694767B2 (ja) | 積分器 | |
| JP3427429B2 (ja) | 演算増幅器およびこれを用いたアクティブフィルタ | |
| JP3210524B2 (ja) | 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JPH04334106A (ja) | 集積回路化された差動信号回路 | |
| JP3161929B2 (ja) | 電圧変換回路 | |
| JP3162985B2 (ja) | フィルタ回路 | |
| JPS646583Y2 (ja) | ||
| JP3128361B2 (ja) | 差動増幅回路 | |
| JP3208012B2 (ja) | フィルタ回路 | |
| JPH0227620Y2 (ja) | ||
| JP2557398B2 (ja) | 増幅回路 | |
| JPS6035303Y2 (ja) | 波形整形回路 | |
| JP2871861B2 (ja) | フィルタ回路 | |
| JPH0363847B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |