JPS60187112A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS60187112A JPS60187112A JP59042755A JP4275584A JPS60187112A JP S60187112 A JPS60187112 A JP S60187112A JP 59042755 A JP59042755 A JP 59042755A JP 4275584 A JP4275584 A JP 4275584A JP S60187112 A JPS60187112 A JP S60187112A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- terminal
- voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 claims description 13
- 230000003321 amplification Effects 0.000 abstract description 16
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 16
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0283—Reducing the number of DC-current paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、高入力インピーダンスを必要とし、しかも
直流オフセット電圧の非常に少ない差動増幅器に関する
。
直流オフセット電圧の非常に少ない差動増幅器に関する
。
従来、差動増幅器としては、第１図に示すように、差動
トランジスタ１，２の各々に同一の電流を流すべく、カ
レントミラー回路（トランジスタ３，４にて構成）を負
荷にもっているが、あるいは第２図に示すように、第１
図の差動トランジスタ１．２の代りにタ９−リントン構
成の複合トランジスタ１１，１２な各々使用し、高入力
インピーダンスを必要とするものに用いられている。
トランジスタ１，２の各々に同一の電流を流すべく、カ
レントミラー回路（トランジスタ３，４にて構成）を負
荷にもっているが、あるいは第２図に示すように、第１
図の差動トランジスタ１．２の代りにタ９−リントン構
成の複合トランジスタ１１，１２な各々使用し、高入力
インピーダンスを必要とするものに用いられている。
しかし１１．バイポーラモノリシック集積回路にオイて
、ＩＣ製造上、量産に適した製造プロセスを使用する必
要がらり、ＰＮＰ形トランソスタとして、横型ＰＮ、Ｐ
）ランジスタを使用している場合が多い。このため、
ＰＮＰ形トランジスタは電流増幅率が低く、回路設計に
際して苦慮している。
、ＩＣ製造上、量産に適した製造プロセスを使用する必
要がらり、ＰＮＰ形トランソスタとして、横型ＰＮ、Ｐ
）ランジスタを使用している場合が多い。このため、
ＰＮＰ形トランジスタは電流増幅率が低く、回路設計に
際して苦慮している。
したがって、ＰＮＰ形トランノスタを用いた纂１図の回
路は、低電圧用の回路として使用可能であるが、差動ト
ランジスタ１，２の電流増幅率が低い場合、トランジス
タ１，２のベース電流が無視できなくなる。このため、
直流オフセットが少なく、しかも高入力インピーダンス
の回路を作るためには、差動トランジスタ１，２に流れ
るエミッタ電流を小さく抑える必要が生じ、定電流源５
の゛冠流値を小さくしなげればならない。この結果、こ
の微少な定電流を作るだめの回路が別に必要となり、回
路が複雑になる。
路は、低電圧用の回路として使用可能であるが、差動ト
ランジスタ１，２の電流増幅率が低い場合、トランジス
タ１，２のベース電流が無視できなくなる。このため、
直流オフセットが少なく、しかも高入力インピーダンス
の回路を作るためには、差動トランジスタ１，２に流れ
るエミッタ電流を小さく抑える必要が生じ、定電流源５
の゛冠流値を小さくしなげればならない。この結果、こ
の微少な定電流を作るだめの回路が別に必要となり、回
路が複雑になる。
また、バイポーラ・モノリシック集積回路ではチップの
増大により、コストアップになり、ＩＣ設計が煩雑とな
る。
増大により、コストアップになり、ＩＣ設計が煩雑とな
る。
また、例えば第２図の回路では、複合差動トランジスタ
ＩＩ、１２を用いているため、これらのトランジスタ１
１．１２のベース−流が無視できるくらい小さくするこ
とができ、しかも高入力インピーダンスの回路を作るこ
とができる。しかし、複合トランジスタの等価的ベース
エミッタ電圧が第１図と比較して２陪となるため、低電
圧動作用の差動増幅器としては適していない。特に、電
源電圧がＯ，！１１ ［：Ｖ］時でも動作可能な回路に
は適していない。
ＩＩ、１２を用いているため、これらのトランジスタ１
１．１２のベース−流が無視できるくらい小さくするこ
とができ、しかも高入力インピーダンスの回路を作るこ
とができる。しかし、複合トランジスタの等価的ベース
エミッタ電圧が第１図と比較して２陪となるため、低電
圧動作用の差動増幅器としては適していない。特に、電
源電圧がＯ，！１１ ［：Ｖ］時でも動作可能な回路に
は適していない。
この発明は上記事情に鑑みてなされたもので、その目的
とするところは、低電圧動作が可能で、特に電源電圧が
０．９ボルトでも動作可能であり、かつ簡単な回路構成
で、直流オフセットが少なく、高入力インピーダンスの
差動増幅器を提供することにある。
とするところは、低電圧動作が可能で、特に電源電圧が
０．９ボルトでも動作可能であり、かつ簡単な回路構成
で、直流オフセットが少なく、高入力インピーダンスの
差動増幅器を提供することにある。
この発明は、一方の差動増幅端子がベースに接続されて
いる第１のトランジスタのコレクタ側に第１のトランジ
スタと逆極性の第３のトランジスタのベースを接続し、
他方の差動増幅端子がベースに接続されている第１のト
ランジスタと同極性の第２のトランジスタのコレクタ側
に第３のトランジスタと同極性の第４のトランジスタの
ベースを接続し、第１．第２のトランジスタのエミッタ
と第３のトランジスタのコレクタとを共通に第１の電流
源を介して第１の電源端子に接続し、上記第３．第４の
トランジスタのエミッタを共通に第２の電源端子に接続
し、上記第４のトランジスタのコレクタを差動出力端子
に接続するとともに、第２の電流源を介して上記第１の
電源端子に接続するよ５にしたものである。
いる第１のトランジスタのコレクタ側に第１のトランジ
スタと逆極性の第３のトランジスタのベースを接続し、
他方の差動増幅端子がベースに接続されている第１のト
ランジスタと同極性の第２のトランジスタのコレクタ側
に第３のトランジスタと同極性の第４のトランジスタの
ベースを接続し、第１．第２のトランジスタのエミッタ
と第３のトランジスタのコレクタとを共通に第１の電流
源を介して第１の電源端子に接続し、上記第３．第４の
トランジスタのエミッタを共通に第２の電源端子に接続
し、上記第４のトランジスタのコレクタを差動出力端子
に接続するとともに、第２の電流源を介して上記第１の
電源端子に接続するよ５にしたものである。
以下、この発明の一実施例について、図面を参照して説
明する。
明する。
第３図はこの発明の差動増幅器の基本構成を示すもので
ある。すなわち、基準電流■。を持つ電流源２１，２２
、同一特性のＰＮＰ形トランジスタ２３．２４および同
一特性のＮＰＮ形トランジスタ２５．２６によって（・
ｈ成されＣいる。上記電流源２１の一端は電源電圧ｖｃ
ｃが印加される端子２７に接続され、他端にはトランジ
スタ２ 、？ 、 ２４のエミッタ及びトランジスタ２
５のコレクタに接続されている。上記トランジスタ２３
のベースは反転入力端子としての端子２８に接続され、
コレクタはトランジスタ２５のベースに接続されている
。上記トランジスタ２４０ペースは非反転入力端子とし
ての端子２９に接続され、コレクタはトランジスタ２６
のベースに接続されている。上記トランジスタ２５゜２
６のエミッタは接地用の端子３０に接続されている。ま
た、上記電流源２２の一端は上記電源端子２７に接続さ
れ、他端は出力端としての端子３１とともに上記トラン
ジスタ２６のコレクタに接続されている。
ある。すなわち、基準電流■。を持つ電流源２１，２２
、同一特性のＰＮＰ形トランジスタ２３．２４および同
一特性のＮＰＮ形トランジスタ２５．２６によって（・
ｈ成されＣいる。上記電流源２１の一端は電源電圧ｖｃ
ｃが印加される端子２７に接続され、他端にはトランジ
スタ２ 、？ 、 ２４のエミッタ及びトランジスタ２
５のコレクタに接続されている。上記トランジスタ２３
のベースは反転入力端子としての端子２８に接続され、
コレクタはトランジスタ２５のベースに接続されている
。上記トランジスタ２４０ペースは非反転入力端子とし
ての端子２９に接続され、コレクタはトランジスタ２６
のベースに接続されている。上記トランジスタ２５゜２
６のエミッタは接地用の端子３０に接続されている。ま
た、上記電流源２２の一端は上記電源端子２７に接続さ
れ、他端は出力端としての端子３１とともに上記トラン
ジスタ２６のコレクタに接続されている。
第３図の動作を知るために、第４図に示すように、端子
２８を交流的に接地し、端子３ノに負荷抵抗ＲＬを伺加
し、端子２９に信号電圧Ｖｔｎを印加した場合の入力イ
ンピーダンスおよびオーシンルー・ｆダインについて説
明する。このとき、トランジスタ２４に信号電流Ｉ。（
端子２９の電圧が下がる方向（負側）、すなわちコレク
タ側に流れる方向ケ正とする）が流れたとする。また、
トランジスタ２３０ペースが接地され、トランジスタ２
５の電流増幅率をβ、とし、トランジスタ２３のペース
よりエミッタ側に流れる信号′４流の変化をｉＩとし、
トランジスタ２５のコレクタ側に流れる信号電流を１２
とすると、各電流ｌ。＋ Ｉｚ’ｆｆｉの関係は次式の
ように表わされる。
２８を交流的に接地し、端子３ノに負荷抵抗ＲＬを伺加
し、端子２９に信号電圧Ｖｔｎを印加した場合の入力イ
ンピーダンスおよびオーシンルー・ｆダインについて説
明する。このとき、トランジスタ２４に信号電流Ｉ。（
端子２９の電圧が下がる方向（負側）、すなわちコレク
タ側に流れる方向ケ正とする）が流れたとする。また、
トランジスタ２３０ペースが接地され、トランジスタ２
５の電流増幅率をβ、とし、トランジスタ２３のペース
よりエミッタ側に流れる信号′４流の変化をｉＩとし、
トランジスタ２５のコレクタ側に流れる信号電流を１２
とすると、各電流ｌ。＋ Ｉｚ’ｆｆｉの関係は次式の
ように表わされる。
１ 。＝ ｉ Ｈ＋ ｉ ２ ・・・（１）また電流１
１はトランジスタ２５の電流増幅率β、によ′り となる。
１はトランジスタ２５の電流増幅率β、によ′り となる。
上記トランジスタ２５．２６の電流増幅率β、１はβ、
〉ｌであるので、ｊ ２＞ ｉ 、であり、信号電流１
゜の変化がトランジスタ２３よりもトランジスタ２５側
の変化によって現われるため、次式として近似すること
ができる。
〉ｌであるので、ｊ ２＞ ｉ 、であり、信号電流１
゜の変化がトランジスタ２３よりもトランジスタ２５側
の変化によって現われるため、次式として近似すること
ができる。
また、電流源２１．２２は、それぞれトランジスタ２５
．２６の電流増幅率β９が非常に大きい場合、電流源２
１の電流変化は、トランジスタ２５．２６のコレクタ電
流の変化となって現われる。これにより、トランジスタ
２３．２４に流れる直流電流ＩＣ！、ＩＣ，は非常に小
すく、次式を満足する。
．２６の電流増幅率β９が非常に大きい場合、電流源２
１の電流変化は、トランジスタ２５．２６のコレクタ電
流の変化となって現われる。これにより、トランジスタ
２３．２４に流れる直流電流ＩＣ！、ＩＣ，は非常に小
すく、次式を満足する。
したがって、トランジスタ２３．２４の小信号エミッタ
抵抗ｒｅ１ 、ｒｅ２は次式で表わされる。
抵抗ｒｅ１ 、ｒｅ２は次式で表わされる。
（ＶＴ：熱矩１圧）
また、人力信号電圧τ１ｎと信号電流ｉ。とのＩｌｌに
は次式の関係が成立する： τ 二 ｉ（、Ｘｒｅ、 十 ｉ 。 Ｘ ｒｅ２ ・
・・（６）ｉｎ 、 上記（３）式、（５）式および（６）式によりこの（７
）式により、入力インピーダンスはトランジスタ２４の
電流増幅率をβアとすると、コレクタに流れる（８号電
流の変化は１０であるので、トランジスタ２４のペース
に現われる信号電流ｌｂの変化は となる。
は次式の関係が成立する： τ 二 ｉ（、Ｘｒｅ、 十 ｉ 。 Ｘ ｒｅ２ ・
・・（６）ｉｎ 、 上記（３）式、（５）式および（６）式によりこの（７
）式により、入力インピーダンスはトランジスタ２４の
電流増幅率をβアとすると、コレクタに流れる（８号電
流の変化は１０であるので、トランジスタ２４のペース
に現われる信号電流ｌｂの変化は となる。
上記（４）式、（７）式、（８）式により入力インピー
ダンスＲ１ｎは、 となる。
ダンスＲ１ｎは、 となる。
また、トランジスタ２４の信号電流の変化はｔｏであり
、トランジスタ２６の電流増幅率はβ、であり、筐たト
ランジスタ２６がエミッタ接地増幅器として働くことに
より、トランジスタ２６のコレクタに流れる電流の変化
はｌＯβ、となり、この信号電流ｔｏ／Ｈは負荷ＲＬよ
りトランジスタ２６のコレクタに流れるようになってい
る。これにより、出力端子３１の出力信号電圧ｖｏｕｔ
は ｖＯｕｔ”ｔｏβ、ＸＲＬ −・・αＯとなり、交流接
地点に対して負側に現われる。
、トランジスタ２６の電流増幅率はβ、であり、筐たト
ランジスタ２６がエミッタ接地増幅器として働くことに
より、トランジスタ２６のコレクタに流れる電流の変化
はｌＯβ、となり、この信号電流ｔｏ／Ｈは負荷ＲＬよ
りトランジスタ２６のコレクタに流れるようになってい
る。これにより、出力端子３１の出力信号電圧ｖｏｕｔ
は ｖＯｕｔ”ｔｏβ、ＸＲＬ −・・αＯとなり、交流接
地点に対して負側に現われる。
このとき、入力信号電圧ｖｉ１も負側としているので、
端子２９に印加された信号電圧は端子３１に同相で現わ
れることになる。
端子２９に印加された信号電圧は端子３１に同相で現わ
れることになる。
これにより、（４）式、（７）式、 （１０式を用いて
電圧ケ゛イン（この場合はオープンルーフ°＋″イン）
八つ をめると としてＩ。の関数で表わされる。
電圧ケ゛イン（この場合はオープンルーフ°＋″イン）
八つ をめると としてＩ。の関数で表わされる。
したがって、トランジスタ２３．２４の直流電流Ｉｃ１
．Ｉｃ２を小さくすることにより入カイ／ピーダンスＲ
ｉｎ ｋ上げるつまり高インピーダンスにすることがで
き、しかもトランジスタ２３゜２４のペース電流も小さ
くすることができる。
．Ｉｃ２を小さくすることにより入カイ／ピーダンスＲ
ｉｎ ｋ上げるつまり高インピーダンスにすることがで
き、しかもトランジスタ２３゜２４のペース電流も小さ
くすることができる。
また、オープンルーツダインは０９式で表わされるとお
りあまり大きくないが、無帰還状態で差動トランジスタ
のｖＢＥをそろえるように設計されているので、ＤＣオ
フセットが無い。
りあまり大きくないが、無帰還状態で差動トランジスタ
のｖＢＥをそろえるように設計されているので、ＤＣオ
フセットが無い。
つまり入力信号″電圧τｉｎと出力信号電圧１）ｏｕｔ
でＤＣオフセットがない。
でＤＣオフセットがない。
このように、微少な定電流を作るための回路が不要で、
しかも第（２）図の如ぎ複合トランジスタを用いること
な（、高入力インピーダンスで直流オフセット電圧の非
常に少ない簡単な構成の回路とすることができる。
しかも第（２）図の如ぎ複合トランジスタを用いること
な（、高入力インピーダンスで直流オフセット電圧の非
常に少ない簡単な構成の回路とすることができる。
第５図は第３図の差動増幅器を電圧利得１のボルテージ
フォロアに用いた例を示すものである。この場合、端子
２８と端子３）とが接続され、端子２９と端子３０との
間にはバイアス市圧用の直流電源ＶＢとトランジスタ２
４をバイアスするためのバイアス用抵抗Ｒｉｎとからな
る直列回路と、カップリングコンデンサＣと信号電圧を
与えるだめの信号電圧源υｉｎとからなる直列回路が並
列に接続されている。また、トランジスタ２５ 、２．
６のペース−コレクタ間にそれぞれ安定用のコンデンサ
Ｃ□ ＋Ｃ２が接続されている。
フォロアに用いた例を示すものである。この場合、端子
２８と端子３）とが接続され、端子２９と端子３０との
間にはバイアス市圧用の直流電源ＶＢとトランジスタ２
４をバイアスするためのバイアス用抵抗Ｒｉｎとからな
る直列回路と、カップリングコンデンサＣと信号電圧を
与えるだめの信号電圧源υｉｎとからなる直列回路が並
列に接続されている。また、トランジスタ２５ 、２．
６のペース−コレクタ間にそれぞれ安定用のコンデンサ
Ｃ□ ＋Ｃ２が接続されている。
また、第３図の差動増幅器で用いたトランジスタ２５．
２６を複合トランジスタに変更することにより、電流増
幅器を可変することができるようになっＣいる。
２６を複合トランジスタに変更することにより、電流増
幅器を可変することができるようになっＣいる。
上記複合トランジスタについて第６図（ａ）から（ｄ／
ｌを用いて説明する。すなわち、第６図（ａ）はＮＰＮ
形の単一トランジスタＱ１を示し、同図（ｂ）はトラン
ジスタＱエ ＋Ｑ２のエミツタ面積比、および力Ｖント
ミラーの原理により電流増幅率ｎの単一トランジスタと
見なすことができる。
ｌを用いて説明する。すなわち、第６図（ａ）はＮＰＮ
形の単一トランジスタＱ１を示し、同図（ｂ）はトラン
ジスタＱエ ＋Ｑ２のエミツタ面積比、および力Ｖント
ミラーの原理により電流増幅率ｎの単一トランジスタと
見なすことができる。
また、第６図（ｃ） ｌ （ｄ）も同図（ｂ）と同様に
、カレントミラーの原理により一定の電流増幅率を持っ
た単一トランジスタと見なすことができる。すなわち、
第６図（ｃ）の電流増幅率はトランジスタＱ２を流れる
コレクタ電流と端子Ｂを流れる電流との比で決定され、
同図（ｄ）の場合は同図（ｃ）のトランジスタＱ１が無
い場合と見なすことができる。
、カレントミラーの原理により一定の電流増幅率を持っ
た単一トランジスタと見なすことができる。すなわち、
第６図（ｃ）の電流増幅率はトランジスタＱ２を流れる
コレクタ電流と端子Ｂを流れる電流との比で決定され、
同図（ｄ）の場合は同図（ｃ）のトランジスタＱ１が無
い場合と見なすことができる。
第７図は第３図の差動増幅器をボルテージフォロアに用
い、トランジスタ２５を第６図（ｂ）に示す複合トラン
ジスタ４１に変更し、トランジスタ２６を第６図（ｃ）
に示す複合トランジスタ４２に変更し、電流槽Ｉ−率を
変更したものである。
い、トランジスタ２５を第６図（ｂ）に示す複合トラン
ジスタ４１に変更し、トランジスタ２６を第６図（ｃ）
に示す複合トランジスタ４２に変更し、電流槽Ｉ−率を
変更したものである。
第８図は第３図の差動増幅器において、電υ１ｃ源２２
を省略したものであり、ＮＰＮ形トランジスタ５１およ
び複合トランジスタ５２が追加されている。（動作は第
３図の説明と同様にａ１７Ｊ査可であるが省略） 第９図は第５図の差動増幅器において、１（ｉθル源２
２を省略したものであり、ＮＰＮ形トランジスタ６）お
よびカレントミラー比（１対４）をもつ複合トランジス
タ６２が追加されている。
を省略したものであり、ＮＰＮ形トランジスタ５１およ
び複合トランジスタ５２が追加されている。（動作は第
３図の説明と同様にａ１７Ｊ査可であるが省略） 第９図は第５図の差動増幅器において、１（ｉθル源２
２を省略したものであり、ＮＰＮ形トランジスタ６）お
よびカレントミラー比（１対４）をもつ複合トランジス
タ６２が追加されている。
この場合、トランジスタ２４がトランノスク２３０２倍
になっているのは、単一トランジスタ当りの直流′直流
、すなわちトランジスタのエミッタに流れる電流密度な
同一にし、トランジスタ２３のベース・エミッタ電圧ｖ
ＢＥ１とトランジスタ２４のベース・エミッタ電圧ｖＩ
］Ｉ２を一致させ、精度の艮い、ＤＣオフセットの無い
ボルテージフォロア回路とするためである。すなわち、
トランジスタのベース・エミッタ間電圧ｖＢＥは一般に
次式として知られている。
になっているのは、単一トランジスタ当りの直流′直流
、すなわちトランジスタのエミッタに流れる電流密度な
同一にし、トランジスタ２３のベース・エミッタ電圧ｖ
ＢＥ１とトランジスタ２４のベース・エミッタ電圧ｖＩ
］Ｉ２を一致させ、精度の艮い、ＤＣオフセットの無い
ボルテージフォロア回路とするためである。すなわち、
トランジスタのベース・エミッタ間電圧ｖＢＥは一般に
次式として知られている。
ＩＣ
ＶＢＥ＝ｖＴ−ｔｎ−７
■Ｔは熱＠１圧であり、Ｔａ ＝ ２５℃で約２６ ｍ
Ｖ ＋■ｏはトランジスタに流れるコレクタ電流、Ｉ
８はトランジスタの飽和′亀流であり、次式のように考
えられている。
Ｖ ＋■ｏはトランジスタに流れるコレクタ電流、Ｉ
８はトランジスタの飽和′亀流であり、次式のように考
えられている。
Ｉ ＝Ｊ ・・・ Ａ
ｓ ｓ
Ｊｓはトランジスタの一定のエミッタ面積を基準として
考えた場合の飽和電流密度であり、Ａはそのエミッタ面
積に対する面積比である。この結果、ｖＢＥを揃えるた
めに、ＩＣを２倍にすれば■、つまりＡを２倍にする必
要がある。
考えた場合の飽和電流密度であり、Ａはそのエミッタ面
積に対する面積比である。この結果、ｖＢＥを揃えるた
めに、ＩＣを２倍にすれば■、つまりＡを２倍にする必
要がある。
これにより、第９図において、トランジスタ２３．２４
のベース・エミッタ電圧が一致することを説明する。
のベース・エミッタ電圧が一致することを説明する。
すなわち、トランジスタ、？ ａ 、 ２４ｏＮ流増幅
率がある程度あり、トランジスタ２５に印加される基準
電流■。がトランジスタ２５のコレクタ電流と見なすこ
とができる。
率がある程度あり、トランジスタ２５に印加される基準
電流■。がトランジスタ２５のコレクタ電流と見なすこ
とができる。
又、トランジスタ２５，６１のベース・エミッタ電圧が
等しいので、トランジスタ６１のコレクタにもトランジ
スタ２５のコレクタと同じ直流電流「工。」が流れ、ト
ランジスタ２３のコレ形トランジスタの電流増幅率を「
β９」とする。
等しいので、トランジスタ６１のコレクタにもトランジ
スタ２５のコレクタと同じ直流電流「工。」が流れ、ト
ランジスタ２３のコレ形トランジスタの電流増幅率を「
β９」とする。
次に、カレントミラー回路の複合トランジスタ６２によ
り、トランジスタ２６のコレクタ「電流は「４工。」と
なる。これにより、トランジスタ２６のペース電流はト
ランジスタ２４のコレクトランジスタ２４のコレクタ電
流はトランジスタ２３０２倍となる。したがって、トラ
ンジスタ２４の大ぎさはトランジスタ２３の２倍である
ので、トランジスタ２３．２４のベース・エミッタ電圧
が一致する。
り、トランジスタ２６のコレクタ「電流は「４工。」と
なる。これにより、トランジスタ２６のペース電流はト
ランジスタ２４のコレクトランジスタ２４のコレクタ電
流はトランジスタ２３０２倍となる。したがって、トラ
ンジスタ２４の大ぎさはトランジスタ２３の２倍である
ので、トランジスタ２３．２４のベース・エミッタ電圧
が一致する。
以上詳述したようにこの発明によれば、低電圧動作が可
能で、特に電源電圧が０．９がルトても動作可能であり
、直流オフセットが少なく、高入力インピーダンスの差
動増幅器を提供できる。
能で、特に電源電圧が０．９がルトても動作可能であり
、直流オフセットが少なく、高入力インピーダンスの差
動増幅器を提供できる。
第１図および第２図は従来の差動増幅器の構成を示す回
路図、第３図から第９図はこの発明の一実施例を示すも
ので、第３図は基本構成を示す回路図、第４図は第３図
の回路動作を説明するだめの回路図、第５図は第３図の
応用例を説明するためのボルテージフォロア回路を示ス
図、第６図は複合トランジスタを説明するための回路図
、第７図は第５図に複合トランジスタを用いた例を示す
回路図、第８図は第３図の直流源２２を省略した場合の
例を示す回路図、第９図は第８図の応用例を説明するた
めのがルテージフォロア回路を示す図である。 ２ノ・・・電流源（第１の電流源）、２２・・・吊、流
源（第２の電流源）、２３・・・ＰＮＰ形トシンジスタ
（第１のトランジスタ）、２４川１）ＮＰ形トランジス
タ（第２のトランジスタ）、２５・・・ＮＰＮ形トラン
ジスタ（第３のトランジスタ）、２６・・ＮＰＮ形トラ
ンゾスタ、２７・・・端子（第１の電源端子）、２８．
２９・・・端子（差動入力端子）、３０・・・端子（第
２の電源端子）、３ノ・・・端子（Ｍ動出力端子）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第４図 第５図 第７図 第８図
路図、第３図から第９図はこの発明の一実施例を示すも
ので、第３図は基本構成を示す回路図、第４図は第３図
の回路動作を説明するだめの回路図、第５図は第３図の
応用例を説明するためのボルテージフォロア回路を示ス
図、第６図は複合トランジスタを説明するための回路図
、第７図は第５図に複合トランジスタを用いた例を示す
回路図、第８図は第３図の直流源２２を省略した場合の
例を示す回路図、第９図は第８図の応用例を説明するた
めのがルテージフォロア回路を示す図である。 ２ノ・・・電流源（第１の電流源）、２２・・・吊、流
源（第２の電流源）、２３・・・ＰＮＰ形トシンジスタ
（第１のトランジスタ）、２４川１）ＮＰ形トランジス
タ（第２のトランジスタ）、２５・・・ＮＰＮ形トラン
ジスタ（第３のトランジスタ）、２６・・ＮＰＮ形トラ
ンゾスタ、２７・・・端子（第１の電源端子）、２８．
２９・・・端子（差動入力端子）、３０・・・端子（第
２の電源端子）、３ノ・・・端子（Ｍ動出力端子）。 出願人代理人 弁理士 鈴 江 武 彦第１図 第２図 第４図 第５図 第７図 第８図
Claims (3)
- （１） ペースが一方の差動入力端子に接続され、エミ
ッタが第１の電流源を介して第１の電源端子に接続され
る第１のトランジスタと、この第１のトランジスタと同
極性で、ベースが他方の差動入力端子に接続され、エミ
ッタが第１のトランジスタのエミッタと共通に第１の電
流源を介して前記第１の電源端子に接続される第２のト
ランジスタと、前記第１．第２のトランジスタと逆極性
で、ペースが第１のトランジスタのコレクタに接続され
、コレクタが第１．第２のトランジスタのエミッタと共
通に第１の電流源を介して前記第１の電源端子に接続さ
れ、エミッタが第２の電源端子に接続される第３のトラ
ンジスタと、この第３のトランジスタと同極性で、ベー
スが第２のトランジスタのコレクタに接続され、コレク
タが差動出力端子に接続されるとともに、第２の電流源
を介して前記第１の電源端子に接続され、エミッタが前
記第３のトランジスタのエミッタと共通に前ｉ己第２０
′亀源端子に接続される第４のトランジスタとを具（＋
＃ｉしたことを特徴とする差動増幅器。 - （２）前記第１．第２のトランジスタがＰＮＰ形トラン
ジスタで、第３．第４のトランジスタがＮＰＮ形トラン
ジスタであることを特徴とする特許請求の範囲第１項記
載の差動増幅器。 - （３） 前記第３．第４のトランジスタが複合トランジ
スタで構成されることを特徴とする特許請求の範囲第１
項記載の差動増幅器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59042755A JPS60187112A (ja) | 1984-03-06 | 1984-03-06 | 差動増幅器 |
| KR1019850000764A KR890004771B1 (ko) | 1984-03-06 | 1985-02-07 | 차동 증폭기 |
| US06/708,523 US4590435A (en) | 1984-03-06 | 1985-03-05 | High input impedance differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59042755A JPS60187112A (ja) | 1984-03-06 | 1984-03-06 | 差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60187112A true JPS60187112A (ja) | 1985-09-24 |
| JPH0247883B2 JPH0247883B2 (ja) | 1990-10-23 |
Family
ID=12644813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59042755A Granted JPS60187112A (ja) | 1984-03-06 | 1984-03-06 | 差動増幅器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4590435A (ja) |
| JP (1) | JPS60187112A (ja) |
| KR (1) | KR890004771B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169521U (ja) * | 1986-04-15 | 1987-10-27 | ||
| JP2013211618A (ja) * | 2012-03-30 | 2013-10-10 | Nippon Telegr & Teleph Corp <Ntt> | 複合トランジスタ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5510745A (en) * | 1987-07-29 | 1996-04-23 | Fujitsu Limited | High-speed electronic circuit having a cascode configuration |
| JPH0770935B2 (ja) * | 1989-10-06 | 1995-07-31 | 株式会社東芝 | 差動電流増幅回路 |
| EP0608938A1 (fr) * | 1993-01-27 | 1994-08-03 | Philips Composants | Amplificateur à étage différentiel d'entrée et capacité de stabilisation intégrée |
| DE4311411A1 (de) * | 1993-04-07 | 1994-10-13 | Philips Patentverwaltung | Verstärkeranordnung |
| WO2001073944A1 (en) * | 2000-03-31 | 2001-10-04 | Stmicroelectronics Asia Pacific Pte Ltd | Bipolar input stage circuit |
| US6549072B1 (en) * | 2002-01-16 | 2003-04-15 | Medtronic, Inc. | Operational amplifier having improved input offset performance |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010954A (ja) * | 1974-04-16 | 1975-02-04 | ||
| US3946325A (en) * | 1974-07-05 | 1976-03-23 | Rca Corporation | Transistor amplifier |
| US4232271A (en) * | 1979-02-05 | 1980-11-04 | National Semiconductor Corporation | Instrumentation amplifier with extended common mode range |
-
1984
- 1984-03-06 JP JP59042755A patent/JPS60187112A/ja active Granted
-
1985
- 1985-02-07 KR KR1019850000764A patent/KR890004771B1/ko not_active IP Right Cessation
- 1985-03-05 US US06/708,523 patent/US4590435A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62169521U (ja) * | 1986-04-15 | 1987-10-27 | ||
| JP2013211618A (ja) * | 2012-03-30 | 2013-10-10 | Nippon Telegr & Teleph Corp <Ntt> | 複合トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890004771B1 (ko) | 1989-11-25 |
| JPH0247883B2 (ja) | 1990-10-23 |
| KR850008253A (ko) | 1985-12-13 |
| US4590435A (en) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4456887A (en) | Differential amplifier | |
| US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
| JPS5995621A (ja) | 基準電圧回路 | |
| JPH0344447B2 (ja) | ||
| JPS60187112A (ja) | 差動増幅器 | |
| JPS6155288B2 (ja) | ||
| US3544882A (en) | Electric current range converting amplifier | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0263206A (ja) | カレントミラー回路 | |
| US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
| US4731589A (en) | Constant current load and level shifter circuitry | |
| US4047118A (en) | Transistor amplifier circuit | |
| JPS6259926B2 (ja) | ||
| JP2969665B2 (ja) | バイアス電圧設定回路 | |
| JPS63133707A (ja) | 差動増幅回路 | |
| JPH03284004A (ja) | エミッタフォロア回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPH06216665A (ja) | 電圧／電流変換回路 | |
| JPS5950605A (ja) | カレントミラ−回路 | |
| JPS62118621A (ja) | 差動増幅回路 | |
| JPS63309014A (ja) | 電圧−電流変換回路 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPS59119910A (ja) | レベルシフト回路付増幅器 |