JPS60187112A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS60187112A JPS60187112A JP59042755A JP4275584A JPS60187112A JP S60187112 A JPS60187112 A JP S60187112A JP 59042755 A JP59042755 A JP 59042755A JP 4275584 A JP4275584 A JP 4275584A JP S60187112 A JPS60187112 A JP S60187112A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- terminal
- voltage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 claims description 13
- 230000003321 amplification Effects 0.000 abstract description 16
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 16
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0283—Reducing the number of DC-current paths
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、高入力インピーダンスを必要とし、しかも
直流オフセット電圧の非常に少ない差動増幅器に関する
。
直流オフセット電圧の非常に少ない差動増幅器に関する
。
従来、差動増幅器としては、第1図に示すように、差動
トランジスタ1,2の各々に同一の電流を流すべく、カ
レントミラー回路(トランジスタ3,4にて構成)を負
荷にもっているが、あるいは第2図に示すように、第1
図の差動トランジスタ1.2の代りにタ9−リントン構
成の複合トランジスタ11,12な各々使用し、高入力
インピーダンスを必要とするものに用いられている。
トランジスタ1,2の各々に同一の電流を流すべく、カ
レントミラー回路(トランジスタ3,4にて構成)を負
荷にもっているが、あるいは第2図に示すように、第1
図の差動トランジスタ1.2の代りにタ9−リントン構
成の複合トランジスタ11,12な各々使用し、高入力
インピーダンスを必要とするものに用いられている。
しかし11.バイポーラモノリシック集積回路にオイて
、IC製造上、量産に適した製造プロセスを使用する必
要がらり、PNP形トランソスタとして、横型PN、P
)ランジスタを使用している場合が多い。このため、
PNP形トランジスタは電流増幅率が低く、回路設計に
際して苦慮している。
、IC製造上、量産に適した製造プロセスを使用する必
要がらり、PNP形トランソスタとして、横型PN、P
)ランジスタを使用している場合が多い。このため、
PNP形トランジスタは電流増幅率が低く、回路設計に
際して苦慮している。
したがって、PNP形トランノスタを用いた纂1図の回
路は、低電圧用の回路として使用可能であるが、差動ト
ランジスタ1,2の電流増幅率が低い場合、トランジス
タ1,2のベース電流が無視できなくなる。このため、
直流オフセットが少なく、しかも高入力インピーダンス
の回路を作るためには、差動トランジスタ1,2に流れ
るエミッタ電流を小さく抑える必要が生じ、定電流源5
の゛冠流値を小さくしなげればならない。この結果、こ
の微少な定電流を作るだめの回路が別に必要となり、回
路が複雑になる。
路は、低電圧用の回路として使用可能であるが、差動ト
ランジスタ1,2の電流増幅率が低い場合、トランジス
タ1,2のベース電流が無視できなくなる。このため、
直流オフセットが少なく、しかも高入力インピーダンス
の回路を作るためには、差動トランジスタ1,2に流れ
るエミッタ電流を小さく抑える必要が生じ、定電流源5
の゛冠流値を小さくしなげればならない。この結果、こ
の微少な定電流を作るだめの回路が別に必要となり、回
路が複雑になる。
また、バイポーラ・モノリシック集積回路ではチップの
増大により、コストアップになり、IC設計が煩雑とな
る。
増大により、コストアップになり、IC設計が煩雑とな
る。
また、例えば第2図の回路では、複合差動トランジスタ
II、12を用いているため、これらのトランジスタ1
1.12のベース−流が無視できるくらい小さくするこ
とができ、しかも高入力インピーダンスの回路を作るこ
とができる。しかし、複合トランジスタの等価的ベース
エミッタ電圧が第1図と比較して2陪となるため、低電
圧動作用の差動増幅器としては適していない。特に、電
源電圧がO,!11 [:V]時でも動作可能な回路に
は適していない。
II、12を用いているため、これらのトランジスタ1
1.12のベース−流が無視できるくらい小さくするこ
とができ、しかも高入力インピーダンスの回路を作るこ
とができる。しかし、複合トランジスタの等価的ベース
エミッタ電圧が第1図と比較して2陪となるため、低電
圧動作用の差動増幅器としては適していない。特に、電
源電圧がO,!11 [:V]時でも動作可能な回路に
は適していない。
この発明は上記事情に鑑みてなされたもので、その目的
とするところは、低電圧動作が可能で、特に電源電圧が
0.9ボルトでも動作可能であり、かつ簡単な回路構成
で、直流オフセットが少なく、高入力インピーダンスの
差動増幅器を提供することにある。
とするところは、低電圧動作が可能で、特に電源電圧が
0.9ボルトでも動作可能であり、かつ簡単な回路構成
で、直流オフセットが少なく、高入力インピーダンスの
差動増幅器を提供することにある。
この発明は、一方の差動増幅端子がベースに接続されて
いる第1のトランジスタのコレクタ側に第1のトランジ
スタと逆極性の第3のトランジスタのベースを接続し、
他方の差動増幅端子がベースに接続されている第1のト
ランジスタと同極性の第2のトランジスタのコレクタ側
に第3のトランジスタと同極性の第4のトランジスタの
ベースを接続し、第1.第2のトランジスタのエミッタ
と第3のトランジスタのコレクタとを共通に第1の電流
源を介して第1の電源端子に接続し、上記第3.第4の
トランジスタのエミッタを共通に第2の電源端子に接続
し、上記第4のトランジスタのコレクタを差動出力端子
に接続するとともに、第2の電流源を介して上記第1の
電源端子に接続するよ5にしたものである。
いる第1のトランジスタのコレクタ側に第1のトランジ
スタと逆極性の第3のトランジスタのベースを接続し、
他方の差動増幅端子がベースに接続されている第1のト
ランジスタと同極性の第2のトランジスタのコレクタ側
に第3のトランジスタと同極性の第4のトランジスタの
ベースを接続し、第1.第2のトランジスタのエミッタ
と第3のトランジスタのコレクタとを共通に第1の電流
源を介して第1の電源端子に接続し、上記第3.第4の
トランジスタのエミッタを共通に第2の電源端子に接続
し、上記第4のトランジスタのコレクタを差動出力端子
に接続するとともに、第2の電流源を介して上記第1の
電源端子に接続するよ5にしたものである。
以下、この発明の一実施例について、図面を参照して説
明する。
明する。
第3図はこの発明の差動増幅器の基本構成を示すもので
ある。すなわち、基準電流■。を持つ電流源21,22
、同一特性のPNP形トランジスタ23.24および同
一特性のNPN形トランジスタ25.26によって(・
h成されCいる。上記電流源21の一端は電源電圧vc
cが印加される端子27に接続され、他端にはトランジ
スタ2 、? 、 24のエミッタ及びトランジスタ2
5のコレクタに接続されている。上記トランジスタ23
のベースは反転入力端子としての端子28に接続され、
コレクタはトランジスタ25のベースに接続されている
。上記トランジスタ240ペースは非反転入力端子とし
ての端子29に接続され、コレクタはトランジスタ26
のベースに接続されている。上記トランジスタ25゜2
6のエミッタは接地用の端子30に接続されている。ま
た、上記電流源22の一端は上記電源端子27に接続さ
れ、他端は出力端としての端子31とともに上記トラン
ジスタ26のコレクタに接続されている。
ある。すなわち、基準電流■。を持つ電流源21,22
、同一特性のPNP形トランジスタ23.24および同
一特性のNPN形トランジスタ25.26によって(・
h成されCいる。上記電流源21の一端は電源電圧vc
cが印加される端子27に接続され、他端にはトランジ
スタ2 、? 、 24のエミッタ及びトランジスタ2
5のコレクタに接続されている。上記トランジスタ23
のベースは反転入力端子としての端子28に接続され、
コレクタはトランジスタ25のベースに接続されている
。上記トランジスタ240ペースは非反転入力端子とし
ての端子29に接続され、コレクタはトランジスタ26
のベースに接続されている。上記トランジスタ25゜2
6のエミッタは接地用の端子30に接続されている。ま
た、上記電流源22の一端は上記電源端子27に接続さ
れ、他端は出力端としての端子31とともに上記トラン
ジスタ26のコレクタに接続されている。
第3図の動作を知るために、第4図に示すように、端子
28を交流的に接地し、端子3ノに負荷抵抗RLを伺加
し、端子29に信号電圧Vtnを印加した場合の入力イ
ンピーダンスおよびオーシンルー・fダインについて説
明する。このとき、トランジスタ24に信号電流I。(
端子29の電圧が下がる方向(負側)、すなわちコレク
タ側に流れる方向ケ正とする)が流れたとする。また、
トランジスタ230ペースが接地され、トランジスタ2
5の電流増幅率をβ、とし、トランジスタ23のペース
よりエミッタ側に流れる信号′4流の変化をiIとし、
トランジスタ25のコレクタ側に流れる信号電流を12
とすると、各電流l。+ Iz’ffiの関係は次式の
ように表わされる。
28を交流的に接地し、端子3ノに負荷抵抗RLを伺加
し、端子29に信号電圧Vtnを印加した場合の入力イ
ンピーダンスおよびオーシンルー・fダインについて説
明する。このとき、トランジスタ24に信号電流I。(
端子29の電圧が下がる方向(負側)、すなわちコレク
タ側に流れる方向ケ正とする)が流れたとする。また、
トランジスタ230ペースが接地され、トランジスタ2
5の電流増幅率をβ、とし、トランジスタ23のペース
よりエミッタ側に流れる信号′4流の変化をiIとし、
トランジスタ25のコレクタ側に流れる信号電流を12
とすると、各電流l。+ Iz’ffiの関係は次式の
ように表わされる。
1 。= i H+ i 2 ・・・(1)また電流1
1はトランジスタ25の電流増幅率β、によ′り となる。
1はトランジスタ25の電流増幅率β、によ′り となる。
上記トランジスタ25.26の電流増幅率β、1はβ、
〉lであるので、j 2> i 、であり、信号電流1
゜の変化がトランジスタ23よりもトランジスタ25側
の変化によって現われるため、次式として近似すること
ができる。
〉lであるので、j 2> i 、であり、信号電流1
゜の変化がトランジスタ23よりもトランジスタ25側
の変化によって現われるため、次式として近似すること
ができる。
また、電流源21.22は、それぞれトランジスタ25
.26の電流増幅率β9が非常に大きい場合、電流源2
1の電流変化は、トランジスタ25.26のコレクタ電
流の変化となって現われる。これにより、トランジスタ
23.24に流れる直流電流IC!、IC,は非常に小
すく、次式を満足する。
.26の電流増幅率β9が非常に大きい場合、電流源2
1の電流変化は、トランジスタ25.26のコレクタ電
流の変化となって現われる。これにより、トランジスタ
23.24に流れる直流電流IC!、IC,は非常に小
すく、次式を満足する。
したがって、トランジスタ23.24の小信号エミッタ
抵抗re1 、re2は次式で表わされる。
抵抗re1 、re2は次式で表わされる。
(VT:熱矩1圧)
また、人力信号電圧τ1nと信号電流i。とのIllに
は次式の関係が成立する: τ 二 i(、Xre、 十 i 。 X re2 ・
・・(6)in 、 上記(3)式、(5)式および(6)式によりこの(7
)式により、入力インピーダンスはトランジスタ24の
電流増幅率をβアとすると、コレクタに流れる(8号電
流の変化は10であるので、トランジスタ24のペース
に現われる信号電流lbの変化は となる。
は次式の関係が成立する: τ 二 i(、Xre、 十 i 。 X re2 ・
・・(6)in 、 上記(3)式、(5)式および(6)式によりこの(7
)式により、入力インピーダンスはトランジスタ24の
電流増幅率をβアとすると、コレクタに流れる(8号電
流の変化は10であるので、トランジスタ24のペース
に現われる信号電流lbの変化は となる。
上記(4)式、(7)式、(8)式により入力インピー
ダンスR1nは、 となる。
ダンスR1nは、 となる。
また、トランジスタ24の信号電流の変化はtoであり
、トランジスタ26の電流増幅率はβ、であり、筐たト
ランジスタ26がエミッタ接地増幅器として働くことに
より、トランジスタ26のコレクタに流れる電流の変化
はlOβ、となり、この信号電流to/Hは負荷RLよ
りトランジスタ26のコレクタに流れるようになってい
る。これにより、出力端子31の出力信号電圧vout
は vOut”toβ、XRL −・・αOとなり、交流接
地点に対して負側に現われる。
、トランジスタ26の電流増幅率はβ、であり、筐たト
ランジスタ26がエミッタ接地増幅器として働くことに
より、トランジスタ26のコレクタに流れる電流の変化
はlOβ、となり、この信号電流to/Hは負荷RLよ
りトランジスタ26のコレクタに流れるようになってい
る。これにより、出力端子31の出力信号電圧vout
は vOut”toβ、XRL −・・αOとなり、交流接
地点に対して負側に現われる。
このとき、入力信号電圧vi1も負側としているので、
端子29に印加された信号電圧は端子31に同相で現わ
れることになる。
端子29に印加された信号電圧は端子31に同相で現わ
れることになる。
これにより、(4)式、(7)式、 (10式を用いて
電圧ケ゛イン(この場合はオープンルーフ°+″イン)
八つ をめると としてI。の関数で表わされる。
電圧ケ゛イン(この場合はオープンルーフ°+″イン)
八つ をめると としてI。の関数で表わされる。
したがって、トランジスタ23.24の直流電流Ic1
.Ic2を小さくすることにより入カイ/ピーダンスR
in k上げるつまり高インピーダンスにすることがで
き、しかもトランジスタ23゜24のペース電流も小さ
くすることができる。
.Ic2を小さくすることにより入カイ/ピーダンスR
in k上げるつまり高インピーダンスにすることがで
き、しかもトランジスタ23゜24のペース電流も小さ
くすることができる。
また、オープンルーツダインは09式で表わされるとお
りあまり大きくないが、無帰還状態で差動トランジスタ
のvBEをそろえるように設計されているので、DCオ
フセットが無い。
りあまり大きくないが、無帰還状態で差動トランジスタ
のvBEをそろえるように設計されているので、DCオ
フセットが無い。
つまり入力信号″電圧τinと出力信号電圧1)out
でDCオフセットがない。
でDCオフセットがない。
このように、微少な定電流を作るための回路が不要で、
しかも第(2)図の如ぎ複合トランジスタを用いること
な(、高入力インピーダンスで直流オフセット電圧の非
常に少ない簡単な構成の回路とすることができる。
しかも第(2)図の如ぎ複合トランジスタを用いること
な(、高入力インピーダンスで直流オフセット電圧の非
常に少ない簡単な構成の回路とすることができる。
第5図は第3図の差動増幅器を電圧利得1のボルテージ
フォロアに用いた例を示すものである。この場合、端子
28と端子3)とが接続され、端子29と端子30との
間にはバイアス市圧用の直流電源VBとトランジスタ2
4をバイアスするためのバイアス用抵抗Rinとからな
る直列回路と、カップリングコンデンサCと信号電圧を
与えるだめの信号電圧源υinとからなる直列回路が並
列に接続されている。また、トランジスタ25 、2.
6のペース−コレクタ間にそれぞれ安定用のコンデンサ
C□ +C2が接続されている。
フォロアに用いた例を示すものである。この場合、端子
28と端子3)とが接続され、端子29と端子30との
間にはバイアス市圧用の直流電源VBとトランジスタ2
4をバイアスするためのバイアス用抵抗Rinとからな
る直列回路と、カップリングコンデンサCと信号電圧を
与えるだめの信号電圧源υinとからなる直列回路が並
列に接続されている。また、トランジスタ25 、2.
6のペース−コレクタ間にそれぞれ安定用のコンデンサ
C□ +C2が接続されている。
また、第3図の差動増幅器で用いたトランジスタ25.
26を複合トランジスタに変更することにより、電流増
幅器を可変することができるようになっCいる。
26を複合トランジスタに変更することにより、電流増
幅器を可変することができるようになっCいる。
上記複合トランジスタについて第6図(a)から(d/
lを用いて説明する。すなわち、第6図(a)はNPN
形の単一トランジスタQ1を示し、同図(b)はトラン
ジスタQエ +Q2のエミツタ面積比、および力Vント
ミラーの原理により電流増幅率nの単一トランジスタと
見なすことができる。
lを用いて説明する。すなわち、第6図(a)はNPN
形の単一トランジスタQ1を示し、同図(b)はトラン
ジスタQエ +Q2のエミツタ面積比、および力Vント
ミラーの原理により電流増幅率nの単一トランジスタと
見なすことができる。
また、第6図(c) l (d)も同図(b)と同様に
、カレントミラーの原理により一定の電流増幅率を持っ
た単一トランジスタと見なすことができる。すなわち、
第6図(c)の電流増幅率はトランジスタQ2を流れる
コレクタ電流と端子Bを流れる電流との比で決定され、
同図(d)の場合は同図(c)のトランジスタQ1が無
い場合と見なすことができる。
、カレントミラーの原理により一定の電流増幅率を持っ
た単一トランジスタと見なすことができる。すなわち、
第6図(c)の電流増幅率はトランジスタQ2を流れる
コレクタ電流と端子Bを流れる電流との比で決定され、
同図(d)の場合は同図(c)のトランジスタQ1が無
い場合と見なすことができる。
第7図は第3図の差動増幅器をボルテージフォロアに用
い、トランジスタ25を第6図(b)に示す複合トラン
ジスタ41に変更し、トランジスタ26を第6図(c)
に示す複合トランジスタ42に変更し、電流槽I−率を
変更したものである。
い、トランジスタ25を第6図(b)に示す複合トラン
ジスタ41に変更し、トランジスタ26を第6図(c)
に示す複合トランジスタ42に変更し、電流槽I−率を
変更したものである。
第8図は第3図の差動増幅器において、電υ1c源22
を省略したものであり、NPN形トランジスタ51およ
び複合トランジスタ52が追加されている。(動作は第
3図の説明と同様にa17J査可であるが省略) 第9図は第5図の差動増幅器において、1(iθル源2
2を省略したものであり、NPN形トランジスタ6)お
よびカレントミラー比(1対4)をもつ複合トランジス
タ62が追加されている。
を省略したものであり、NPN形トランジスタ51およ
び複合トランジスタ52が追加されている。(動作は第
3図の説明と同様にa17J査可であるが省略) 第9図は第5図の差動増幅器において、1(iθル源2
2を省略したものであり、NPN形トランジスタ6)お
よびカレントミラー比(1対4)をもつ複合トランジス
タ62が追加されている。
この場合、トランジスタ24がトランノスク2302倍
になっているのは、単一トランジスタ当りの直流′直流
、すなわちトランジスタのエミッタに流れる電流密度な
同一にし、トランジスタ23のベース・エミッタ電圧v
BE1とトランジスタ24のベース・エミッタ電圧vI
]I2を一致させ、精度の艮い、DCオフセットの無い
ボルテージフォロア回路とするためである。すなわち、
トランジスタのベース・エミッタ間電圧vBEは一般に
次式として知られている。
になっているのは、単一トランジスタ当りの直流′直流
、すなわちトランジスタのエミッタに流れる電流密度な
同一にし、トランジスタ23のベース・エミッタ電圧v
BE1とトランジスタ24のベース・エミッタ電圧vI
]I2を一致させ、精度の艮い、DCオフセットの無い
ボルテージフォロア回路とするためである。すなわち、
トランジスタのベース・エミッタ間電圧vBEは一般に
次式として知られている。
IC
VBE=vT−tn−7
■Tは熱@1圧であり、Ta = 25℃で約26 m
V +■oはトランジスタに流れるコレクタ電流、I
8はトランジスタの飽和′亀流であり、次式のように考
えられている。
V +■oはトランジスタに流れるコレクタ電流、I
8はトランジスタの飽和′亀流であり、次式のように考
えられている。
I =J ・・・ A
s s
Jsはトランジスタの一定のエミッタ面積を基準として
考えた場合の飽和電流密度であり、Aはそのエミッタ面
積に対する面積比である。この結果、vBEを揃えるた
めに、ICを2倍にすれば■、つまりAを2倍にする必
要がある。
考えた場合の飽和電流密度であり、Aはそのエミッタ面
積に対する面積比である。この結果、vBEを揃えるた
めに、ICを2倍にすれば■、つまりAを2倍にする必
要がある。
これにより、第9図において、トランジスタ23.24
のベース・エミッタ電圧が一致することを説明する。
のベース・エミッタ電圧が一致することを説明する。
すなわち、トランジスタ、? a 、 24oN流増幅
率がある程度あり、トランジスタ25に印加される基準
電流■。がトランジスタ25のコレクタ電流と見なすこ
とができる。
率がある程度あり、トランジスタ25に印加される基準
電流■。がトランジスタ25のコレクタ電流と見なすこ
とができる。
又、トランジスタ25,61のベース・エミッタ電圧が
等しいので、トランジスタ61のコレクタにもトランジ
スタ25のコレクタと同じ直流電流「工。」が流れ、ト
ランジスタ23のコレ形トランジスタの電流増幅率を「
β9」とする。
等しいので、トランジスタ61のコレクタにもトランジ
スタ25のコレクタと同じ直流電流「工。」が流れ、ト
ランジスタ23のコレ形トランジスタの電流増幅率を「
β9」とする。
次に、カレントミラー回路の複合トランジスタ62によ
り、トランジスタ26のコレクタ「電流は「4工。」と
なる。これにより、トランジスタ26のペース電流はト
ランジスタ24のコレクトランジスタ24のコレクタ電
流はトランジスタ2302倍となる。したがって、トラ
ンジスタ24の大ぎさはトランジスタ23の2倍である
ので、トランジスタ23.24のベース・エミッタ電圧
が一致する。
り、トランジスタ26のコレクタ「電流は「4工。」と
なる。これにより、トランジスタ26のペース電流はト
ランジスタ24のコレクトランジスタ24のコレクタ電
流はトランジスタ2302倍となる。したがって、トラ
ンジスタ24の大ぎさはトランジスタ23の2倍である
ので、トランジスタ23.24のベース・エミッタ電圧
が一致する。
以上詳述したようにこの発明によれば、低電圧動作が可
能で、特に電源電圧が0.9がルトても動作可能であり
、直流オフセットが少なく、高入力インピーダンスの差
動増幅器を提供できる。
能で、特に電源電圧が0.9がルトても動作可能であり
、直流オフセットが少なく、高入力インピーダンスの差
動増幅器を提供できる。
第1図および第2図は従来の差動増幅器の構成を示す回
路図、第3図から第9図はこの発明の一実施例を示すも
ので、第3図は基本構成を示す回路図、第4図は第3図
の回路動作を説明するだめの回路図、第5図は第3図の
応用例を説明するためのボルテージフォロア回路を示ス
図、第6図は複合トランジスタを説明するための回路図
、第7図は第5図に複合トランジスタを用いた例を示す
回路図、第8図は第3図の直流源22を省略した場合の
例を示す回路図、第9図は第8図の応用例を説明するた
めのがルテージフォロア回路を示す図である。 2ノ・・・電流源(第1の電流源)、22・・・吊、流
源(第2の電流源)、23・・・PNP形トシンジスタ
(第1のトランジスタ)、24川1)NP形トランジス
タ(第2のトランジスタ)、25・・・NPN形トラン
ジスタ(第3のトランジスタ)、26・・NPN形トラ
ンゾスタ、27・・・端子(第1の電源端子)、28.
29・・・端子(差動入力端子)、30・・・端子(第
2の電源端子)、3ノ・・・端子(M動出力端子)。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第4図 第5図 第7図 第8図
路図、第3図から第9図はこの発明の一実施例を示すも
ので、第3図は基本構成を示す回路図、第4図は第3図
の回路動作を説明するだめの回路図、第5図は第3図の
応用例を説明するためのボルテージフォロア回路を示ス
図、第6図は複合トランジスタを説明するための回路図
、第7図は第5図に複合トランジスタを用いた例を示す
回路図、第8図は第3図の直流源22を省略した場合の
例を示す回路図、第9図は第8図の応用例を説明するた
めのがルテージフォロア回路を示す図である。 2ノ・・・電流源(第1の電流源)、22・・・吊、流
源(第2の電流源)、23・・・PNP形トシンジスタ
(第1のトランジスタ)、24川1)NP形トランジス
タ(第2のトランジスタ)、25・・・NPN形トラン
ジスタ(第3のトランジスタ)、26・・NPN形トラ
ンゾスタ、27・・・端子(第1の電源端子)、28.
29・・・端子(差動入力端子)、30・・・端子(第
2の電源端子)、3ノ・・・端子(M動出力端子)。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第4図 第5図 第7図 第8図
Claims (3)
- (1) ペースが一方の差動入力端子に接続され、エミ
ッタが第1の電流源を介して第1の電源端子に接続され
る第1のトランジスタと、この第1のトランジスタと同
極性で、ベースが他方の差動入力端子に接続され、エミ
ッタが第1のトランジスタのエミッタと共通に第1の電
流源を介して前記第1の電源端子に接続される第2のト
ランジスタと、前記第1.第2のトランジスタと逆極性
で、ペースが第1のトランジスタのコレクタに接続され
、コレクタが第1.第2のトランジスタのエミッタと共
通に第1の電流源を介して前記第1の電源端子に接続さ
れ、エミッタが第2の電源端子に接続される第3のトラ
ンジスタと、この第3のトランジスタと同極性で、ベー
スが第2のトランジスタのコレクタに接続され、コレク
タが差動出力端子に接続されるとともに、第2の電流源
を介して前記第1の電源端子に接続され、エミッタが前
記第3のトランジスタのエミッタと共通に前i己第20
′亀源端子に接続される第4のトランジスタとを具(+
#iしたことを特徴とする差動増幅器。 - (2)前記第1.第2のトランジスタがPNP形トラン
ジスタで、第3.第4のトランジスタがNPN形トラン
ジスタであることを特徴とする特許請求の範囲第1項記
載の差動増幅器。 - (3) 前記第3.第4のトランジスタが複合トランジ
スタで構成されることを特徴とする特許請求の範囲第1
項記載の差動増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59042755A JPS60187112A (ja) | 1984-03-06 | 1984-03-06 | 差動増幅器 |
KR1019850000764A KR890004771B1 (ko) | 1984-03-06 | 1985-02-07 | 차동 증폭기 |
US06/708,523 US4590435A (en) | 1984-03-06 | 1985-03-05 | High input impedance differential amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59042755A JPS60187112A (ja) | 1984-03-06 | 1984-03-06 | 差動増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60187112A true JPS60187112A (ja) | 1985-09-24 |
JPH0247883B2 JPH0247883B2 (ja) | 1990-10-23 |
Family
ID=12644813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59042755A Granted JPS60187112A (ja) | 1984-03-06 | 1984-03-06 | 差動増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4590435A (ja) |
JP (1) | JPS60187112A (ja) |
KR (1) | KR890004771B1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62169521U (ja) * | 1986-04-15 | 1987-10-27 | ||
JP2013211618A (ja) * | 2012-03-30 | 2013-10-10 | Nippon Telegr & Teleph Corp <Ntt> | 複合トランジスタ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5510745A (en) * | 1987-07-29 | 1996-04-23 | Fujitsu Limited | High-speed electronic circuit having a cascode configuration |
JPH0770935B2 (ja) * | 1989-10-06 | 1995-07-31 | 株式会社東芝 | 差動電流増幅回路 |
EP0608938A1 (fr) * | 1993-01-27 | 1994-08-03 | Philips Composants | Amplificateur à étage différentiel d'entrée et capacité de stabilisation intégrée |
DE4311411A1 (de) * | 1993-04-07 | 1994-10-13 | Philips Patentverwaltung | Verstärkeranordnung |
WO2001073944A1 (en) * | 2000-03-31 | 2001-10-04 | Stmicroelectronics Asia Pacific Pte Ltd | Bipolar input stage circuit |
US6549072B1 (en) * | 2002-01-16 | 2003-04-15 | Medtronic, Inc. | Operational amplifier having improved input offset performance |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5010954A (ja) * | 1974-04-16 | 1975-02-04 | ||
US3946325A (en) * | 1974-07-05 | 1976-03-23 | Rca Corporation | Transistor amplifier |
US4232271A (en) * | 1979-02-05 | 1980-11-04 | National Semiconductor Corporation | Instrumentation amplifier with extended common mode range |
-
1984
- 1984-03-06 JP JP59042755A patent/JPS60187112A/ja active Granted
-
1985
- 1985-02-07 KR KR1019850000764A patent/KR890004771B1/ko not_active IP Right Cessation
- 1985-03-05 US US06/708,523 patent/US4590435A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62169521U (ja) * | 1986-04-15 | 1987-10-27 | ||
JP2013211618A (ja) * | 2012-03-30 | 2013-10-10 | Nippon Telegr & Teleph Corp <Ntt> | 複合トランジスタ |
Also Published As
Publication number | Publication date |
---|---|
KR850008253A (ko) | 1985-12-13 |
KR890004771B1 (ko) | 1989-11-25 |
US4590435A (en) | 1986-05-20 |
JPH0247883B2 (ja) | 1990-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4456887A (en) | Differential amplifier | |
US4647839A (en) | High precision voltage-to-current converter, particularly for low supply voltages | |
US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
JPS5995621A (ja) | 基準電圧回路 | |
JPH0344447B2 (ja) | ||
JPS60187112A (ja) | 差動増幅器 | |
JPS6155288B2 (ja) | ||
US3544882A (en) | Electric current range converting amplifier | |
JPH0770935B2 (ja) | 差動電流増幅回路 | |
JPH0263206A (ja) | カレントミラー回路 | |
US4370608A (en) | Integrable conversion circuit for converting input voltage to output current or voltage | |
US4047118A (en) | Transistor amplifier circuit | |
JPS6259926B2 (ja) | ||
JP2969665B2 (ja) | バイアス電圧設定回路 | |
JPS63133707A (ja) | 差動増幅回路 | |
JPH03284004A (ja) | エミッタフォロア回路 | |
JPS62117403A (ja) | カレントミラ−回路 | |
JPH0487407A (ja) | バッファ回路 | |
JPH06216665A (ja) | 電圧/電流変換回路 | |
JPS5950605A (ja) | カレントミラ−回路 | |
JPS62118621A (ja) | 差動増幅回路 | |
JPS63309014A (ja) | 電圧−電流変換回路 | |
JPS62133810A (ja) | 掛算回路 | |
JPH05121971A (ja) | 差動増幅器 | |
JPH05299947A (ja) | 差動増幅器 |