JPH05299947A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH05299947A JPH05299947A JP4103036A JP10303692A JPH05299947A JP H05299947 A JPH05299947 A JP H05299947A JP 4103036 A JP4103036 A JP 4103036A JP 10303692 A JP10303692 A JP 10303692A JP H05299947 A JPH05299947 A JP H05299947A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- transistor
- input terminal
- resistor
- trs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】２つの抵抗値の比で増幅率が決まるような差動
増幅器においてトランジスタのエミッタ抵抗の値に影響
されない出力電圧を得ることが可能な差動増幅器を提供
すること。 【構成】２つの第１の抵抗ＲL と第１、および、第２の
トランジスタＱ1 ，Ｑ2 との並列回路と、上記トランジ
スタのエミッタ間に接続される第２の抵抗ＲEと、トラ
ンジスタＱ1 ，Ｑ2 の電流を取り込む定電流源回路Ｉc
1，Ｉc2とで構成される差動増幅器において、非反転入
力端子を第１，第２の入力端子に接続し、反転入力端子
をトランジスタＱ1 ，Ｑ2 のエミッタに接続し、その出
力端子をトランジスタＱ1 ，Ｑ2 のベースに接続した第
１，第２の差動増幅器と有することを特徴とする。
増幅器においてトランジスタのエミッタ抵抗の値に影響
されない出力電圧を得ることが可能な差動増幅器を提供
すること。 【構成】２つの第１の抵抗ＲL と第１、および、第２の
トランジスタＱ1 ，Ｑ2 との並列回路と、上記トランジ
スタのエミッタ間に接続される第２の抵抗ＲEと、トラ
ンジスタＱ1 ，Ｑ2 の電流を取り込む定電流源回路Ｉc
1，Ｉc2とで構成される差動増幅器において、非反転入
力端子を第１，第２の入力端子に接続し、反転入力端子
をトランジスタＱ1 ，Ｑ2 のエミッタに接続し、その出
力端子をトランジスタＱ1 ，Ｑ2 のベースに接続した第
１，第２の差動増幅器と有することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅器、詳しく
は、２つの抵抗値の比で増幅率が決まるような差動増幅
器に関する。
は、２つの抵抗値の比で増幅率が決まるような差動増幅
器に関する。
【０００２】
【従来の技術】従来、２つの抵抗値の比で増幅率の決ま
るような差動増幅器として各種のものがあるが、図３は
その差動増幅器の一例を示す回路図である。この従来の
差動増幅器は、第１，第２のトランジスタであるＮＰＮ
トランジスタＱ1 ，Ｑ2 と、第１の抵抗である２つの負
荷抵抗ＲL と、第２の抵抗ＲE と、定電流源回路Ｉc1、
および、Ｉc2と、第１，２の入力端子Ｉn1，Ｉn2と、第
１，２の出力端子ｏｕｔ1 ，ｏｕｔ2 とで構成されてい
る。図３に示すように、トランジスタＱ1 のベースが入
力端子Ｉn1に接続され、コレクタが抵抗ＲL を介して第
１の電源であるＶccに接続されるとともに出力端子ｏｕ
ｔ1 に接続される。また、該トランジスタのエミッタは
抵抗ＲE の一端に接続されるとともに定電流源回路Ｉc1
を介して第２の電源であるＧＮＤ（GUROUND ）に接地さ
れている。また、トランジスタＱ2 のベースは入力端子
Ｉn2に接続され、コレクタは抵抗ＲL を介して上記電源
Ｖccに接続されるとともに、出力端子ｏｕｔ2 に接続さ
れる。また、該トランジスタのエミッタは、抵抗ＲE の
他端に接続される定電流源回路Ｉc2を介して上記ＧＮＤ
に接地されている。なお、上記定電流源回路Ｉc1とＩc2
の電流値はともに等しく、電流値Ｉ0 とする。
るような差動増幅器として各種のものがあるが、図３は
その差動増幅器の一例を示す回路図である。この従来の
差動増幅器は、第１，第２のトランジスタであるＮＰＮ
トランジスタＱ1 ，Ｑ2 と、第１の抵抗である２つの負
荷抵抗ＲL と、第２の抵抗ＲE と、定電流源回路Ｉc1、
および、Ｉc2と、第１，２の入力端子Ｉn1，Ｉn2と、第
１，２の出力端子ｏｕｔ1 ，ｏｕｔ2 とで構成されてい
る。図３に示すように、トランジスタＱ1 のベースが入
力端子Ｉn1に接続され、コレクタが抵抗ＲL を介して第
１の電源であるＶccに接続されるとともに出力端子ｏｕ
ｔ1 に接続される。また、該トランジスタのエミッタは
抵抗ＲE の一端に接続されるとともに定電流源回路Ｉc1
を介して第２の電源であるＧＮＤ（GUROUND ）に接地さ
れている。また、トランジスタＱ2 のベースは入力端子
Ｉn2に接続され、コレクタは抵抗ＲL を介して上記電源
Ｖccに接続されるとともに、出力端子ｏｕｔ2 に接続さ
れる。また、該トランジスタのエミッタは、抵抗ＲE の
他端に接続される定電流源回路Ｉc2を介して上記ＧＮＤ
に接地されている。なお、上記定電流源回路Ｉc1とＩc2
の電流値はともに等しく、電流値Ｉ0 とする。
【０００３】次に図３の差動増幅器の動作について、第
１，２の入力端子Ｉn1，Ｉn2に交流信号が入力された場
合を考える。このときの入力電圧の交流成分をΔＶinと
し、そのとき抵抗ＲE に流れる電流の変化量をΔi とす
ると、 ΔＶin＝Δi・ＲE Δｉ ＝ΔＶin／ＲE となる。よって、出力電圧の交流成分ΔＶout は、 ΔＶout ＝２・ＲL・Δｉ ＝２・（ＲL／ＲE）・ΔＶin …………………（１） となる。（１）式から、本差動増幅器の出力電圧の交流
成分ΔＶout は抵抗ＲL，ＲE の抵抗比によって簡単に
決めることができる。
１，２の入力端子Ｉn1，Ｉn2に交流信号が入力された場
合を考える。このときの入力電圧の交流成分をΔＶinと
し、そのとき抵抗ＲE に流れる電流の変化量をΔi とす
ると、 ΔＶin＝Δi・ＲE Δｉ ＝ΔＶin／ＲE となる。よって、出力電圧の交流成分ΔＶout は、 ΔＶout ＝２・ＲL・Δｉ ＝２・（ＲL／ＲE）・ΔＶin …………………（１） となる。（１）式から、本差動増幅器の出力電圧の交流
成分ΔＶout は抵抗ＲL，ＲE の抵抗比によって簡単に
決めることができる。
【０００４】
【発明が解決しようとする課題】しかし、上述の図３の
従来の差動増幅器は、理想的には差動増幅回路の出力電
圧の交流成分ΔＶout は（１）式のように示されるが、
実際の小信号を取り扱う場合、トランジスタＱ1 ，Ｑ2
のエミッタ抵抗を考慮しなければならない。その抵抗値
をｒe とすると、出力電圧の交流成分ΔＶout は、前記
電流の変化量Δｉから求められる。即ち、 Δｉ・ｒe＋Δｉ・ＲE＝−Δｉ・ｒe＋ΔＶin ２Δｉ・ｒe＋Δｉ・ＲE＝ΔＶin となり、電流の変化量Δｉを求めると、 Δｉ＝ΔＶin／（２・ｒe＋ＲE） となる。また、出力電圧の交流成分ΔＶout は次式で与
えられる。即ち、 ΔＶout ＝２・ＲL・Δｉ となる。従って、同交流成分ΔＶout は、 ΔＶout ＝２・（ＲL／（２・ｒe＋ＲE））・ΔＶin となり、抵抗値ｒe による誤差が生じることになる。
従来の差動増幅器は、理想的には差動増幅回路の出力電
圧の交流成分ΔＶout は（１）式のように示されるが、
実際の小信号を取り扱う場合、トランジスタＱ1 ，Ｑ2
のエミッタ抵抗を考慮しなければならない。その抵抗値
をｒe とすると、出力電圧の交流成分ΔＶout は、前記
電流の変化量Δｉから求められる。即ち、 Δｉ・ｒe＋Δｉ・ＲE＝−Δｉ・ｒe＋ΔＶin ２Δｉ・ｒe＋Δｉ・ＲE＝ΔＶin となり、電流の変化量Δｉを求めると、 Δｉ＝ΔＶin／（２・ｒe＋ＲE） となる。また、出力電圧の交流成分ΔＶout は次式で与
えられる。即ち、 ΔＶout ＝２・ＲL・Δｉ となる。従って、同交流成分ΔＶout は、 ΔＶout ＝２・（ＲL／（２・ｒe＋ＲE））・ΔＶin となり、抵抗値ｒe による誤差が生じることになる。
【０００５】本発明は、上述の不具合を解決するため、
２つの抵抗比で増幅率の決まる差動増幅器において、出
力電圧がトランジスタのエミッタ抵抗に依存しない精度
の高い差動増幅器を提供することを目的とする。
２つの抵抗比で増幅率の決まる差動増幅器において、出
力電圧がトランジスタのエミッタ抵抗に依存しない精度
の高い差動増幅器を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の差動増幅器は、
第１の電源と第２の電源間に配設され、２つの第１の抵
抗と、該第１の抵抗にそれぞれ接続される第１のトラン
ジスタ、および、第２のトランジスタと、上記第１のト
ランジスタと第２のトランジスタのエミッタ間に接続さ
れる第２の抵抗と、上記第１のトランジスタおよび第２
のトランジスタのエミッタからの電流を取り込む定電流
源回路とで構成される差動増幅器において、非反転入力
端子が第１の入力端子に接続され、反転入力端子が上記
第１のトランジスタのエミッタに接続され、出力端子が
上記第１のトランジスタのベースに接続された第１の差
動増幅器と、非反転入力端子が第２の入力端子に接続さ
れ、反転入力端子が上記第２のトランジスタのエミッタ
に接続され、出力端子を上記第２のトランジスタのベー
スに接続された第２の差動増幅器とを有することを特徴
とする。
第１の電源と第２の電源間に配設され、２つの第１の抵
抗と、該第１の抵抗にそれぞれ接続される第１のトラン
ジスタ、および、第２のトランジスタと、上記第１のト
ランジスタと第２のトランジスタのエミッタ間に接続さ
れる第２の抵抗と、上記第１のトランジスタおよび第２
のトランジスタのエミッタからの電流を取り込む定電流
源回路とで構成される差動増幅器において、非反転入力
端子が第１の入力端子に接続され、反転入力端子が上記
第１のトランジスタのエミッタに接続され、出力端子が
上記第１のトランジスタのベースに接続された第１の差
動増幅器と、非反転入力端子が第２の入力端子に接続さ
れ、反転入力端子が上記第２のトランジスタのエミッタ
に接続され、出力端子を上記第２のトランジスタのベー
スに接続された第２の差動増幅器とを有することを特徴
とする。
【０００７】
【作用】上記第１の差動増幅器と第２の差動増幅器の電
圧増幅率を十分大きくとることによって、上記第１の入
力端子と第２の入力端子の入力に加わる電位差が常に第
２の抵抗の両端の電位差と等しくなり、第１および第２
のトランジスタのエミッタ抵抗分が無視でき、より理想
的に上記第１の抵抗と第２の抵抗の比で増幅率が決まる
差動増幅器が得られる。
圧増幅率を十分大きくとることによって、上記第１の入
力端子と第２の入力端子の入力に加わる電位差が常に第
２の抵抗の両端の電位差と等しくなり、第１および第２
のトランジスタのエミッタ抵抗分が無視でき、より理想
的に上記第１の抵抗と第２の抵抗の比で増幅率が決まる
差動増幅器が得られる。
【０００８】
【実施例】以下、本発明を図示の実施例により説明す
る。図１は、本発明の第１実施例を示す差動増幅器の回
路図である。本実施例の差動増幅器は、前記図３に示し
た従来の差動増幅器に対して、入力電圧を第１，第２の
差動増幅器ＯＰ1 ，ＯＰ2 を介して入力する回路構成と
する点が異なるものである。即ち、図１に示すように、
第１の差動増幅器ＯＰ1 を設け、その非反転入力端子を
第１の入力端子Ｉn1に接続する。また、該増幅器ＯＰ1
の反転入力端子を第１のトランジスタＱ1 のエミッタに
接続し、その出力をトランジスタＱ1のベースに接続す
る。更に、第２の差動増幅器ＯＰ2 を設け、その非反転
入力端子を第２の入力端子Ｉn2に接続する。また、該増
幅器ＯＰ2 の反転入力端子を第２のトランジスタＱ2 に
エミッタに接続し、その出力をトランジスタＱ2 のベー
スに接続する。
る。図１は、本発明の第１実施例を示す差動増幅器の回
路図である。本実施例の差動増幅器は、前記図３に示し
た従来の差動増幅器に対して、入力電圧を第１，第２の
差動増幅器ＯＰ1 ，ＯＰ2 を介して入力する回路構成と
する点が異なるものである。即ち、図１に示すように、
第１の差動増幅器ＯＰ1 を設け、その非反転入力端子を
第１の入力端子Ｉn1に接続する。また、該増幅器ＯＰ1
の反転入力端子を第１のトランジスタＱ1 のエミッタに
接続し、その出力をトランジスタＱ1のベースに接続す
る。更に、第２の差動増幅器ＯＰ2 を設け、その非反転
入力端子を第２の入力端子Ｉn2に接続する。また、該増
幅器ＯＰ2 の反転入力端子を第２のトランジスタＱ2 に
エミッタに接続し、その出力をトランジスタＱ2 のベー
スに接続する。
【０００９】そして、前記図３の差動増幅器と同様に第
１，第２のトランジスタＱ1 ，Ｑ2のコレクタは、それ
ぞれ第１の抵抗ＲL を介して、第１の電源であるＶccに
接続されおり、更に、第１，２の出力端子ｏｕｔ1 ，ｏ
ｕｔ2 に接続されている。また、上記第１，第２のトラ
ンジスタＱ1 ，Ｑ2 のエミッタは、それぞれ電流値がＩ
0 である定電流源回路Ｉc1，Ｉc2を介して第２の電源で
あるＧＮＤに接続されている。更に、双方のエミッタ間
には第３の抵抗ＲE が接続されている。
１，第２のトランジスタＱ1 ，Ｑ2のコレクタは、それ
ぞれ第１の抵抗ＲL を介して、第１の電源であるＶccに
接続されおり、更に、第１，２の出力端子ｏｕｔ1 ，ｏ
ｕｔ2 に接続されている。また、上記第１，第２のトラ
ンジスタＱ1 ，Ｑ2 のエミッタは、それぞれ電流値がＩ
0 である定電流源回路Ｉc1，Ｉc2を介して第２の電源で
あるＧＮＤに接続されている。更に、双方のエミッタ間
には第３の抵抗ＲE が接続されている。
【００１０】次に、以上のように構成された本実施例の
差動増幅器の動作について述べる。なお、ＯＰ1 ，ＯＰ
2 の電圧増幅率及び各トランジスタの電流増幅率ｈFEは
１より十分大きいものとする。まず、差動増幅器ＯＰ1
の入力電圧をＶin1 とすると、抵抗ＲE の１端であるＡ
点の電圧ＶA は、 ＶA ＝Ｖin1 となり、一方、差動増幅器ＯＰ2 の入力電圧をＶin2 と
すると、抵抗ＲE の他端であるＢ点の電圧ＶB も、 ＶB ＝Ｖin2 となって、入力電圧と常に同電位になる。従って、出力
端子ｏｕｔ1 ，ｏｕｔ2の差である出力電圧の交流成分
ΔＶout は、（１）式と同様に、 ΔＶout ＝２・（ＲL／ＲE）・ΔＶin となり、出力電圧ΔＶout はエミッタ抵抗ｒe に依存し
ないことになる。このように本実施例の差動増幅器にお
いては、第１の抵抗ＲL と第２の抵抗ＲE の比に比例し
た、より精度の高い出力電圧を得ることができる。
差動増幅器の動作について述べる。なお、ＯＰ1 ，ＯＰ
2 の電圧増幅率及び各トランジスタの電流増幅率ｈFEは
１より十分大きいものとする。まず、差動増幅器ＯＰ1
の入力電圧をＶin1 とすると、抵抗ＲE の１端であるＡ
点の電圧ＶA は、 ＶA ＝Ｖin1 となり、一方、差動増幅器ＯＰ2 の入力電圧をＶin2 と
すると、抵抗ＲE の他端であるＢ点の電圧ＶB も、 ＶB ＝Ｖin2 となって、入力電圧と常に同電位になる。従って、出力
端子ｏｕｔ1 ，ｏｕｔ2の差である出力電圧の交流成分
ΔＶout は、（１）式と同様に、 ΔＶout ＝２・（ＲL／ＲE）・ΔＶin となり、出力電圧ΔＶout はエミッタ抵抗ｒe に依存し
ないことになる。このように本実施例の差動増幅器にお
いては、第１の抵抗ＲL と第２の抵抗ＲE の比に比例し
た、より精度の高い出力電圧を得ることができる。
【００１１】次に、本発明の第２実施例を示す差動増幅
器の回路図を図２に示す。本実施例の差動増幅器の構成
は、前記第１実施例のものに対して、定電流源回路とし
て１つの回路Ｉc3を用いる点が異なる。即ち、図２に示
すように第２の抵抗を２分割して２つの抵抗ＲE1とＲE2
とし、その一端をそれぞれ第１，第２のトランジスタＱ
1 ，Ｑ2 のエミッタに接続する。他端を上記定電流源回
路Ｉc3に接続する。その定電流源回路Ｉc3は第２の電源
であるＧＮＤに接続される。定電流源回路Ｉc3の電流値
はＩ0 とする。また、上記抵抗ＲE1とＲE2の抵抗値は前
記抵抗ＲE の１／２とする。その他の回路構成は、第１
の入力端子Ｉn1と第２の入力端子Ｉn2がそれぞれ差動増
幅器の非反転入力端子に接続されていること、また、反
転入力端子はトランジスタＱ1 ，Ｑ2 のエミッタに接続
されていること、トランジスタＱ1 ，Ｑ2 コレクタに出
力端子ｏｕｔ1 ，ｏｕｔ2 に接続されていること等、上
記実施例のものと同一とする。
器の回路図を図２に示す。本実施例の差動増幅器の構成
は、前記第１実施例のものに対して、定電流源回路とし
て１つの回路Ｉc3を用いる点が異なる。即ち、図２に示
すように第２の抵抗を２分割して２つの抵抗ＲE1とＲE2
とし、その一端をそれぞれ第１，第２のトランジスタＱ
1 ，Ｑ2 のエミッタに接続する。他端を上記定電流源回
路Ｉc3に接続する。その定電流源回路Ｉc3は第２の電源
であるＧＮＤに接続される。定電流源回路Ｉc3の電流値
はＩ0 とする。また、上記抵抗ＲE1とＲE2の抵抗値は前
記抵抗ＲE の１／２とする。その他の回路構成は、第１
の入力端子Ｉn1と第２の入力端子Ｉn2がそれぞれ差動増
幅器の非反転入力端子に接続されていること、また、反
転入力端子はトランジスタＱ1 ，Ｑ2 のエミッタに接続
されていること、トランジスタＱ1 ，Ｑ2 コレクタに出
力端子ｏｕｔ1 ，ｏｕｔ2 に接続されていること等、上
記実施例のものと同一とする。
【００１２】以上のように構成された本実施例の差動増
幅器においても、前記第１実施例のものと同様に第１，
第２のトランジスタＱ1 ，Ｑ2 のエミッタの電位差は第
１，２の入力端子Ｉn1，Ｉn2の交流分ΔＶinに等しくな
り、従って、出力端子ｏｕｔ1 ，ｏｕｔ2 の交流分ΔＶ
out も第１の抵抗ＲL と第２の抵抗ＲE の比で示され、
トランジスタＱ1 ，Ｑ2 のエミッタ抵抗ｒe に影響され
ないことになる。
幅器においても、前記第１実施例のものと同様に第１，
第２のトランジスタＱ1 ，Ｑ2 のエミッタの電位差は第
１，２の入力端子Ｉn1，Ｉn2の交流分ΔＶinに等しくな
り、従って、出力端子ｏｕｔ1 ，ｏｕｔ2 の交流分ΔＶ
out も第１の抵抗ＲL と第２の抵抗ＲE の比で示され、
トランジスタＱ1 ，Ｑ2 のエミッタ抵抗ｒe に影響され
ないことになる。
【００１３】なお、上述の実施例に用いたトランジスタ
Ｑ1 ，Ｑ2 はいずれもｎｐｎトランジスタで構成してい
るが、ｐｎｐトランジスタにより構成することもでき
る。その場合、電流源回路の電流の流出方向と電源電圧
ＶccとＧＮＤの電位関係を逆にする必要がある。
Ｑ1 ，Ｑ2 はいずれもｎｐｎトランジスタで構成してい
るが、ｐｎｐトランジスタにより構成することもでき
る。その場合、電流源回路の電流の流出方向と電源電圧
ＶccとＧＮＤの電位関係を逆にする必要がある。
【００１４】
【発明の効果】上述のように本発明の差動増幅器は、非
反転入力端子を第１の入力端子に接続し、反転入力端子
を第１のトランジスタのエミッタに接続し、その出力端
子を第１のトランジスタのベースに接続した第１の差動
増幅器と、同じく差動増幅器の非反転入力端子を第２の
入力端子に接続し、反転入力端子を第２のトランジスタ
のエミッタに接続し、その出力端子を第２のトランジス
タのベースに接続した第２の差動増幅器とを有するもの
としたので、各トランジスタのエミッタ抵抗の値に影響
されない出力電圧を得ることが可能な高精度の差動増幅
器を提供することができるなど顕著な効果を有してい
る。
反転入力端子を第１の入力端子に接続し、反転入力端子
を第１のトランジスタのエミッタに接続し、その出力端
子を第１のトランジスタのベースに接続した第１の差動
増幅器と、同じく差動増幅器の非反転入力端子を第２の
入力端子に接続し、反転入力端子を第２のトランジスタ
のエミッタに接続し、その出力端子を第２のトランジス
タのベースに接続した第２の差動増幅器とを有するもの
としたので、各トランジスタのエミッタ抵抗の値に影響
されない出力電圧を得ることが可能な高精度の差動増幅
器を提供することができるなど顕著な効果を有してい
る。
【図１】本発明の第１実施例を示す差動増幅器の回路
図。
図。
【図２】本発明の第２実施例を示す差動増幅器の回路
図。
図。
【図３】従来例の差動増幅器の回路図。
【符号の説明】 Ｖcc…………………第１の電源の電圧 ＧＮＤ………………第２の電源 Ｑ1 …………………第１のトランジスタ Ｑ2 …………………第２のトランジスタ ＯＰ1 ………………第１の差動増幅器 ＯＰ2 ………………第２の差動増幅器 ＲL …………………第１の抵抗 ＲE ，ＲE1 ，ＲE2 …………………第２の抵抗 Ｉn1 ………………第１の入力端子 Ｉn2 ………………第２の入力端子
Claims (2)
- 【請求項１】第１の電源と第２の電源間に配設され、２
つの第１の抵抗と、該第１の抵抗にそれぞれ接続される
第１のトランジスタ、および、第２のトランジスタと、
上記第１のトランジスタと第２のトランジスタのエミッ
タ間に接続される第２の抵抗と、第１のトランジスタお
よび第２のトランジスタのエミッタからの電流を取り込
む定電流源回路とで構成される差動増幅器において、 非反転入力端子が第１の入力端子に接続され、反転入力
端子が上記第１のトランジスタのエミッタに接続され、
出力端子が上記第１のトランジスタのベースに接続され
た第１の差動増幅器と、 非反転入力端子が第２の入力端子に接続され、反転入力
端子が上記第２のトランジスタのエミッタに接続され、
出力端子を上記第２のトランジスタのベースに接続され
た第２の差動増幅器と、 を有することを特徴とする差動増幅器。 - 【請求項２】上記第２の抵抗を２つの抵抗に分離し、そ
の中点を定電流源回路に接続して構成することを特徴と
する請求項１に記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103036A JPH05299947A (ja) | 1992-04-22 | 1992-04-22 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4103036A JPH05299947A (ja) | 1992-04-22 | 1992-04-22 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05299947A true JPH05299947A (ja) | 1993-11-12 |
Family
ID=14343437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4103036A Withdrawn JPH05299947A (ja) | 1992-04-22 | 1992-04-22 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05299947A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728667B2 (en) | 2007-08-31 | 2010-06-01 | Yokogawa Electric Corporation | Differential amplifier |
-
1992
- 1992-04-22 JP JP4103036A patent/JPH05299947A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7728667B2 (en) | 2007-08-31 | 2010-06-01 | Yokogawa Electric Corporation | Differential amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| JPH1022748A (ja) | 電圧電流変換回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS60204108A (ja) | プツシユプル増幅器 | |
| US6891437B2 (en) | Current amplifier structure | |
| JPH05299947A (ja) | 差動増幅器 | |
| US4137506A (en) | Compound transistor circuitry | |
| JPS62293385A (ja) | 加算増幅器 | |
| JPS62227204A (ja) | 差動増幅器 | |
| JP2588164B2 (ja) | 反転増幅器 | |
| JPS63133707A (ja) | 差動増幅回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| JP2519809Y2 (ja) | 差動入出力形増幅回路 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JPH01278108A (ja) | 差動増幅回路 | |
| JP3063124B2 (ja) | 増幅回路 | |
| JPS63141402A (ja) | 差動増幅器用半導体集積回路装置 | |
| JPH0487407A (ja) | バッファ回路 | |
| JP3128361B2 (ja) | 差動増幅回路 | |
| JPS61153778A (ja) | アナログ演算回路 | |
| JPH06140847A (ja) | 差動増幅回路 | |
| JPH02265310A (ja) | 対数圧縮増幅回路 | |
| JPH0474887B2 (ja) | ||
| JPS6354809A (ja) | バイアス回路 | |
| JPH0389704A (ja) | 光集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |