JPS62227204A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS62227204A JPS62227204A JP61071757A JP7175786A JPS62227204A JP S62227204 A JPS62227204 A JP S62227204A JP 61071757 A JP61071757 A JP 61071757A JP 7175786 A JP7175786 A JP 7175786A JP S62227204 A JPS62227204 A JP S62227204A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- collector
- current source
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 28
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動増幅器に関する。
第２図は従来の差動増幅器の一例を示す回路図である。
トランジスタ１，２と、それぞれのトランジスタ１，２
のエミッタに接続された抵抗器３．４を備え、抵抗器３
，４の共通点には電流源５が接続され、トランジスタ１
．２のコレクタにはそれぞれ抵抗器６ａ、７ａが接続さ
れてさらに出力端子８．９へ接続され、トランジスタ１
，２のベースのそれぞれに入力端子１０．１１が接続さ
れて、出力端子８と９間には入力端子１０と１１間の入
力の増幅された電圧が出力として現われる。
のエミッタに接続された抵抗器３．４を備え、抵抗器３
，４の共通点には電流源５が接続され、トランジスタ１
．２のコレクタにはそれぞれ抵抗器６ａ、７ａが接続さ
れてさらに出力端子８．９へ接続され、トランジスタ１
，２のベースのそれぞれに入力端子１０．１１が接続さ
れて、出力端子８と９間には入力端子１０と１１間の入
力の増幅された電圧が出力として現われる。
第２図に示した従来の差動増幅器では、トランジスタ１
．２のベースに入力電圧を与え、それぞれのコレクタに
流れる電流の変化をコレクタの負荷抵抗である抵抗器６
，７での電圧変化として出力端子８，９より出力電圧と
して取り出す。これを式で示すと次のようになる。
．２のベースに入力電圧を与え、それぞれのコレクタに
流れる電流の変化をコレクタの負荷抵抗である抵抗器６
，７での電圧変化として出力端子８，９より出力電圧と
して取り出す。これを式で示すと次のようになる。
ＶＯＵＴ ＝ ＶＯＵＴ ｓ −ＶＯＵＴ２ ＝ １ｔ
ＲＬ−Ｉ２１もＬ＝（Ｉｔ Ｉ２）ＲＬ
・・・・・・（１）ｉ、−Ｉ２＝α（ＩＥＩ ＩＩ
２）Ｅ ｖｏｕ’ｒ ＝ １（ＩＬ Ｘ ここで■０ＵＴＩ ＋ ＶＯＵＴ２はトランジスタ１及
び２）出力電圧、ＶｏｔｒｔハＶｏｕｒｔ トＶＯＵＴ
２ トノ差分電圧、ＩＩ 、 Ｉ２ はトランジス
タ１及び２のコレクタに流れる電流、ＲＬはトランジス
タｌ及び２のコレクタの負荷抵抗、ｌＥｌ ｒ ＩＩ２
はトランジスタ１及び２のエミッタに流れる電流、
Ｖ Ｉ Ｎ １ ｒＶＩＮ２はトランジスタ１及び２０
入力電圧％ ＶＢＥＩ ＋ＶＢＥ２はトランジスタ１及
び２のベース・エミッタ間電圧、ｉｔＥはトランジスタ
１及び２のそれぞれのエミッタと電流源間に接続された
抵抗、αはトランジスタ１及び２のベース接地電流増幅
率、を示す。
ＲＬ−Ｉ２１もＬ＝（Ｉｔ Ｉ２）ＲＬ
・・・・・・（１）ｉ、−Ｉ２＝α（ＩＥＩ ＩＩ
２）Ｅ ｖｏｕ’ｒ ＝ １（ＩＬ Ｘ ここで■０ＵＴＩ ＋ ＶＯＵＴ２はトランジスタ１及
び２）出力電圧、ＶｏｔｒｔハＶｏｕｒｔ トＶＯＵＴ
２ トノ差分電圧、ＩＩ 、 Ｉ２ はトランジス
タ１及び２のコレクタに流れる電流、ＲＬはトランジス
タｌ及び２のコレクタの負荷抵抗、ｌＥｌ ｒ ＩＩ２
はトランジスタ１及び２のエミッタに流れる電流、
Ｖ Ｉ Ｎ １ ｒＶＩＮ２はトランジスタ１及び２０
入力電圧％ ＶＢＥＩ ＋ＶＢＥ２はトランジスタ１及
び２のベース・エミッタ間電圧、ｉｔＥはトランジスタ
１及び２のそれぞれのエミッタと電流源間に接続された
抵抗、αはトランジスタ１及び２のベース接地電流増幅
率、を示す。
式（２）で示すように、従来の差動増幅器ではトランジ
スタ１および２のベース・エミッタ間電圧の影響を受け
、入力電圧に対する出力電圧比の直線性が悪い問題点が
ある。また式（２）においてとなるように几Ｅを設定す
ると、差動増幅器の電圧増幅利得が低下する問題点があ
る。
スタ１および２のベース・エミッタ間電圧の影響を受け
、入力電圧に対する出力電圧比の直線性が悪い問題点が
ある。また式（２）においてとなるように几Ｅを設定す
ると、差動増幅器の電圧増幅利得が低下する問題点があ
る。
本発明の目的は、入力電圧に対する出力電圧との比の直
線性と電圧増幅利得を改善する差動増幅器を提供するこ
とにある。 。
線性と電圧増幅利得を改善する差動増幅器を提供するこ
とにある。 。
本発明の差動増幅器は、直列に接続された第１第２のト
ランジスタと、電源端子と前記第１のトランジスタのコ
レクタとの間に直列に接続された第１の負荷、第１の出
力端子及び第１の電流検出のコレクタとの間に直列に接
続された第２の負荷。
ランジスタと、電源端子と前記第１のトランジスタのコ
レクタとの間に直列に接続された第１の負荷、第１の出
力端子及び第１の電流検出のコレクタとの間に直列に接
続された第２の負荷。
第２の出力端子及び第２の電流検出手段と、前記第１の
抵抗器と前記第２の抵抗器との接続と基準電位点との間
に接続された第１の電流源と、前記電流端子と前記第２
のトランジスタのコレクタとの間に接続され前記第１の
電流検出手段から検出信号を受けて前記第１の負荷に流
れる電流と同じ値の電流値を出力とする第２の電流源と
、前記電源端子と前記第１のトランジスタのコレクタと
の間に接続され前記第２の電流検出手段から検出信号を
受けて前記第２の負荷に流れる電流と同じ値の電流を出
力とする第３の電流源と、前記電源端子に接続され、前
記第２の電流検出手段から検出信号を受けて前記第２の
負荷に流れる電流と同じ値の電流を出力とする第４の電
流源と、前記電源端子に接続され、前記第１の電流検出
手段から検出信号を受けて前記第１の負荷に流れる電流
と同じ値の電流を出力とする第５の電流源と、前記第１
のトランジスタのエミッタと基準電位点との間受けて前
記第１のトランジスタのエミッタにノ々イアスを供給す
る第１のバイアス供給回路と、前記第２のトランジスタ
と基準電位点との間に接続され、前記第５の電流源から
電流の供給を受けて前記第２のトランジスタのエミッタ
にバイアスを供給する第２のバイアス供給回路とを有し
ている。
抵抗器と前記第２の抵抗器との接続と基準電位点との間
に接続された第１の電流源と、前記電流端子と前記第２
のトランジスタのコレクタとの間に接続され前記第１の
電流検出手段から検出信号を受けて前記第１の負荷に流
れる電流と同じ値の電流値を出力とする第２の電流源と
、前記電源端子と前記第１のトランジスタのコレクタと
の間に接続され前記第２の電流検出手段から検出信号を
受けて前記第２の負荷に流れる電流と同じ値の電流を出
力とする第３の電流源と、前記電源端子に接続され、前
記第２の電流検出手段から検出信号を受けて前記第２の
負荷に流れる電流と同じ値の電流を出力とする第４の電
流源と、前記電源端子に接続され、前記第１の電流検出
手段から検出信号を受けて前記第１の負荷に流れる電流
と同じ値の電流を出力とする第５の電流源と、前記第１
のトランジスタのエミッタと基準電位点との間受けて前
記第１のトランジスタのエミッタにノ々イアスを供給す
る第１のバイアス供給回路と、前記第２のトランジスタ
と基準電位点との間に接続され、前記第５の電流源から
電流の供給を受けて前記第２のトランジスタのエミッタ
にバイアスを供給する第２のバイアス供給回路とを有し
ている。
次に本発明の一実施例について図を参照して説明する。
第１図は本発明の一実施例の回路図である。
この実施例は、直列に接続された第１及び第２のトラン
ジスタ１．２と、電源端子１３と第１のトランジスタ１
のコレクタとの間に直列に接続された第１の負荷６．第
１の出力端子８及び第１の電流検出手段１２と、電源端
子１３と第２のトランジスタ２のコレクタとの間に直列
に接続された第２の負荷７．第２の出力端子９及び第２
の電流検出手段２２と、第１の抵抗器３と第２の抵抗器
４との接続と基準電位点との間に接続された第１の電流
源５と、電源端子１３と第２のトランジスタ２のコレク
タとの間に接続され第１の電流検出手段１２から検出信
号を受けて第１の負荷６に流れる電流と同じ値の電流を
出力とする第２の電流源１４と、電源端子１３と第１の
トランジスタ１のコレクタとの間に接続され第２の電流
検出手段２２から検出信号を受けて第２の負荷７に流れ
る電流と同じ値の電流を出力とする第３の電流源２５と
、電源端子１３に接続され、第２の電流検出手段２２か
ら検出信号を受けて第２の負荷７に流れる電流と同じ値
の電流を出力とする第４の電流源２４と、電源端子１３
に接続され、第１の電流検出手段１２から検出信号を受
けて第１の負荷６に流れる電流と同じ値の電流を出力と
する第５の電流源１５と、第１のトランジスタ１のエミ
ッタと基準電位点との間に接続され、第４の電流源２４
から電流の供給を受けて第１のトランジスタ１のエミッ
タにバイアスを供給する第１のバイアス供給回路３０と
、第２のトランジスタ２と基準電位点との間に接続され
、第５の電流源１５から電流の供給を受けて第２のトラ
ンジスタ２のエミッタにバイアスを供給する第２のバイ
アス供給回路３１とを有している。
ジスタ１．２と、電源端子１３と第１のトランジスタ１
のコレクタとの間に直列に接続された第１の負荷６．第
１の出力端子８及び第１の電流検出手段１２と、電源端
子１３と第２のトランジスタ２のコレクタとの間に直列
に接続された第２の負荷７．第２の出力端子９及び第２
の電流検出手段２２と、第１の抵抗器３と第２の抵抗器
４との接続と基準電位点との間に接続された第１の電流
源５と、電源端子１３と第２のトランジスタ２のコレク
タとの間に接続され第１の電流検出手段１２から検出信
号を受けて第１の負荷６に流れる電流と同じ値の電流を
出力とする第２の電流源１４と、電源端子１３と第１の
トランジスタ１のコレクタとの間に接続され第２の電流
検出手段２２から検出信号を受けて第２の負荷７に流れ
る電流と同じ値の電流を出力とする第３の電流源２５と
、電源端子１３に接続され、第２の電流検出手段２２か
ら検出信号を受けて第２の負荷７に流れる電流と同じ値
の電流を出力とする第４の電流源２４と、電源端子１３
に接続され、第１の電流検出手段１２から検出信号を受
けて第１の負荷６に流れる電流と同じ値の電流を出力と
する第５の電流源１５と、第１のトランジスタ１のエミ
ッタと基準電位点との間に接続され、第４の電流源２４
から電流の供給を受けて第１のトランジスタ１のエミッ
タにバイアスを供給する第１のバイアス供給回路３０と
、第２のトランジスタ２と基準電位点との間に接続され
、第５の電流源１５から電流の供給を受けて第２のトラ
ンジスタ２のエミッタにバイアスを供給する第２のバイ
アス供給回路３１とを有している。
更に詳細に説明すると、トランジスタ４０．４１及び４
２は互いに整合がとられて、抵抗器５０゜５７は抵抗器
６ａと抵抗値を等しく設定すると、トランジスタ４１．
４２のコレクタには抵抗器６ａに流れる′電流と同じ値
の電流が流れる。また、同様にトランジスタ４３．４４
及び４５は互いに整合がとられて、抵抗器５２．５３は
抵抗器７ａと抵抗値を等しく設定すると、トランジスタ
４３゜４＋のコレクタには抵抗器７ａに流れる電流と同
じ値の電流が流れる。
２は互いに整合がとられて、抵抗器５０゜５７は抵抗器
６ａと抵抗値を等しく設定すると、トランジスタ４１．
４２のコレクタには抵抗器６ａに流れる′電流と同じ値
の電流が流れる。また、同様にトランジスタ４３．４４
及び４５は互いに整合がとられて、抵抗器５２．５３は
抵抗器７ａと抵抗値を等しく設定すると、トランジスタ
４３゜４＋のコレクタには抵抗器７ａに流れる電流と同
じ値の電流が流れる。
次に、トランジスタ４６と４７も互いに整合がとられて
、抵抗器５４．５５も互いに抵抗値を等しく設定すると
、トランジスタ４７のコレクタに流れる電流と同じ値の
電流がトランジスタ４６のコレクタに流れる。
、抵抗器５４．５５も互いに抵抗値を等しく設定すると
、トランジスタ４７のコレクタに流れる電流と同じ値の
電流がトランジスタ４６のコレクタに流れる。
”ｉｆ′ｃ１同様にトランジスタ４８．４９も互いに整
合がとられて、抵抗器５６．５７も互いに抵抗値を等し
く設定するとトランジスタ４８に流れる電流と同じ値の
電流がトランジスタ４９のコレクタに流れる。以上のこ
とを式を用いて表わすと次のようになる。
合がとられて、抵抗器５６．５７も互いに抵抗値を等し
く設定するとトランジスタ４８に流れる電流と同じ値の
電流がトランジスタ４９のコレクタに流れる。以上のこ
とを式を用いて表わすと次のようになる。
ＩＥＩ ＋ｌＥ２ ＝ ＩｇＥ ・・・・・
・（３）１１＋ Ｉ２ ＝ ＩＥＩ ＋ Ｉ２ ＝ Ｉ
ＱＩ ・・・・・・（４）Ｉｆ ＋ Ｉ２ ＝ Ｉ
ｌ＋ ｌＥ２ ＝ ｌＱ２ ・・壷−・（５）式
（３） 、 （４） 、 （５）を解くとＩＱＩ ”＝
ＩＱ２ ” ＩＥＥ ・・・・・・
（６）同じく １１＝ＩＥ□ ・・・・・・（
７）Ｉ２＝ＩＥ２ ・・・・
・・（８）ここで％ ”Ｑｌ ｌ ＩＱ２ はそれぞ
れトランジスタ１．２のコレクタに流れる電流％ 工
Ｅｌ ｌ ｌＥ２ はそれぞれ抵抗器３，４に流れる電
流％ ｌｌ、Ｉ２ はそれぞれ抵抗器６ａ、７ａに流れ
る電流、ｌＥは電流源５に流れる電流、を示す。
・（３）１１＋ Ｉ２ ＝ ＩＥＩ ＋ Ｉ２ ＝ Ｉ
ＱＩ ・・・・・・（４）Ｉｆ ＋ Ｉ２ ＝ Ｉ
ｌ＋ ｌＥ２ ＝ ｌＱ２ ・・壷−・（５）式
（３） 、 （４） 、 （５）を解くとＩＱＩ ”＝
ＩＱ２ ” ＩＥＥ ・・・・・・
（６）同じく １１＝ＩＥ□ ・・・・・・（
７）Ｉ２＝ＩＥ２ ・・・・
・・（８）ここで％ ”Ｑｌ ｌ ＩＱ２ はそれぞ
れトランジスタ１．２のコレクタに流れる電流％ 工
Ｅｌ ｌ ｌＥ２ はそれぞれ抵抗器３，４に流れる電
流％ ｌｌ、Ｉ２ はそれぞれ抵抗器６ａ、７ａに流れ
る電流、ｌＥは電流源５に流れる電流、を示す。
式（６） 、 （７） 、 （８）から示されるように
、トランジスタ１とトランジスタ２に流れる電流は常に
等しく一定となる。従ってトランジスタ１と２のそれぞ
れのベース・エミッタ間の電圧は変化しない。
、トランジスタ１とトランジスタ２に流れる電流は常に
等しく一定となる。従ってトランジスタ１と２のそれぞ
れのベース・エミッタ間の電圧は変化しない。
以上のことから、トランジスタｌと２に加わる入力電圧
の変化はトランジスタ１と２のそれぞれのベース・エミ
ッタ間の電圧の変化を受けず正確に歪みなく抵抗器３．
４へ印加されるため、入力電圧に対し歪みのない電流が
抵抗器３，４に流れることになる。従って、式（７）
、 （８）によプ抵抗器３，４に流れる電流と等しい値
の電流が、抵抗器６，７に流れることが示される。即ち
、トランジスタ１，２のそれぞれのベース・エミッタ間
の電圧の変化を受けないで、トランジスタ１．２の入力
電圧が歪みなく増幅されて、出力端子８，９に出力電圧
として現われる。
の変化はトランジスタ１と２のそれぞれのベース・エミ
ッタ間の電圧の変化を受けず正確に歪みなく抵抗器３．
４へ印加されるため、入力電圧に対し歪みのない電流が
抵抗器３，４に流れることになる。従って、式（７）
、 （８）によプ抵抗器３，４に流れる電流と等しい値
の電流が、抵抗器６，７に流れることが示される。即ち
、トランジスタ１，２のそれぞれのベース・エミッタ間
の電圧の変化を受けないで、トランジスタ１．２の入力
電圧が歪みなく増幅されて、出力端子８，９に出力電圧
として現われる。
以上説明したように、本発明は差動増幅器を構成する第
１のトランジスタのコレクタとグエミッタに第２のトラ
ンジスタの負荷に流れる電流と同じ電流を供給し、同様
に第２のトランジスタのコレクタとエミッタに第１のト
ランジスタの負荷に流れる′電流と同じ電流を供給する
ことによって第１と第２トランジスタの動作電流を常に
等しく一定にすることにより、前記第１と第２トランジ
スタのそれぞれのベース・エミッタ間の電圧の変化をし
ないようにしたので、入力に対する出力電圧の歪みを改
善する効果がある。
１のトランジスタのコレクタとグエミッタに第２のトラ
ンジスタの負荷に流れる電流と同じ電流を供給し、同様
に第２のトランジスタのコレクタとエミッタに第１のト
ランジスタの負荷に流れる′電流と同じ電流を供給する
ことによって第１と第２トランジスタの動作電流を常に
等しく一定にすることにより、前記第１と第２トランジ
スタのそれぞれのベース・エミッタ間の電圧の変化をし
ないようにしたので、入力に対する出力電圧の歪みを改
善する効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の差動増幅器の一例の回路図である。 １．２・・・・・・トランジスタ、３，４・・・・・・
抵抗器、５・・・・・・電流源、６ａ、７ａ・・・・・
・抵抗器、８．９・・・・・・出力端子、１０．１１・
・・・・・入力端子、１２・・・・・・電流検出手段、
１４．１５・・・・・・電流源、２２・・・・・・電流
検出手段、２４．２５・・・・・・電流源、３０．３１
・・・・・・バイアス供給回路。 代理人 弁理士 内 原 晋 予１（２）
の差動増幅器の一例の回路図である。 １．２・・・・・・トランジスタ、３，４・・・・・・
抵抗器、５・・・・・・電流源、６ａ、７ａ・・・・・
・抵抗器、８．９・・・・・・出力端子、１０．１１・
・・・・・入力端子、１２・・・・・・電流検出手段、
１４．１５・・・・・・電流源、２２・・・・・・電流
検出手段、２４．２５・・・・・・電流源、３０．３１
・・・・・・バイアス供給回路。 代理人 弁理士 内 原 晋 予１（２）
Claims (1)
- 直列に接続された第１及び第２の抵抗器を介してエミッ
タが共通接続され、それぞれのベースに信号が入力され
る第１及び第２のトランジスタと、電源端子と前記第１
のトランジスタのコレクタとの間に直列に接続された第
１の負荷、第１の出力端子及び第１の電流検出手段と、
前記電源端子と前記第２のトランジスタのコレクタとの
間に直列に接続された第２の負荷、第２の出力端子及び
第２の電流検出手段と、前記第１の抵抗器と前記第２の
抵抗器との接続と基準電位点との間に接続された第１の
電流源と、前記電源端子と前記第２のトランジスタのコ
レクタとの間に接続され前記第１の電流検出手段から検
出信号を受けて前記第１の負荷に流れる電流と同じ値の
電流を出力とする第２の電流源と、前記電源端子と前記
第１のトランジスタのコレクタとの間に接続され前記第
２の電流検出手段から検出信号を受けて前記第２の負荷
に流れる電流と同じ値の電流を出力とする第３の電流源
と、前記電源端子に接続され、前記第２の電流検出手段
から検出信号を受けて前記第２の負荷に流れる電流と同
じ値の電流を出力とする第４の電流源と、前記電源端子
に接続され、前記第１の電流検出手段から検出信号を受
けて前記第１の負荷に流れる電流と同じ値の電流を出力
とする第５の電流源と、前記第１のトランジスタのエミ
ッタと基準電位点との間に接続され、前記第４の電流源
から電流の供給を受けて前記第１のトランジスタのエミ
ッタにバイアスを供給する第１のバイアス供給回路と、
前記第２のトランジスタと基準電位点との間に接続され
、前記第５の電流源から電流の供給を受けて前記第２の
トランジスタのエミッタにバイアスを供給する第２のバ
イアス供給回路とを有することを特徴とする差動増幅器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61071757A JPS62227204A (ja) | 1986-03-28 | 1986-03-28 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61071757A JPS62227204A (ja) | 1986-03-28 | 1986-03-28 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62227204A true JPS62227204A (ja) | 1987-10-06 |
Family
ID=13469730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61071757A Pending JPS62227204A (ja) | 1986-03-28 | 1986-03-28 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62227204A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0716504A1 (en) * | 1994-12-09 | 1996-06-12 | Plessey Semiconductors Limited | Amplifier circuit arrangements |
| EP0716505A1 (en) * | 1994-12-09 | 1996-06-12 | Plessey Semiconductors Limited | Amplifier circuit arrangements |
| WO2001059925A1 (en) * | 2000-02-09 | 2001-08-16 | Philsar Semiconductor Inc. | Low-voltage transconductance amplifier/filters |
| CN104617899A (zh) * | 2015-03-06 | 2015-05-13 | 上海新微技术研发中心有限公司 | 差分放大器和电子设备 |
-
1986
- 1986-03-28 JP JP61071757A patent/JPS62227204A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0716504A1 (en) * | 1994-12-09 | 1996-06-12 | Plessey Semiconductors Limited | Amplifier circuit arrangements |
| EP0716505A1 (en) * | 1994-12-09 | 1996-06-12 | Plessey Semiconductors Limited | Amplifier circuit arrangements |
| WO2001059925A1 (en) * | 2000-02-09 | 2001-08-16 | Philsar Semiconductor Inc. | Low-voltage transconductance amplifier/filters |
| US6704560B1 (en) | 2000-02-09 | 2004-03-09 | Skyworks Solutions, Inc. | Low-voltage transconductance amplifier/filters |
| EP1583231A1 (en) * | 2000-02-09 | 2005-10-05 | Skyworks Solutions, Inc. | Low voltage transconductance amplifier/filters |
| CN104617899A (zh) * | 2015-03-06 | 2015-05-13 | 上海新微技术研发中心有限公司 | 差分放大器和电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS62227204A (ja) | 差動増幅器 | |
| JPS5869466A (ja) | 整流回路 | |
| JPS5827541Y2 (ja) | シンゴウシヨリカイロ | |
| JPH0145766B2 (ja) | ||
| JPS6315819Y2 (ja) | ||
| JPS5910627Y2 (ja) | 絶対値検出回路 | |
| JPH05299947A (ja) | 差動増幅器 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPS6121857Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPS61269507A (ja) | 可変利得増幅器 | |
| JPH0799801B2 (ja) | 増幅回路 | |
| JPS6322150B2 (ja) | ||
| JPH033403B2 (ja) | ||
| JPH01278108A (ja) | 差動増幅回路 | |
| JPS62208702A (ja) | 電圧電流変換回路 | |
| JPH0744410B2 (ja) | 利得制御回路 | |
| JPH03119813A (ja) | 増幅回路 | |
| JPH0516767B2 (ja) | ||
| JPH06188645A (ja) | 電流源回路 | |
| JPH01125107A (ja) | 増幅回路 | |
| JPH01198814A (ja) | 差動増幅器 | |
| JPS62165425A (ja) | ヒステリシス付コンパレ−タ回路 |