JPS5827541Y2 - シンゴウシヨリカイロ - Google Patents

Description

【考案の詳細な説明】 本考案は、従来それぞれ各界なる用途のために各独立な
構成のものとして用いられていた２種類の回路を有機的
に結合することにより、多用途ならびに集積回路ＩＣ化
に適する構成の簡単な信号処理回路を提供しようとする
ものである。

第１図は２個のトランジスタ３，４を差動対トランジス
タとしい用いて構成した周知の差動増幅回路であり、こ
の回路は入力端子１，２に供給された入力信号電圧Ｖｉ
ｎに従ってコレクタ側の出力端子５，６へ増幅された出
力信号を生じさせること周知のとおりであり、第１図に
おいて、７は定電流源、８〜１１は抵抗、１２は動作用
電力の供給端子である。

また、第２図はトランジスタ３，４よりなる第１の差動
増幅回路と、トランジスタ１５，１６よりなる第２の差
動増幅回路、及びトランジスタ１７．１８よりなる第３
の差動増幅回路より構成され、第１の差動増幅回路のト
ランジスタ３，４のベースに入力端子１，２から供給さ
れた入力信号電圧Ｖｉｎを、第２、第３の差動増幅回路
における各トランジスタ１５〜１８のベースに供給され
た制御電圧ｖｂにより制御して、出力端子２１゜２２か
ら前記した入力信号の極性及び振幅が制御された状態の
出力信号を得るようにした周知の極性及び振幅制御回路
であり、この第２図中において、前記した第１図示の差
動増幅回路の構成部分と対応させて示す構成部分には、
第１図中で使用した図面符号と同一の図面符号を使用し
ている。

なお、第２図中において、１３．１４は制御電圧■ｂの
入力端子、１９ 、２０は負荷抵抗である。

上記した第１図及び第２図示の周知の回路配置において
、入力端子から出力端子までの利得は、電流源７の電流
値及び工□ツタ回路に設けられた抵抗８，９、ならびに
負荷抵抗１０．１１（第１図示の回路配置の場合）、１
９．２０（第２図示の回路配置の場合）の値を変えるこ
とにより、任意に設定できることも周知のとおりである
。

本考案は、上記した第１図及び第２図に示されるような
従来から各界なる目的のために各独立な構成態様のもの
として用いられていた２種類の回路配置において必要と
される回路構成上の条件を互にうまく利用し、上記した
２種類の回路配置を有機的に結合することにより、少な
い構成部品により多用途ならびにＩＣ化に適する信号処
理回路、すなわち、第１の差動増幅回路を構成する２個
のトランジスタのエミッタに定電流源を接続し、また、
前記２個のトランジスタのベースには入力信号を与え、
さらに、前記２個のトランジスタのコレクタにはそれぞ
れ個別の負荷を接続すると共に、前記の負荷をそれぞれ
２個のトランジスタより構成された第２、第３の差動増
幅回路における各別の共通エミッタ回路に各別に接続し
、さらにまた、前記の第２、第３の差動増幅回路の各ト
ランジスタのベース及びコレクタは、そのベースに４え
られる制御信号に応じて前記した第１の差動増幅回路に
与えられた入力信号の極性及び振幅が制御された状態の
信号をコレクタ負荷抵抗中に生じさせうるように相互に
接続することにより、前記第１の差動増幅回路を構成す
る２個のトランジスタのコレクタからは、人力信号が増
幅された信号を第１の出力信号として取出し、また、前
記第２、第３０差動増幅回路におけるトランジスタのコ
レクタからは、入力信号の極性及び振幅が可変された信
号を第２の出力信号として取出すようにした信号処理回
路を提供したものであり、以下、その具体的な内容を添
付図面第３図に示す一実施例回路を参照して説明する。

第３図は本考案の信号処理回路の一実施態様のものの回
路図であって、この第３図において、既述した第１図及
び第２図に示す回路配置における構成部分と対応させて
示す構成部分には、第１図及び第２図中で使用した図面
符号と同一の図面符号を使用している。

第３図において、トランジスタ３，４及び抵抗８〜１Ｌ
ならびに定電流源１などで構成された第１の差動増幅回
路は、トランジスタ３，４のコレクタに接続された負荷
１０，１１を介して、第２、第３の差動増幅回路のトラ
ンジスタ１５．１６及び１７，１８における各一方の共
通接続されたエミッタ回路より動作用電力の供給を受け
る。

すなわち、第２、第３の差動増幅回路における各トラン
ジスタ１５〜１８のベースには、制御電圧ｖｂと共に直
流バイアスが加えられているので、第２、第３の差動増
幅回路における各トランジスタ１５〜１８のエミッタは
、第１の差動増幅回路に対して一つの定電圧源として動
作する。

したがって、第１の差動増幅回路は、第１図に示す周知
の差動増幅回路と同様な動作を行なうことになり、負荷
１０．１１には入力端子１，２に印加された入力信号電
圧Ｖｉｎが増幅された出力信号を生じ、これが出力端子
５，６から出力される。

第３図示の回路配置においては、負荷１０゜１１として
抵抗を用いた場合を示しているが、負荷１０，１１とし
てはコイル、あるいはタンク回路などが用いられてもよ
い。

第１の差動増幅回路の利得は、定電流源７の電流値、及
びトランジスタ３，４のエミッタに接続された抵抗８，
９の抵抗値、ならびに負荷の値などによって決定される
。

ところで、第１０差動増幅回路のトランジスタ３．４の
コレクタ電流は、入力端子１，２間の入力信号電圧Ｖｉ
ｎと、定電流源７の電流値、及びエミッタ回路中の抵抗
８，９の値によって決定されるのであり、前記のコレク
タ電流はトランジスタ３，４のコレクタ負荷１０．１１
の有無には無関係に、第２、第３の差動増幅回路の電流
を流すことになる。

このことは、第２、第３の差動増幅回路の出力端子２１
．２２からは、入力端子１３゜１４間に印加される制御
電圧Ｖｂによって第１の差動増幅回路への入力信号の極
性及び振幅が制御された出力信号を取出し得ることを意
味する。

また、第２、第３の差動増幅回路の利得（取出し得る出
力信号の最大振幅値）は、定電流源Ｉの電流値と、抵抗
８，９の抵抗値及び抵抗１９ 、２０の抵抗値によって
設定できることは自明であるが、第３図示の回路配置に
おいては第２、第３の差動増幅回路のコレクタ回路の抵
抗１９．２０が、第１の差動増幅回路とは無関係に調整
できるので、第２、第３の差動増幅回路の利得を第１の
差動増幅回路と独立して大きな自由度を以って任意に設
定することが可能である。

以上の説明から明らかなように、本考案の信号処理回路
は、互に用途を異にする２種類の回路構成を有機的に結
合して、ＩＣ化にも適する簡単な一つの回路構成のもの
としたものであって、本考案の信号処理回路によれば一
つの回路構成により従来２つの回路で行なわれていた２
つの信号処理を同時的に行なうことができることは勿輪
、従来回路に比べて素子数の低減が達成された状態で信
号処理回路を利用することができ、また、本考案の信号
処理回路は、それに例えば、移相器と帯域濾波器とを付
加して発振器を構成するなど多くの用途に対して有効に
用いることができる。

【図面の簡単な説明】

第１図は周知の差動増幅回路の構成例を示す回路図、第
２図は周知の極性及び振幅制御回路の構成例を示す回路
図、第３図は本考案の信号処理回路の一実施態様のもの
の回路図である。 １．２，１３，１４・・・入力端子、５，６，２１゜２
２・・・出力端子、３，４．１５〜１８・・・トランジ
スタ、８〜１１，１９，２０・・・抵抗、７・・・定電
流源。

Claims (1)

【実用新案登録請求の範囲】
1. 第１０差動増幅回路を構成する２個のトランジスタのエ
   ミッタに定電流源を接続し、また、前記２個のトランジ
   スタのベースには入力信号を与え、さらに、前記２個の
   トランジスタのコレクタにはそれぞれ個別の負荷を接続
   すると共に、前記の負荷をそれぞれ２個のトランジスタ
   より構成された第２、第３の差動増幅回路における各別
   の共通エミッタ回路に各別に接続し、さらにまた、前記
   の第２、第３の差動増幅回路の各トランジスタのベース
   及びコレクタは、そのベースに与えられる制御信号に応
   じて前記した第１の差動増幅回路に与えられた入力信号
   の極性及び振幅が制御された状態の信号をコレクタ負荷
   抵抗中に生じさせうるように相互に接続することにより
   、前記第１０差動増幅回路を構成する２個のトランジス
   タのコレクタからは、入力信号が増幅された信号を第１
   の出力信号として取出し、また、前記第２、第３の差動
   増幅回路におけるトランジスタのコレクタからは入力信
   号の極性及び振幅が可変された信号を第２の出力信号と
   して取出すようにした信号処理回路。