JPS58201176A - 加算・減算回路 - Google Patents

加算・減算回路

Info

Publication number
JPS58201176A
JPS58201176A JP8583482A JP8583482A JPS58201176A JP S58201176 A JPS58201176 A JP S58201176A JP 8583482 A JP8583482 A JP 8583482A JP 8583482 A JP8583482 A JP 8583482A JP S58201176 A JPS58201176 A JP S58201176A
Authority
JP
Japan
Prior art keywords
transistor
trs
signal
output terminal
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8583482A
Other languages
English (en)
Inventor
Mitsuo Nanbae
難波江 光男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8583482A priority Critical patent/JPS58201176A/ja
Publication of JPS58201176A publication Critical patent/JPS58201176A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路に好適する信号の加算・減算回路に関
するものである。
半導体集積回路においては1チツプ内に回路が2ベー・
・ 形成されしかもできる限りその集積回路の外部端などの 子を使わずあるいはコンデンイ付部品を使わずに直流結
合で回路が構成されることが望ましい。
本発明はこれらに適合した加算・減算回路を提供するこ
とを目的とするものである。
以下、本発明の構成を図に沿って説明する。年6図は本
発明実施例回路であり、1〜7は、集積回路の外部端子
である。8,9は第1の差動増幅回路を構成するトラン
ジスタ対、10,11ばベースバイアス用抵抗であり、
12.13は定電流源、14はバイアス用の定電圧源、
15はエミッタ抵抗、16は負荷抵抗である。入力端子
6に印加される信号をAin、抵抗15.16の抵抗値
をている。以下の説明においても同様にトランジスタの
エミッタ動作抵抗はいずれの場合も無視して行なう。
・17.18は第2の差動増幅回路を構成するト3ベー
ミ′ ランジスタ対、19,20はベースバイアス用抵抗であ
り、21.22は定電流源、23はバイアス用の定電圧
源、24はエミッタ抵抗、抵抗25゜26は、それぞれ
、負荷抵抗である。入力端子7に印加される信号をBi
n、抵抗24.25及び26構成するトランジスタ対、
29,30は定電流源、31はエミッタ抵抗、32.3
3は負荷抵抗である。トランジスタ9のコレクタとトラ
ンジスタ27のベースとを結合し、トランジスタ17の
コレクタとトランジスタ28のベースとを結合する。し
とすると111力端11子2には の信号が出力される。また出力端子3にばの信号が出力
される。
更に、34.35は第4の差動増幅回路を構成するトラ
ンジスタ対、36.37は定電流源、38はエミッタ抵
抗、39.40は負荷抵抗である。
トランジスタ9のコレクタとトランジスタ34のベース
とを結合し、トランジスタ18のコレクタ5ベー:! の信号が出力される。また出力端子6にはの信号が出力
さね、る。
信号成分の加算・減算のためにトランジスタ27.28
.34及び36のベースでの直流電位を合わせることが
好ましい。そのためには定電流源12.13.21及び
22の電流値は同一にする。また抵抗10と抵抗11は
同一抵抗値に、抵抗19と抵抗2oは同一抵抗値に更に
抵抗16.25及び26の抵抗値を同一にする。
R16−R25−R26−RL・R15−R24−RE
とすると出力端子2に現われる信号は となる。また出力端子3に現われる信号はとなり、出力
端子2,3からは入力端子6に印加される信号と入力端
子7に印加される信号の加算6 べ−=二゛ された信号が得られる。出力端子2の信号と出力端子3
の信号とは互に逆位相の信号となっている。
丑たRE I RL I R311R32J R33の
値を変えることによって出力端子2,3から得られる信
号の大きさを変えることもできる。
一方、出力端子4に現われる信号は となる。丑た出力端子5に現われる信号はれる信号と入
力端子7に印加される信号の減算された信号が得られる
。出力端子4の信号と出力端子5の信号とは互に逆位相
の信号となっている。
またRE、RL、R38,R39,且。。の値を変える
ことによって出力端子4,5から得られる信号の大きさ
を変えることもできる。
以上説明したように、本発明は入力端子から出力端子の
間ヲ石流結合によって構成する加算減算・回路であるの
で、半導体集積回路では1チップ内7ベーご につくり適寸れる抵抗間あるいに川・ランジスタ間の高
い相対精度が得られることから、本発明は集積回路に好
適1〜/ζものである。
【図面の簡単な説明】
図は本発明に係る加算減算回路図を示すものである。 1・・・・・・電源電圧端子、2,3・・・・・・加算
出力端子、4,5・・・・・・減算出力i/111i子
、6,7・・・・・・入力信号端子、41・・・・・・
接地端子、8,9,17.18,27.2B、34,3
5・・e■・npnトランジスタ、10,11.15,
16,19,20.24 .25 .26 .38 .
39 .40   ・m−・・・抵抗、12.13,2
1.22,29,30,36.37・・・・・・定電流
源、14.23・・・・・・バイアス用定電圧源。

Claims (1)

    【特許請求の範囲】
  1. 第1.第2のトランジスタから構成される第1の差動増
    巾回路回路と、第3.第4のトランジスタから構成され
    る第2の差動増巾回路と、前記第2゜第3のトランジス
    タのコレクタにベースが接続された第6.第6のトラン
    ジスタから構成される第3の差動増巾回路と、前記第2
    .第4のトランジスタのコレクタにベースが接続された
    第7.第8のトランジスタから構成される第4の差動増
    巾回路とを備え、前記第1.第3のトランジスタのベー
    スを入力端とし、前記第6.第6.第7.第8のトラン
    ジスタのコレクタを出力端とすることを特徴とする加算
    ・減算回路。
JP8583482A 1982-05-20 1982-05-20 加算・減算回路 Pending JPS58201176A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8583482A JPS58201176A (ja) 1982-05-20 1982-05-20 加算・減算回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8583482A JPS58201176A (ja) 1982-05-20 1982-05-20 加算・減算回路

Publications (1)

Publication Number Publication Date
JPS58201176A true JPS58201176A (ja) 1983-11-22

Family

ID=13869879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8583482A Pending JPS58201176A (ja) 1982-05-20 1982-05-20 加算・減算回路

Country Status (1)

Country Link
JP (1) JPS58201176A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181983A (ja) * 1991-05-06 1993-07-23 Thomson Consumer Electron Inc 共通バイアス回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05181983A (ja) * 1991-05-06 1993-07-23 Thomson Consumer Electron Inc 共通バイアス回路

Similar Documents

Publication Publication Date Title
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
JPH0775289B2 (ja) 相互コンダクタンス増幅回路
US4780690A (en) Filter arrangement having a transconductance circuit
JPH0770935B2 (ja) 差動電流増幅回路
US6891437B2 (en) Current amplifier structure
JPS58201176A (ja) 加算・減算回路
JPH0527282B2 (ja)
JPS58181310A (ja) 電圧利得制御増幅装置
JP2725290B2 (ja) 電力増幅回路
JPS63294113A (ja) ヒステリシスコンパレ−タ
JPS62234406A (ja) 電力増幅回路
JPS593608Y2 (ja) 差動増幅器
JPH04172004A (ja) 差動回路
JPS6354809A (ja) バイアス回路
JP2573279B2 (ja) 電流変換回路
JPS61269507A (ja) 可変利得増幅器
JPS58166814A (ja) 加算増幅回路
JPH0487407A (ja) バッファ回路
JPS59176910A (ja) 増幅回路
JPH0320086B2 (ja)
JPS616716A (ja) 可変出力安定化電源回路
JPH02218205A (ja) 電流―電圧変換回路および電流―電流変換回路
JPS6018009A (ja) 差動増幅器
JPS5848515A (ja) 非線型増幅回路
JPS6322150B2 (ja)