JPH04172004A - 差動回路 - Google Patents
差動回路Info
- Publication number
- JPH04172004A JPH04172004A JP30005290A JP30005290A JPH04172004A JP H04172004 A JPH04172004 A JP H04172004A JP 30005290 A JP30005290 A JP 30005290A JP 30005290 A JP30005290 A JP 30005290A JP H04172004 A JPH04172004 A JP H04172004A
- Authority
- JP
- Japan
- Prior art keywords
- input
- capacitor
- node
- circuit
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 230000000295 complement effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000005094 computer simulation Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は差動回路に関し、特に単相信号をコンプリメン
タリ信号に変換する差動回路に関する。
タリ信号に変換する差動回路に関する。
従来のこの種の回路の例として第４図に示すように、差
動回路の非反転入力と反転入力に直流バイアスを与える
バイアス回路を設け、入力をコンデンサ１５で直流カッ
トするものがある。
動回路の非反転入力と反転入力に直流バイアスを与える
バイアス回路を設け、入力をコンデンサ１５で直流カッ
トするものがある。
すなわち、トランジスタ１２．１３と定電流源６からな
る差動増幅回路の非反転入力９及び反転入力１０に、バ
イアス回路から等しい直流電圧を与えておき、コンデン
サ１５によって外部との間をＡＣの結合にすることによ
り、入力端子２に印加される信号をコンプリメンタリ信
号として端子３．４に出力するというものである。
る差動増幅回路の非反転入力９及び反転入力１０に、バ
イアス回路から等しい直流電圧を与えておき、コンデン
サ１５によって外部との間をＡＣの結合にすることによ
り、入力端子２に印加される信号をコンプリメンタリ信
号として端子３．４に出力するというものである。
この従来の差動回路では、入力をＡＣ結合とするために
、直列のコンデンサ１５が必要となる。
、直列のコンデンサ１５が必要となる。
つまり、差動増幅回路以降がＬＳＩ化されたとしても、
このコンデンサ１５は外付部分として残ってしまうとい
う欠点があった。
このコンデンサ１５は外付部分として残ってしまうとい
う欠点があった。
味な、コンデンサ１５をＬＳＩの内部に入れる場合、入
力周波数に対して十分インピーダンスが低くなるように
コンデンサの容量を設定しなければならず、使用する周
波数によってはＬＳＩ化するには実用的でないほどコン
デンサの面積が大きくなってしまうという問題点があっ
た。
力周波数に対して十分インピーダンスが低くなるように
コンデンサの容量を設定しなければならず、使用する周
波数によってはＬＳＩ化するには実用的でないほどコン
デンサの面積が大きくなってしまうという問題点があっ
た。
本発明の目的は、外付のコンデンサが不要で、しかもＬ
ＳＩ化に適した差動回路を提供することにある。
ＳＩ化に適した差動回路を提供することにある。
本発明の差動回路は、第１の電源と第１の節点間に接続
されベースが入力端子に接続されたトランジスタと、第
１の抵抗を介して前記第１の節点に接続された定電流源
と、第１の入力が第２の抵抗を介して前記第１の節点に
接続され第２の入力が前記定電流源と前記第１の抵抗間
の第２の節点に接続された差動増幅回路と、前記差動増
幅回路の第１の入力と第２の電源間に接続された容量と
を有することを特徴とする。
されベースが入力端子に接続されたトランジスタと、第
１の抵抗を介して前記第１の節点に接続された定電流源
と、第１の入力が第２の抵抗を介して前記第１の節点に
接続され第２の入力が前記定電流源と前記第１の抵抗間
の第２の節点に接続された差動増幅回路と、前記差動増
幅回路の第１の入力と第２の電源間に接続された容量と
を有することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
入力端子２には、コンデンサを介さず、前段の回路が直
列接続されており、入力信号は、抵抗７゜定電流源５に
よって構成されているエミッタホロワに入力される。ト
ランジスタ１２．１３、定電流源６により差動増幅回路
が構成されこの回路の反転入力１０に抵抗８及びコンデ
ンサ１１により構成されるローパスフィルタが接続され
ている。
列接続されており、入力信号は、抵抗７゜定電流源５に
よって構成されているエミッタホロワに入力される。ト
ランジスタ１２．１３、定電流源６により差動増幅回路
が構成されこの回路の反転入力１０に抵抗８及びコンデ
ンサ１１により構成されるローパスフィルタが接続され
ている。
今、定電流源５．６の電流値をそれぞれ工、。
■、とし１、抵抗７．８の抵抗値をそれぞれＲ１゜Ｒ２
とする。さらに、トランジスタ１２．１３の直流電流増
幅率をβとし、トランジスタ１４のエミッタの直流電位
をＶｏとする。
とする。さらに、トランジスタ１２．１３の直流電流増
幅率をβとし、トランジスタ１４のエミッタの直流電位
をＶｏとする。
端子９の直流電位はトランジスタ１３のベース電流を無
視するとＶｏ−Ｒ，１，となる、一方、トランジスタ１
２．１３のバランスがとれているとき、トランジスタ１
２．１３のコレクタ電流はＩ２／２であるから、ベース
電流はＩ２／２βとなるので端子１０の直流電位はＶ。
視するとＶｏ−Ｒ，１，となる、一方、トランジスタ１
２．１３のバランスがとれているとき、トランジスタ１
２．１３のコレクタ電流はＩ２／２であるから、ベース
電流はＩ２／２βとなるので端子１０の直流電位はＶ。
−Ｒ，１，βとなる。
したがってＲ１とＲ２の関係が
のとき、端子９と端子１０の直流電位が等しくなる。ま
た、抵抗８とコンデンサ１１はローパスフィルタを構成
し、端子２の信号が差動増幅回路の反転入力１０にもれ
ないよう動作する。
た、抵抗８とコンデンサ１１はローパスフィルタを構成
し、端子２の信号が差動増幅回路の反転入力１０にもれ
ないよう動作する。
このようにして端子２に高周波信号が印加されれば、端
子９，１０の電位は直流的に等しくなり、端子９のみに
交流信号が印加されて非反転出力３と反転出力４が得ら
れる。
子９，１０の電位は直流的に等しくなり、端子９のみに
交流信号が印加されて非反転出力３と反転出力４が得ら
れる。
第２図に本発明の回路の動作を計算機シミュレーション
で確認した結果を示す。これは第１図に示すトランジス
タの電流増幅率をβ＝１００゜Ｒ１＝１００Ω、１１＝
Ｉ２＝１００ＭＡ、コンデンサ１１の容量＝２０ＰＦと
した場合で（１）式％式％ 第２図は電源電圧が４Ｖ、入力信号の直流電位が４．２
Ｖ周波数が１００ＭＨｚ人力振巾が１００ ｍ Ｖ ｐ
ｐの場合の各端子の電位を示している。
で確認した結果を示す。これは第１図に示すトランジス
タの電流増幅率をβ＝１００゜Ｒ１＝１００Ω、１１＝
Ｉ２＝１００ＭＡ、コンデンサ１１の容量＝２０ＰＦと
した場合で（１）式％式％ 第２図は電源電圧が４Ｖ、入力信号の直流電位が４．２
Ｖ周波数が１００ＭＨｚ人力振巾が１００ ｍ Ｖ ｐ
ｐの場合の各端子の電位を示している。
第２図で端子２の単相入力信号に対して端子９の信号は
エミッタホロワによってレベルシフトされたものであり
、端子１０の電位は、抵抗８とコンデンサ１１よりなる
ローパスフィルタによって端子９の信号の中心電圧を抽
出したものとなっている。単位９，１０の信号が差動増
幅回路に入力され、その出力として端子３．４のコンプ
リメンタリ出力が得られる。
エミッタホロワによってレベルシフトされたものであり
、端子１０の電位は、抵抗８とコンデンサ１１よりなる
ローパスフィルタによって端子９の信号の中心電圧を抽
出したものとなっている。単位９，１０の信号が差動増
幅回路に入力され、その出力として端子３．４のコンプ
リメンタリ出力が得られる。
ここで（１）式の妥当性をみるために、端子９と１０の
直流電位差を右側のスケールでみたところ、その差は１
ｍＶ以下におさまっており、本発明の有効性が確認でき
た。
直流電位差を右側のスケールでみたところ、その差は１
ｍＶ以下におさまっており、本発明の有効性が確認でき
た。
また、第３図は、入力信号の直流電位が１．８Ｖの場合
で、端子９，１０の電位はエミッタホロワによって入力
信号に追従していることがわかる。端子９，１０の信号
が入力されるのは差動回路であるので、直流電位が第２
図の場合と大きくかわってもその出力端子３，４の電位
は第２図のそれとほとんど同じになっている。
で、端子９，１０の電位はエミッタホロワによって入力
信号に追従していることがわかる。端子９，１０の信号
が入力されるのは差動回路であるので、直流電位が第２
図の場合と大きくかわってもその出力端子３，４の電位
は第２図のそれとほとんど同じになっている。
このように、入力信号の直流電位は、上側はトランジス
タ１４のＶｃＥが飽和しないかぎり下側は、トランジス
タ１４のＶＩＥとタランジスタ１２のＶＢ２による電圧
効果による定電流源６の電圧の飽和がおきないかぎり動
作可能である。
タ１４のＶｃＥが飽和しないかぎり下側は、トランジス
タ１４のＶＩＥとタランジスタ１２のＶＢ２による電圧
効果による定電流源６の電圧の飽和がおきないかぎり動
作可能である。
第２図、第３図は電源電圧が４Ｖのとき、入力信号の直
流電位が１．８Ｖ〜４．２■の範囲でも動作可能なこと
を示している。
流電位が１．８Ｖ〜４．２■の範囲でも動作可能なこと
を示している。
以上説明したように、本発明は、入力にレベルシフト機
能をもつエミッタホロワと、入力信号の直流電位を抽出
するためのローパスフィルタを設けることによって、直
流カットの入力コンデンサを外付として必要とせず、外
部と直接接続して相当信号をコンプリメンタリ信号に変
換することができるとい効果がある。
能をもつエミッタホロワと、入力信号の直流電位を抽出
するためのローパスフィルタを設けることによって、直
流カットの入力コンデンサを外付として必要とせず、外
部と直接接続して相当信号をコンプリメンタリ信号に変
換することができるとい効果がある。
例えば、直流電流増幅率を１００．Ｉ、＝Ｉ２＝１００
ＭＡ、Ｒ，＝１００Ωとした場合、Ｒ２−２０にΩとな
り、コンデンサ１１の容量を２０ＰＦとすれば、ローパ
スフィルタの時定数は０゜４μｓとなるので１００ＭＨ
ｚ程度の信号も十分カットすることができる。２０ＰＦ
程度のコンデンサであればＬＳＩの中に容量につくるこ
とができ、入力部分に直列に大きなコンデンサを必要と
しないので本発明は外付部分くコンデンサ）を省略でき
るという効果がありかつＬＳＩ化に適した回路であると
いえる。
ＭＡ、Ｒ，＝１００Ωとした場合、Ｒ２−２０にΩとな
り、コンデンサ１１の容量を２０ＰＦとすれば、ローパ
スフィルタの時定数は０゜４μｓとなるので１００ＭＨ
ｚ程度の信号も十分カットすることができる。２０ＰＦ
程度のコンデンサであればＬＳＩの中に容量につくるこ
とができ、入力部分に直列に大きなコンデンサを必要と
しないので本発明は外付部分くコンデンサ）を省略でき
るという効果がありかつＬＳＩ化に適した回路であると
いえる。
第１図は本発明の一実施例を示す回路図、第２図及び第
３図は第１図に示す回路の動作波形図、第４図は従来例
を示す回路図である。 １・・・電源端子、２・・・入力端子、３．４・・・出
力端子、５．６・・・定電流源、７．８・・・抵抗、９
．１０・・・差動増幅回路の入力端子、１１・・・コン
デンサ、１２．１３．１４・・・トランジスタ、１５・
・・コンデンサ。
３図は第１図に示す回路の動作波形図、第４図は従来例
を示す回路図である。 １・・・電源端子、２・・・入力端子、３．４・・・出
力端子、５．６・・・定電流源、７．８・・・抵抗、９
．１０・・・差動増幅回路の入力端子、１１・・・コン
デンサ、１２．１３．１４・・・トランジスタ、１５・
・・コンデンサ。
Claims (1)
- 【特許請求の範囲】 １、第１の電源と第１の節点間に接続されベースが入力
端子に接続されたトランジスタと、第１の抵抗を介して
前記第１の節点に接続された定電流源と、第１の入力が
第２の抵抗を介して前記第１の節点に接続され第２の入
力が前記定電流源と前記第１の抵抗間の第２の節点に接
続された差動増幅回路と、前記差動増幅回路の第１の入
力と第２の電源間に接続された容量とを有することを特
徴とする差動回路。 ２、前記第１及び第２の抵抗の値を所定の比率に設定す
ることにより前記差動増幅回路の第１及び第２の直流電
圧を定めることを特徴とする請求項１記載の差動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30005290A JPH04172004A (ja) | 1990-11-06 | 1990-11-06 | 差動回路 |
| DE1991627254 DE69127254T2 (de) | 1990-11-06 | 1991-11-06 | Differentialschaltung zur Umsetzung eines Einphasen-Signals in ein Komplementärsignal |
| EP19910118933 EP0484921B1 (en) | 1990-11-06 | 1991-11-06 | Differential circuit for converting a single phase signal into complementary signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30005290A JPH04172004A (ja) | 1990-11-06 | 1990-11-06 | 差動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04172004A true JPH04172004A (ja) | 1992-06-19 |
Family
ID=17880122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30005290A Pending JPH04172004A (ja) | 1990-11-06 | 1990-11-06 | 差動回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0484921B1 (ja) |
| JP (1) | JPH04172004A (ja) |
| DE (1) | DE69127254T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559718B2 (en) | 2000-02-18 | 2003-05-06 | Hitachi, Ltd. | Semiconductor integrated circuit device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0601646B1 (en) * | 1992-12-11 | 1998-07-08 | Koninklijke Philips Electronics N.V. | Single-to-differential converter |
| JP4717233B2 (ja) * | 2001-03-14 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | クロック供給バイアス回路及びそれを用いた単相クロック駆動分周回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770975B2 (ja) * | 1988-01-26 | 1995-07-31 | シャープ株式会社 | 波形変換回路 |
-
1990
- 1990-11-06 JP JP30005290A patent/JPH04172004A/ja active Pending
-
1991
- 1991-11-06 EP EP19910118933 patent/EP0484921B1/en not_active Expired - Lifetime
- 1991-11-06 DE DE1991627254 patent/DE69127254T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6559718B2 (en) | 2000-02-18 | 2003-05-06 | Hitachi, Ltd. | Semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0484921B1 (en) | 1997-08-13 |
| DE69127254T2 (de) | 1998-03-19 |
| EP0484921A1 (en) | 1992-05-13 |
| DE69127254D1 (de) | 1997-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02262714A (ja) | デューティ制御回路装置 | |
| US4742308A (en) | Balanced output analog differential amplifier circuit | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| JP2638494B2 (ja) | 電圧／電流変換回路 | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| JPH04172004A (ja) | 差動回路 | |
| US4560955A (en) | Monolithic integrated transistor HF crystal oscillator circuit | |
| JPS585594B2 (ja) | 整流回路 | |
| JPS6378612A (ja) | レベルシフト回路 | |
| JPH07283652A (ja) | 電圧制御キャパシタ | |
| JPS61140210A (ja) | 信号処理回路 | |
| JPH01157107A (ja) | オーディオ増幅回路 | |
| JPH0527282B2 (ja) | ||
| JPH0339928Y2 (ja) | ||
| JPS5831768B2 (ja) | トランジスタカイロ | |
| JPH06152281A (ja) | 複合差動増幅器 | |
| JP3165173B2 (ja) | 静電容量センサ回路 | |
| JPS6334360Y2 (ja) | ||
| JPS5821211Y2 (ja) | リニアｉｃの耐ノイズ回路 | |
| JPH0154884B2 (ja) | ||
| JP2957796B2 (ja) | 移相回路 | |
| JPS62135008A (ja) | 位相シフト回路 | |
| SU1404961A1 (ru) | Преобразователь напр жение-ток с заземленной нагрузкой | |
| JPS6322687B2 (ja) | ||
| JPH06350358A (ja) | 平衡変換回路 |