JP3165173B2 - 静電容量センサ回路 - Google Patents
静電容量センサ回路Info
- Publication number
- JP3165173B2 JP3165173B2 JP14374991A JP14374991A JP3165173B2 JP 3165173 B2 JP3165173 B2 JP 3165173B2 JP 14374991 A JP14374991 A JP 14374991A JP 14374991 A JP14374991 A JP 14374991A JP 3165173 B2 JP3165173 B2 JP 3165173B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance sensor
- circuit
- transistor
- input impedance
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラプロセスに
よって作られたモノリシックＩＣ内部に設けられる静電
容量センサ回路に関するものである。
よって作られたモノリシックＩＣ内部に設けられる静電
容量センサ回路に関するものである。
【０００２】
【従来の技術】従来、容量が変化する静電容量コンデン
サを構成する静電容量センサを内蔵した電子回路におい
て、該静電容量コンデンサの容量を検出する場合、静電
容量コンデンサと抵抗を接続して該抵抗の両端に発生す
る電圧を電解効果トランジスタと抵抗から成る増幅回路
で増幅し、出力端子から検出した容量変化を取り出すよ
うにしている。
サを構成する静電容量センサを内蔵した電子回路におい
て、該静電容量コンデンサの容量を検出する場合、静電
容量コンデンサと抵抗を接続して該抵抗の両端に発生す
る電圧を電解効果トランジスタと抵抗から成る増幅回路
で増幅し、出力端子から検出した容量変化を取り出すよ
うにしている。
【０００３】図２は従来の静電容量センサ回路の回路図
である。図において、容量の変化する静電容量コンデン
サを構成する静電容量センサＣ X が、抵抗ＲG を介して
バイアス電界電源Ｅに接続され、充電される。上記静電
容量センサＣX の容量が変化することによって流れる充
放電電流は、抵抗ＲG によって電圧に変換され、ＦＥＴ
及び抵抗ＲD , ＲS で構成された高入力インピーダンス
増幅回路で増幅され、出力コンデンサＣO を介して出力
端子ＯＵＴに静電容量センサＣX の容量の変化として出
力される。
である。図において、容量の変化する静電容量コンデン
サを構成する静電容量センサＣ X が、抵抗ＲG を介して
バイアス電界電源Ｅに接続され、充電される。上記静電
容量センサＣX の容量が変化することによって流れる充
放電電流は、抵抗ＲG によって電圧に変換され、ＦＥＴ
及び抵抗ＲD , ＲS で構成された高入力インピーダンス
増幅回路で増幅され、出力コンデンサＣO を介して出力
端子ＯＵＴに静電容量センサＣX の容量の変化として出
力される。
【０００４】図３はバイアス電界電源を不要とした静電
容量センサ回路の回路図である。図において、静電容量
センサＣX の片側に自己分極が残留する電極を設けるこ
とによってバイアス電界電源Ｅを不要としており、一般
にエレクトレットコンデンサマイクロホンなどに用いら
れている。図４は従来の静電容量センサ回路の原理図で
ある。
容量センサ回路の回路図である。図において、静電容量
センサＣX の片側に自己分極が残留する電極を設けるこ
とによってバイアス電界電源Ｅを不要としており、一般
にエレクトレットコンデンサマイクロホンなどに用いら
れている。図４は従来の静電容量センサ回路の原理図で
ある。
【０００５】静電容量センサＣX の容量を、時間によっ
て変化しない容量Ｃと時間によって変化する容量Ｃ′と
に分け、 ＣX ＝Ｃ＋Ｃ′ とすると、静電容量センサＣX の電荷Ｑは、 Ｑ＝（Ｃ＋Ｃ′）（Ｅ−ｖ) ＝ＣＥ−Ｃｖ＋Ｃ′Ｅ−Ｃ′ｖ Ｅ：バイアス電界電源電圧 ｖ：出力電圧 になる。
て変化しない容量Ｃと時間によって変化する容量Ｃ′と
に分け、 ＣX ＝Ｃ＋Ｃ′ とすると、静電容量センサＣX の電荷Ｑは、 Ｑ＝（Ｃ＋Ｃ′）（Ｅ−ｖ) ＝ＣＥ−Ｃｖ＋Ｃ′Ｅ−Ｃ′ｖ Ｅ：バイアス電界電源電圧 ｖ：出力電圧 になる。
【０００６】ところで、出力電圧ｖは、抵抗ＲG に流れ
る電流と抵抗ＲG との積で表され、電流はｄＱ／ｄｔで
表されるので、 ｖ＝ＲG ・ｄＱ／ｄｔ ＝Ｅ・ＲG ・ｄｃ′／ｄｔ−Ｃ・ＲG ・ｄｖ／ｄｔ−ｖ・ＲG ・ ｄｃ′／ｄｔ−Ｃ′・ＲG ・ｄｖ／ｄｔ ＝（Ｅ−ｖ) ＲG ・ｄｃ′／ｄｔ−（Ｃ＋Ｃ′）ＲG ・ｄｖ／ｄｔ となる。そして、出力電圧ｖがバイアス電界電源電圧Ｅ
に比べて十分に小さい（Ｅ≫ｖ）場合、出力電圧ｖは、 ｖ＝Ｅ・ＲG ・ｄｃ′／ｄｔ−（Ｃ＋Ｃ′）ＲG ・ｄｖ／ｄｔ と近似することができる。したがって、 Ｌ (ｖ）＝ｖ（ｓ） とすれば、 ｖ（ｓ）＝Ｅ・ＲG ・Ｃ′・Ｓ−（Ｃ＋Ｃ′）・ＲG ・Ｓ・ｖ（ｓ） になる。これによって、 ｖ（ｓ）・｛１＋（Ｃ＋Ｃ′）ＲG ・Ｓ｝＝Ｅ・ＲG ・Ｃ′・Ｓ ｖ（ｓ）＝Ｅ・Ｃ′・ＲG ・Ｓ／｛１＋（Ｃ＋Ｃ′）ＲG ・Ｓ｝ ＝Ｅ・Ｃ′・ＲG ・Ｓ／｛１＋（Ｃ＋Ｃ′）・ＲG ・Ｓ｝ になる。この場合、周波数応答は角周波数をωとする
と、 ｖ（ｊω）＝Ｃ′・ＲG ・ｊω・Ｅ／｛１＋（Ｃ＋Ｃ′）ＲG ・ｊω｝ になる。
る電流と抵抗ＲG との積で表され、電流はｄＱ／ｄｔで
表されるので、 ｖ＝ＲG ・ｄＱ／ｄｔ ＝Ｅ・ＲG ・ｄｃ′／ｄｔ−Ｃ・ＲG ・ｄｖ／ｄｔ−ｖ・ＲG ・ ｄｃ′／ｄｔ−Ｃ′・ＲG ・ｄｖ／ｄｔ ＝（Ｅ−ｖ) ＲG ・ｄｃ′／ｄｔ−（Ｃ＋Ｃ′）ＲG ・ｄｖ／ｄｔ となる。そして、出力電圧ｖがバイアス電界電源電圧Ｅ
に比べて十分に小さい（Ｅ≫ｖ）場合、出力電圧ｖは、 ｖ＝Ｅ・ＲG ・ｄｃ′／ｄｔ−（Ｃ＋Ｃ′）ＲG ・ｄｖ／ｄｔ と近似することができる。したがって、 Ｌ (ｖ）＝ｖ（ｓ） とすれば、 ｖ（ｓ）＝Ｅ・ＲG ・Ｃ′・Ｓ−（Ｃ＋Ｃ′）・ＲG ・Ｓ・ｖ（ｓ） になる。これによって、 ｖ（ｓ）・｛１＋（Ｃ＋Ｃ′）ＲG ・Ｓ｝＝Ｅ・ＲG ・Ｃ′・Ｓ ｖ（ｓ）＝Ｅ・Ｃ′・ＲG ・Ｓ／｛１＋（Ｃ＋Ｃ′）ＲG ・Ｓ｝ ＝Ｅ・Ｃ′・ＲG ・Ｓ／｛１＋（Ｃ＋Ｃ′）・ＲG ・Ｓ｝ になる。この場合、周波数応答は角周波数をωとする
と、 ｖ（ｊω）＝Ｃ′・ＲG ・ｊω・Ｅ／｛１＋（Ｃ＋Ｃ′）ＲG ・ｊω｝ になる。
【０００７】図５は角周波数と出力電圧の関係図であ
る。 ω＞１／｛（Ｃ＋Ｃ′）・ＲG ｝の時は容量Ｃ′に比例
した電圧が、ω＜１／｛（Ｃ＋Ｃ′）・ＲG ｝の時はｄ
ｃ′／ｄｔに比例した電圧が出力電圧ｖとなることが分
かる。
る。 ω＞１／｛（Ｃ＋Ｃ′）・ＲG ｝の時は容量Ｃ′に比例
した電圧が、ω＜１／｛（Ｃ＋Ｃ′）・ＲG ｝の時はｄ
ｃ′／ｄｔに比例した電圧が出力電圧ｖとなることが分
かる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来の静電容量センサ回路においては、回路をバイポーラ
プロセスのモノリシックＩＣ内部に形成することが困難
である。すなわち、抵抗ＲG が大きいほど出力電圧ｖは
大きくなり、また、容量ＣX が小さい場合、時間によっ
て変化する容量Ｃ′に比例する出力を得るためには、Ｃ
・ＲG の値を十分大きくする必要がある。したがって、
抵抗ＲG は通常数〜数十ＭΩ（ＭΩは１０6 Ω) のもの
が使用される。ところが、このような抵抗値の高い抵抗
をＩＣの内部で用いることは困難であり、外付け部品を
必要としてしまう。
来の静電容量センサ回路においては、回路をバイポーラ
プロセスのモノリシックＩＣ内部に形成することが困難
である。すなわち、抵抗ＲG が大きいほど出力電圧ｖは
大きくなり、また、容量ＣX が小さい場合、時間によっ
て変化する容量Ｃ′に比例する出力を得るためには、Ｃ
・ＲG の値を十分大きくする必要がある。したがって、
抵抗ＲG は通常数〜数十ＭΩ（ＭΩは１０6 Ω) のもの
が使用される。ところが、このような抵抗値の高い抵抗
をＩＣの内部で用いることは困難であり、外付け部品を
必要としてしまう。
【０００９】また、次段の高入力インピーダンス増幅回
路に通常のバイポーラトランジスタを用いると、ベース
にバイアス電流を流す必要が生ずるため、ＦＥＴを使用
せざるを得ない。したがって、バイポーラプロセスによ
るモノリシックＩＣ上に静電容量センサ回路を形成する
ことができない。
路に通常のバイポーラトランジスタを用いると、ベース
にバイアス電流を流す必要が生ずるため、ＦＥＴを使用
せざるを得ない。したがって、バイポーラプロセスによ
るモノリシックＩＣ上に静電容量センサ回路を形成する
ことができない。
【００１０】本発明は、上記従来の静電容量センサ回路
の問題点を解決して、バイポーラプロセスにより作られ
たモノリシックＩＣの内部に形成することができ、外付
け部品を必要としない小型で安価な静電容量センサ回路
を提供することを目的とする。
の問題点を解決して、バイポーラプロセスにより作られ
たモノリシックＩＣの内部に形成することができ、外付
け部品を必要としない小型で安価な静電容量センサ回路
を提供することを目的とする。
【００１１】
【課題を解決するための手段】そのために、本発明の静
電容量センサ回路においては、互いに極性が異なり、か
つ、入力インピーダンスが異なる二つのエミッタフォロ
ア回路の各ベースを結合し、上記各ベースの結合点とグ
ラウンドとの間に、容量が変化する静電容量センサを接
続し、上記二つのエミッタフォロア回路のうち、入力イ
ンピーダンスの高い方に出力端子を接続する。
電容量センサ回路においては、互いに極性が異なり、か
つ、入力インピーダンスが異なる二つのエミッタフォロ
ア回路の各ベースを結合し、上記各ベースの結合点とグ
ラウンドとの間に、容量が変化する静電容量センサを接
続し、上記二つのエミッタフォロア回路のうち、入力イ
ンピーダンスの高い方に出力端子を接続する。
【００１２】本発明の他の静電容量センサ回路において
は、ミラー比が１以上のカレントミラーの入力側に、入
力インピーダンスの高いバッファ回路を接続し、上記カ
レントミラーと電源との間に抵抗を接続し、上記カレン
トミラー及びバッファ回路の結合点とグラウンドとの間
に静電容量センサを接続し、上記バッファ回路の出力側
に出力端子を接続する。
は、ミラー比が１以上のカレントミラーの入力側に、入
力インピーダンスの高いバッファ回路を接続し、上記カ
レントミラーと電源との間に抵抗を接続し、上記カレン
トミラー及びバッファ回路の結合点とグラウンドとの間
に静電容量センサを接続し、上記バッファ回路の出力側
に出力端子を接続する。
【００１３】
【００１４】
【作用】本発明によれば、上記のように静電容量センサ
回路においては、互いに極性が異なり、かつ、入力イン
ピーダンスが異なる二つのエミッタフォロア回路の各ベ
ースを結合し、上記各ベースの結合点とグラウンドとの
間に、容量が変化する静電容量センサを接続し、上記二
つのエミッタフォロア回路のうち、入力インピーダンス
の高い方に出力端子を接続する。
回路においては、互いに極性が異なり、かつ、入力イン
ピーダンスが異なる二つのエミッタフォロア回路の各ベ
ースを結合し、上記各ベースの結合点とグラウンドとの
間に、容量が変化する静電容量センサを接続し、上記二
つのエミッタフォロア回路のうち、入力インピーダンス
の高い方に出力端子を接続する。
【００１５】この場合、入力インピーダンスの低い方の
エミッタフォロア回路のベースから供給される電流は、
入力インピーダンスの高い方のエミッタフォロア回路が
必要とする電流より大きくなるので、十分な電流を入力
インピーダンスの高い方のエミッタフォロア回路に送る
ことができる。そして、二つのエミッタフォロア回路の
各ベース間の電位が従来のバイアス電界電源に相当する
ものになる。また、二つのエミッタフォロア回路の入力
インピーダンスの差が大きいので、静電容量センサが充
放電することによって流れる電流は、ほぼ、入力インピ
ーダンスの低い方のベースに流れるが、このとき、入力
インピーダンスの低い方のエミッタフォロア回路の抵抗
は非常に小さいものでよくなる。
エミッタフォロア回路のベースから供給される電流は、
入力インピーダンスの高い方のエミッタフォロア回路が
必要とする電流より大きくなるので、十分な電流を入力
インピーダンスの高い方のエミッタフォロア回路に送る
ことができる。そして、二つのエミッタフォロア回路の
各ベース間の電位が従来のバイアス電界電源に相当する
ものになる。また、二つのエミッタフォロア回路の入力
インピーダンスの差が大きいので、静電容量センサが充
放電することによって流れる電流は、ほぼ、入力インピ
ーダンスの低い方のベースに流れるが、このとき、入力
インピーダンスの低い方のエミッタフォロア回路の抵抗
は非常に小さいものでよくなる。
【００１６】本発明の他の静電容量センサ回路において
は、ミラー比が１以上のカレントミラーの入力側に、入
力インピーダンスの高いバッファ回路を接続し、上記カ
レントミラーと電源との間に抵抗を接続し、上記カレン
トミラー及びバッファ回路の結合点とグラウンドとの間
に静電容量センサを接続し、上記バッファ回路の出力側
に出力端子を接続する。この場合、上記カレントミラー
の入力側に流れる電流、及び出力側に流れる電流が上記
抵抗を流れるようになっているので、抵抗の値は、カレ
ントミラーとバッファ回路との間において必要になる入
力インピーダンスを、ミラー比に１を加えた値で除算す
ることによって求められたものになる。
は、ミラー比が１以上のカレントミラーの入力側に、入
力インピーダンスの高いバッファ回路を接続し、上記カ
レントミラーと電源との間に抵抗を接続し、上記カレン
トミラー及びバッファ回路の結合点とグラウンドとの間
に静電容量センサを接続し、上記バッファ回路の出力側
に出力端子を接続する。この場合、上記カレントミラー
の入力側に流れる電流、及び出力側に流れる電流が上記
抵抗を流れるようになっているので、抵抗の値は、カレ
ントミラーとバッファ回路との間において必要になる入
力インピーダンスを、ミラー比に１を加えた値で除算す
ることによって求められたものになる。
【００１７】この場合、上記カレントミラーの入力側に
流れる電流と、出力側に流れる電流のそれぞれが上記抵
抗を流れるようになっているので、カレントミラーとバ
ッファ回路の間において必要となる入力インピーダンス
を、ミラー比に１を加えた数で割り、この値を上記抵抗
の値とすればよい。
流れる電流と、出力側に流れる電流のそれぞれが上記抵
抗を流れるようになっているので、カレントミラーとバ
ッファ回路の間において必要となる入力インピーダンス
を、ミラー比に１を加えた数で割り、この値を上記抵抗
の値とすればよい。
【００１８】以下、本発明の実施例について図面を参照
しながら詳細に説明する。図１は本発明の実施例を示す
静電容量センサ回路の回路図である。図において、抵抗
Ｒ1 をエミッタの負荷抵抗とするエミッタフォロア回路
が、ＰＮＰ型のトランジスタＴｒ1 によって形成され
る。また、抵抗Ｒ2,Ｒ3 をエミッタの負荷抵抗とし、上
記エミッタフォロア回路と入力インピーダンスが異なる
ように、エミッタフォロア回路が、ＮＰＮ型のトランジ
スタＴｒ2,Ｔｒ3 を２段組み合わせることによって形成
される。そして、トランジスタＴｒ1 のベースとトラン
ジスタＴｒ2 のベースとが接続され、検出すべき静電容
量を有する静電容量センサＣX がトランジスタＴｒ1,Ｔ
ｒ2 の各ベースの結合点とグラウンドとの間に接続され
る。各トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 の電流増幅率を
ｈFEとすると、トランジスタＴｒ1 のベース電流の最大
値は、 (ＶCC／Ｒ1 ) ・ (１／ｈFE) であり、トランジスタＴｒ2 が必要とするベース電流
は、 〔ＶCC／ (Ｒ2 ＋Ｒ3 ) 〕・ (１／ｈFE)2 である。
しながら詳細に説明する。図１は本発明の実施例を示す
静電容量センサ回路の回路図である。図において、抵抗
Ｒ1 をエミッタの負荷抵抗とするエミッタフォロア回路
が、ＰＮＰ型のトランジスタＴｒ1 によって形成され
る。また、抵抗Ｒ2,Ｒ3 をエミッタの負荷抵抗とし、上
記エミッタフォロア回路と入力インピーダンスが異なる
ように、エミッタフォロア回路が、ＮＰＮ型のトランジ
スタＴｒ2,Ｔｒ3 を２段組み合わせることによって形成
される。そして、トランジスタＴｒ1 のベースとトラン
ジスタＴｒ2 のベースとが接続され、検出すべき静電容
量を有する静電容量センサＣX がトランジスタＴｒ1,Ｔ
ｒ2 の各ベースの結合点とグラウンドとの間に接続され
る。各トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 の電流増幅率を
ｈFEとすると、トランジスタＴｒ1 のベース電流の最大
値は、 (ＶCC／Ｒ1 ) ・ (１／ｈFE) であり、トランジスタＴｒ2 が必要とするベース電流
は、 〔ＶCC／ (Ｒ2 ＋Ｒ3 ) 〕・ (１／ｈFE)2 である。
【００１９】したがって、抵抗（Ｒ2 ＋Ｒ3 ) の値と抵
抗Ｒ1 の値とがほぼ同じであれば、トランジスタＴｒ1
のベースから供給することができるトランジスタＴｒ2
のベース電流（バイアス電流) は、トランジスタＴｒ2
が必要とするベース電流のｈFE倍になる。電流増幅率ｈ
FEの値は百〜数百であるからトランジスタＴｒ2 に十分
な電流を供給することができる。また、上述されたよう
にトランジスタＴｒ1 からのベース電流が十分大きいの
で、トランジスタＴｒ1,Ｔｒ2 のベース電位は、トラン
ジスタＴｒ1 のベース・エミッタ間の電圧をＶBEとする
と、ＶCC−ＶBEになり、静電容量センサＣX にベース電
位ＶCC−ＶBEが印加され、静電容量センサＣX には、 (ＶCC−ＶBE) ・ＣX の電荷が充電される。これは、上述されたバイアス電界
電源電圧Ｅに相当するものである。なお、上記抵抗Ｒ2,
Ｒ3 を流れる電流をＩR23 とし、抵抗Ｒ1 を流れる電流
をＩR1としたとき、上述されたように、抵抗（Ｒ2 ＋Ｒ
3 ) の値と抵抗Ｒ1 の値とがほぼ同じであり、 Ｒ2 ＋Ｒ3 ≒Ｒ1 であるので、 ＩR23 ：ＩR1≒１：１／ｈFE になり、 ＩR23 ≫ＩR1 になる。このとき、トランジスタＴｒ1 のベースとトラ
ンジスタＴｒ2 のベースとが接続されるとともに、トラ
ンジスタＴｒ2 のエミッタとトランジスタＴｒ3 のベー
スとが接続されているので、各トランジスタＴｒ1,Ｔｒ
2,Ｔｒ3 におけるベース・エミッタ間電圧ＶBEが一定で
あると近似する（本来はベース電流及びエミッタ電流に
依存する。）と、抵抗Ｒ1 による電圧降下ＶR1、及び抵
抗Ｒ2,Ｒ3 による電圧降下ＶR23 は、 ＶR1：ＶR23 ＝１：ｈFE になる。そして、各トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 に
おいてベース・エミッタ間が３段接続されるので、 ＶR1＋ＶR23 ＋ＶBE＋ＶBE＋ＶBE＝ＶCC になる。また、上述されたように、電流増幅率ｈFEの値
は百〜数百であるから、電圧降下ＶR1は、電源電圧ＶCC
と比較してほぼ０になる。したがって、前述されたよう
に、トランジスタＴｒ1,Ｔｒ2 のベース電位はＶCC−Ｖ
BEになる。
抗Ｒ1 の値とがほぼ同じであれば、トランジスタＴｒ1
のベースから供給することができるトランジスタＴｒ2
のベース電流（バイアス電流) は、トランジスタＴｒ2
が必要とするベース電流のｈFE倍になる。電流増幅率ｈ
FEの値は百〜数百であるからトランジスタＴｒ2 に十分
な電流を供給することができる。また、上述されたよう
にトランジスタＴｒ1 からのベース電流が十分大きいの
で、トランジスタＴｒ1,Ｔｒ2 のベース電位は、トラン
ジスタＴｒ1 のベース・エミッタ間の電圧をＶBEとする
と、ＶCC−ＶBEになり、静電容量センサＣX にベース電
位ＶCC−ＶBEが印加され、静電容量センサＣX には、 (ＶCC−ＶBE) ・ＣX の電荷が充電される。これは、上述されたバイアス電界
電源電圧Ｅに相当するものである。なお、上記抵抗Ｒ2,
Ｒ3 を流れる電流をＩR23 とし、抵抗Ｒ1 を流れる電流
をＩR1としたとき、上述されたように、抵抗（Ｒ2 ＋Ｒ
3 ) の値と抵抗Ｒ1 の値とがほぼ同じであり、 Ｒ2 ＋Ｒ3 ≒Ｒ1 であるので、 ＩR23 ：ＩR1≒１：１／ｈFE になり、 ＩR23 ≫ＩR1 になる。このとき、トランジスタＴｒ1 のベースとトラ
ンジスタＴｒ2 のベースとが接続されるとともに、トラ
ンジスタＴｒ2 のエミッタとトランジスタＴｒ3 のベー
スとが接続されているので、各トランジスタＴｒ1,Ｔｒ
2,Ｔｒ3 におけるベース・エミッタ間電圧ＶBEが一定で
あると近似する（本来はベース電流及びエミッタ電流に
依存する。）と、抵抗Ｒ1 による電圧降下ＶR1、及び抵
抗Ｒ2,Ｒ3 による電圧降下ＶR23 は、 ＶR1：ＶR23 ＝１：ｈFE になる。そして、各トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 に
おいてベース・エミッタ間が３段接続されるので、 ＶR1＋ＶR23 ＋ＶBE＋ＶBE＋ＶBE＝ＶCC になる。また、上述されたように、電流増幅率ｈFEの値
は百〜数百であるから、電圧降下ＶR1は、電源電圧ＶCC
と比較してほぼ０になる。したがって、前述されたよう
に、トランジスタＴｒ1,Ｔｒ2 のベース電位はＶCC−Ｖ
BEになる。
【００２０】トランジスタＴｒ1 のベースの入力インピ
ーダンスはＲ1 ・ｈFEで近似され、 トランジスタＴｒ2 のベースの入力インピーダンスは、 （Ｒ2 ＋Ｒ3 ) ・ (ｈFE)2 で近似される。したがって、Ｒ1 と（Ｒ2 ＋Ｒ3 ）が同
程度であれば、上記トランジスタＴｒ1 のベースの入力
インピーダンスは、上記トランジスタＴｒ2 のベースの
入力インピーダンスに比べ、はるかに小さくなり両者を
併せた入力インピーダンスは、 Ｒ1 ・ｈFE にほぼ等しくなる。
ーダンスはＲ1 ・ｈFEで近似され、 トランジスタＴｒ2 のベースの入力インピーダンスは、 （Ｒ2 ＋Ｒ3 ) ・ (ｈFE)2 で近似される。したがって、Ｒ1 と（Ｒ2 ＋Ｒ3 ）が同
程度であれば、上記トランジスタＴｒ1 のベースの入力
インピーダンスは、上記トランジスタＴｒ2 のベースの
入力インピーダンスに比べ、はるかに小さくなり両者を
併せた入力インピーダンスは、 Ｒ1 ・ｈFE にほぼ等しくなる。
【００２１】したがって、静電容量センサＣX の容量が
変化し、電荷が充放電することによって流れる電流は、
ほぼトランジスタＴｒ1 のベースに流れる。そして、ト
ランジスタＴｒ1 のベースに流れる電流をｉとすると、
Ｒ1 ・ｈFE・ｉの電位差が生じる。ところで、上記静電
容量センサＣX の電荷をＱとしたとき、電荷Ｑは、 Ｑ＝ＣX ・（ＶCC−ＶBE） ＝（Ｃ＋Ｃ′）・（ＶCC−ＶBE） であるので、上記電流ｉは、 ｉ＝ｄＱ／ｄｔ ＝（ＶCC−ＶBE）・ｄＣ′／ｄｔ になる。したがって、上記電位差Ｒ1 ・ｈFE・ｉは、 Ｒ1 ・ｈFE・ｉ＝（ＶCC−ＶBE）・Ｒ1 ・ｈFE・ｄＣ′／ｄｔ になる。このように、静電容量センサＣX の容量が変化
することによって、電位差 (ＶCC−ＶBE) ・Ｒ1 ・ｈFE
（ｄｃ′／ｄｔ）が発生する。すなわち、入力インピー
ダンスＲ1 ・ｈFEは従来の抵抗ＲG と同じように作用す
る。これにより、抵抗Ｒ1 の抵抗値が抵抗ＲG の抵抗値
と比べて１／ｈFE倍になる。
変化し、電荷が充放電することによって流れる電流は、
ほぼトランジスタＴｒ1 のベースに流れる。そして、ト
ランジスタＴｒ1 のベースに流れる電流をｉとすると、
Ｒ1 ・ｈFE・ｉの電位差が生じる。ところで、上記静電
容量センサＣX の電荷をＱとしたとき、電荷Ｑは、 Ｑ＝ＣX ・（ＶCC−ＶBE） ＝（Ｃ＋Ｃ′）・（ＶCC−ＶBE） であるので、上記電流ｉは、 ｉ＝ｄＱ／ｄｔ ＝（ＶCC−ＶBE）・ｄＣ′／ｄｔ になる。したがって、上記電位差Ｒ1 ・ｈFE・ｉは、 Ｒ1 ・ｈFE・ｉ＝（ＶCC−ＶBE）・Ｒ1 ・ｈFE・ｄＣ′／ｄｔ になる。このように、静電容量センサＣX の容量が変化
することによって、電位差 (ＶCC−ＶBE) ・Ｒ1 ・ｈFE
（ｄｃ′／ｄｔ）が発生する。すなわち、入力インピー
ダンスＲ1 ・ｈFEは従来の抵抗ＲG と同じように作用す
る。これにより、抵抗Ｒ1 の抵抗値が抵抗ＲG の抵抗値
と比べて１／ｈFE倍になる。
【００２２】すなわち、従来のような抵抗値の高い抵抗
ＲG を用いる必要がなく、電源ＶCCをバイアス電界電源
Ｅとして用いることができる。次に、静電容量センサＣ
X の容量が変化することによってトランジスタＴｒ1の
ベースに発生した電位は、トランジスタＴｒ2 のベース
に入力されトランジスタＴｒ3 のエミッタに出力され
る。この出力はトランジスタＴｒ3 のエミッタに接続さ
れた抵抗Ｒ2,Ｒ3 により分圧され、次のトランジスタＴ
ｒ4 を動作させるのに適当なベースバイアス電圧となる
ようにレベルシフトされる。
ＲG を用いる必要がなく、電源ＶCCをバイアス電界電源
Ｅとして用いることができる。次に、静電容量センサＣ
X の容量が変化することによってトランジスタＴｒ1の
ベースに発生した電位は、トランジスタＴｒ2 のベース
に入力されトランジスタＴｒ3 のエミッタに出力され
る。この出力はトランジスタＴｒ3 のエミッタに接続さ
れた抵抗Ｒ2,Ｒ3 により分圧され、次のトランジスタＴ
ｒ4 を動作させるのに適当なベースバイアス電圧となる
ようにレベルシフトされる。
【００２３】抵抗Ｒ3 の出力は、トラジスタＴｒ4 、及
び抵抗Ｒ4,Ｒ5 によって構成される増幅回路により増幅
され、トランジスタＴｒ4 のコレクタに接続される出力
端子ＯＵＴから出力される。なお、トランジスタＴｒ4
のエミッタに接続されたトランジスタＴｒ5,Ｔｒ6は各
トランジスタのベース・エミッタ間電圧ＶBEの温度補正
を行うものである。ところで、上述されたように、各ト
ランジスタＴｒ1,Ｔｒ2,Ｔｒ3 におけるベース・エミッ
タ間電圧ＶBEが一定であると近似すると、 ＶR1＋ＶR23 ＋ＶBE＋ＶBE＋ＶBE＝ＶCC になり、電圧降下ＶR1は、電源電圧ＶCCと比較してほぼ
０になるので、電圧降下ＶR23 は、 ＶR23 ≒ＶCC−３ＶBE になる。すなわち、トランジスタＴｒ3 のエミッタは、
ＶCC−３ＶBEの電位となっているが、トランジスタＴｒ
5,Ｔｒ6 がトランジスタＴｒ4 と接続されるので、３Ｖ
BEの電位が発生する。したがって、該３ＶBEの電位をキ
ャンセルし、温度変化に伴うベース・エミッタ間電圧Ｖ
BEが変化するのを補正する。
び抵抗Ｒ4,Ｒ5 によって構成される増幅回路により増幅
され、トランジスタＴｒ4 のコレクタに接続される出力
端子ＯＵＴから出力される。なお、トランジスタＴｒ4
のエミッタに接続されたトランジスタＴｒ5,Ｔｒ6は各
トランジスタのベース・エミッタ間電圧ＶBEの温度補正
を行うものである。ところで、上述されたように、各ト
ランジスタＴｒ1,Ｔｒ2,Ｔｒ3 におけるベース・エミッ
タ間電圧ＶBEが一定であると近似すると、 ＶR1＋ＶR23 ＋ＶBE＋ＶBE＋ＶBE＝ＶCC になり、電圧降下ＶR1は、電源電圧ＶCCと比較してほぼ
０になるので、電圧降下ＶR23 は、 ＶR23 ≒ＶCC−３ＶBE になる。すなわち、トランジスタＴｒ3 のエミッタは、
ＶCC−３ＶBEの電位となっているが、トランジスタＴｒ
5,Ｔｒ6 がトランジスタＴｒ4 と接続されるので、３Ｖ
BEの電位が発生する。したがって、該３ＶBEの電位をキ
ャンセルし、温度変化に伴うベース・エミッタ間電圧Ｖ
BEが変化するのを補正する。
【００２４】図６は本発明の第２の実施例を示す静電容
量センサ回路の回路図である。図に示すように、図１の
トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 から成る回路を２組用
い、その出力をトランジスタＴｒ17〜Ｔｒ23、抵抗Ｒ17
〜Ｒ22から成る差動増幅回路に入力して信号を増幅し、
トランジスタＴｒ11〜Ｔｒ16の温度変化に伴う特性変
化、例えばベース・エミッタ間電圧ＶBEの変化などを補
正するようにしている。
量センサ回路の回路図である。図に示すように、図１の
トランジスタＴｒ1,Ｔｒ2,Ｔｒ3 から成る回路を２組用
い、その出力をトランジスタＴｒ17〜Ｔｒ23、抵抗Ｒ17
〜Ｒ22から成る差動増幅回路に入力して信号を増幅し、
トランジスタＴｒ11〜Ｔｒ16の温度変化に伴う特性変
化、例えばベース・エミッタ間電圧ＶBEの変化などを補
正するようにしている。
【００２５】また、図示しないが、上記トランジスタＴ
ｒ17, Ｔｒ18のエミッタ電源を変化させることなどによ
って増幅回路のゲインを可変とし、トランジスタＴｒ23
のコレクタ電源を変化させるなどして感度を変更した
り、トランジスタＴｒ11〜Ｔｒ 16の電流増幅率ｈFEが温
度変化することに伴い感度が変化するのを補正すること
ができる。
ｒ17, Ｔｒ18のエミッタ電源を変化させることなどによ
って増幅回路のゲインを可変とし、トランジスタＴｒ23
のコレクタ電源を変化させるなどして感度を変更した
り、トランジスタＴｒ11〜Ｔｒ 16の電流増幅率ｈFEが温
度変化することに伴い感度が変化するのを補正すること
ができる。
【００２６】図７は本発明の第３の実施例を示す静電容
量センサ回路の回路図である。図において、トランジス
タＴｒ31，Ｔｒ32とトランジスタＴｒ33，Ｔｒ34はカレ
ントミラーを構成しており、それぞれのエミッタに同じ
抵抗値を有する抵抗Ｒ 31，Ｒ32が接続されている。各カ
レントミラーにおいて、トランジスタＴｒ31，Ｔｒ32の
エミッタの面積及びトランジスタＴｒ33，Ｔｒ34のエミ
ッタの面積がそれぞれｎ：１（ｎ≧１）としてあり、ミ
ラー比がｎとなっている。トランジスタＴｒ35，Ｔｒ36
及びトランジスタＴｒ37，Ｔｒ38はダーリントン接続さ
れたエミッタフォロア回路を構成し、それぞれ同じ抵抗
値を有する抵抗Ｒ33，Ｒ34と共にバッファ回路を形成す
る。各バッファ回路の出力は、ゲインがＡ倍の差動入力
アンプＡｍｐ１に入力され、該差動入力アンプＡｍｐ１
の出力端子ＯＵＴから出力電圧ｖｏが出力される。
量センサ回路の回路図である。図において、トランジス
タＴｒ31，Ｔｒ32とトランジスタＴｒ33，Ｔｒ34はカレ
ントミラーを構成しており、それぞれのエミッタに同じ
抵抗値を有する抵抗Ｒ 31，Ｒ32が接続されている。各カ
レントミラーにおいて、トランジスタＴｒ31，Ｔｒ32の
エミッタの面積及びトランジスタＴｒ33，Ｔｒ34のエミ
ッタの面積がそれぞれｎ：１（ｎ≧１）としてあり、ミ
ラー比がｎとなっている。トランジスタＴｒ35，Ｔｒ36
及びトランジスタＴｒ37，Ｔｒ38はダーリントン接続さ
れたエミッタフォロア回路を構成し、それぞれ同じ抵抗
値を有する抵抗Ｒ33，Ｒ34と共にバッファ回路を形成す
る。各バッファ回路の出力は、ゲインがＡ倍の差動入力
アンプＡｍｐ１に入力され、該差動入力アンプＡｍｐ１
の出力端子ＯＵＴから出力電圧ｖｏが出力される。
【００２７】トランジスタＴｒ35のベースはトランジス
タＴｒ32のベース及びコレクタに、トランジスタＴｒ37
のベースは、トランジスタＴｒ34のベース及びコレクタ
にそれぞれ接続され、その接続点が入力端子Ｃi1，Ｃi2
となる。該入力端子Ｃi1，Ｃ i2の少なくともいずれか一
方に静電容量センサＣX が接続され、出力端子ＯＵＴに
おいて静電容量の変化を検出することができるようにな
っている。
タＴｒ32のベース及びコレクタに、トランジスタＴｒ37
のベースは、トランジスタＴｒ34のベース及びコレクタ
にそれぞれ接続され、その接続点が入力端子Ｃi1，Ｃi2
となる。該入力端子Ｃi1，Ｃ i2の少なくともいずれか一
方に静電容量センサＣX が接続され、出力端子ＯＵＴに
おいて静電容量の変化を検出することができるようにな
っている。
【００２８】入力端子Ｃi1，Ｃi2の両方に静電容量セン
サＣX を接続した場合、それぞれの静電容量の差の変化
を検出することができる。例えば、モノリシックＩＣを
高温下で使用する時など、ＰＮ接合点でリーク電流が発
生し、検出した静電容量の中点がずれることがあるが、
入力端子Ｃi1，Ｃi2の両方に静電容量センサＣX を接続
し、差動入力化と無入力時の直流成分をなくし、不安定
な動作をなくすことができる。そのため、抵抗Ｒ1,Ｒ2
及び抵抗Ｒ3,Ｒ4 はそれぞれ同じ抵抗値のものを使用し
ている。
サＣX を接続した場合、それぞれの静電容量の差の変化
を検出することができる。例えば、モノリシックＩＣを
高温下で使用する時など、ＰＮ接合点でリーク電流が発
生し、検出した静電容量の中点がずれることがあるが、
入力端子Ｃi1，Ｃi2の両方に静電容量センサＣX を接続
し、差動入力化と無入力時の直流成分をなくし、不安定
な動作をなくすことができる。そのため、抵抗Ｒ1,Ｒ2
及び抵抗Ｒ3,Ｒ4 はそれぞれ同じ抵抗値のものを使用し
ている。
【００２９】図８は動作の原理図である。図は図７の一
方の差動入力を抜き出した等価回路であり、Ｚinは入力
端子Ｃi1（Ｃi2）の入力インピーダンスである。該入力
インピーダンスＺinはトランジスタＴｒ31，Ｔｒ32（Ｔ
ｒ33，Ｔｒ34）のミラー比ｎ及び抵抗Ｒ31（Ｒ32）によ
って決定される。入力バッファＢｕｆｆはトランジスタ
Ｔｒ35，Ｔｒ36（Ｔｒ37，Ｔｒ38）によるエミッタフォ
ロア回路で構成され、トランジスタＴｒ36〜Ｔｒ38の電
流増幅率をβとすると、入力インピーダンスＺinはほぼ
β2 ・Ｒ33となる。
方の差動入力を抜き出した等価回路であり、Ｚinは入力
端子Ｃi1（Ｃi2）の入力インピーダンスである。該入力
インピーダンスＺinはトランジスタＴｒ31，Ｔｒ32（Ｔ
ｒ33，Ｔｒ34）のミラー比ｎ及び抵抗Ｒ31（Ｒ32）によ
って決定される。入力バッファＢｕｆｆはトランジスタ
Ｔｒ35，Ｔｒ36（Ｔｒ37，Ｔｒ38）によるエミッタフォ
ロア回路で構成され、トランジスタＴｒ36〜Ｔｒ38の電
流増幅率をβとすると、入力インピーダンスＺinはほぼ
β2 ・Ｒ33となる。
【００３０】ここで、電流増幅率βの値は通常数百であ
り、抵抗Ｒ33を数十ＫΩとすると、入力バッファＢｕｆ
ｆの入力インピーダンスＺinは数十〜数百ＭΩとなり、
入力端子Ｃi1（Ｃi2）の入力インピーダンスＺinに対し
て無視することができるほどの高入力インピーダンスと
なる。ところで、静電容量センサＣX の電荷ＱはＣX ・
Ｖccであり、入力インピーダンスＺinに流れる電流は、 ｄＱ／ｄｔ＝Ｖcc・ｄＣX ／ｄｔ となる。そして、入力インピーダンスＺinの両端の電圧
は、 Ｖcc・Ｚin・ｄＣX ／ｄｔ であるから、上記等価回路による出力電圧ｖ0 は、 ｖ0 ＝Ａ・Ｖcc・Ｚin・ｄＣX ／ｄｔ となる。
り、抵抗Ｒ33を数十ＫΩとすると、入力バッファＢｕｆ
ｆの入力インピーダンスＺinは数十〜数百ＭΩとなり、
入力端子Ｃi1（Ｃi2）の入力インピーダンスＺinに対し
て無視することができるほどの高入力インピーダンスと
なる。ところで、静電容量センサＣX の電荷ＱはＣX ・
Ｖccであり、入力インピーダンスＺinに流れる電流は、 ｄＱ／ｄｔ＝Ｖcc・ｄＣX ／ｄｔ となる。そして、入力インピーダンスＺinの両端の電圧
は、 Ｖcc・Ｚin・ｄＣX ／ｄｔ であるから、上記等価回路による出力電圧ｖ0 は、 ｖ0 ＝Ａ・Ｖcc・Ｚin・ｄＣX ／ｄｔ となる。
【００３１】また、トランジスタＴｒ32のベースと、コ
レクタ及び電源Ｖccとの間に他の電源ｖi を接続したと
仮定して、この場合、トランジスタＴｒ32のベースとコ
レクタとの間から流れ出す電流をｉとすると、入力端子
Ｃi1の入力インピーダンスＺinは、 Ｚin＝ｖi ／ｉ になる。そして、トランジスタＴｒ31のコレクタ電流
は、ミラー比がｎであるのでｎｉになる。したがって、
抵抗Ｒ31を流れる電流はｉ＋ｎｉになり、抵抗Ｒ31の両
端の電圧は、 Ｒ31（ｉ＋ｎｉ） になる。これは、電源ｖi とほぼ等しく、 ｖi ＝Ｒ31（ｉ＋ｎｉ）＝Ｒ31（ｎ＋１）ｉ になる。したがって、 Ｚin＝ｖi ／ｉ＝Ｒ31（ｎ＋１） となり、入力インピーダンスＺinは抵抗Ｒ31の（ｎ＋
１）倍になる。
レクタ及び電源Ｖccとの間に他の電源ｖi を接続したと
仮定して、この場合、トランジスタＴｒ32のベースとコ
レクタとの間から流れ出す電流をｉとすると、入力端子
Ｃi1の入力インピーダンスＺinは、 Ｚin＝ｖi ／ｉ になる。そして、トランジスタＴｒ31のコレクタ電流
は、ミラー比がｎであるのでｎｉになる。したがって、
抵抗Ｒ31を流れる電流はｉ＋ｎｉになり、抵抗Ｒ31の両
端の電圧は、 Ｒ31（ｉ＋ｎｉ） になる。これは、電源ｖi とほぼ等しく、 ｖi ＝Ｒ31（ｉ＋ｎｉ）＝Ｒ31（ｎ＋１）ｉ になる。したがって、 Ｚin＝ｖi ／ｉ＝Ｒ31（ｎ＋１） となり、入力インピーダンスＺinは抵抗Ｒ31の（ｎ＋
１）倍になる。
【００３２】例えば、入力インピーダンスＺinが１ＭΩ
必要である場合、モノリシックＩＣ内部では、このよう
な抵抗値の高い抵抗は作りにくく、また、占有面積が非
常に大きくなってしまうが、本実施例の回路ではミラー
比ｎを２０とした場合、抵抗Ｒ31は５０ＫΩ（≒１ＭΩ
／２１）でよい。この時、エミッタの面積比は２０：１
であるが、電流が微小であるため、そのモノリシックＩ
Ｃを構成する最小のトランジスタでよく、占有面積を小
さくすることができる。また、ミラー比ｎは原理的に温
度係数を持たず、面積比で決定されるため、温度による
影響は少ない。
必要である場合、モノリシックＩＣ内部では、このよう
な抵抗値の高い抵抗は作りにくく、また、占有面積が非
常に大きくなってしまうが、本実施例の回路ではミラー
比ｎを２０とした場合、抵抗Ｒ31は５０ＫΩ（≒１ＭΩ
／２１）でよい。この時、エミッタの面積比は２０：１
であるが、電流が微小であるため、そのモノリシックＩ
Ｃを構成する最小のトランジスタでよく、占有面積を小
さくすることができる。また、ミラー比ｎは原理的に温
度係数を持たず、面積比で決定されるため、温度による
影響は少ない。
【００３３】また、本回路の他にカレントミラーのそれ
ぞれのトランジスタのエミッタに抵抗を接続し、この抵
抗によってミラー比を決定したり、トランジスタの極性
を逆にし、逆電源によって動作させるなどの応用も考え
られる。なお、本発明は上記実施例に限定されるもので
はなく、本発明の趣旨に基づいて種々変形することが可
能であり、これらを本発明の範囲から排除するものでは
ない。
ぞれのトランジスタのエミッタに抵抗を接続し、この抵
抗によってミラー比を決定したり、トランジスタの極性
を逆にし、逆電源によって動作させるなどの応用も考え
られる。なお、本発明は上記実施例に限定されるもので
はなく、本発明の趣旨に基づいて種々変形することが可
能であり、これらを本発明の範囲から排除するものでは
ない。
【００３４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、静電容量センサ回路においては、互いに極性が異
なり、かつ、入力インピーダンスが異なる二つのエミッ
タフォロア回路の各ベースを結合し、上記各ベースの結
合点とグラウンドとの間に、容量が変化する静電容量セ
ンサを接続し、上記二つのエミッタフォロア回路のう
ち、入力インピーダンスの高い方に出力端子を接続す
る。この場合、二つのエミッタフォロア回路の各ベース
間の電位が従来のバイアス電界電源に相当するものにな
る。したがって、バイアス電界電源が不要になる。ま
た、二つのエミッタフォロア回路の入力インピーダンス
の差が大きいので、静電容量センサが充放電することに
よって流れる電流は、ほぼ、入力インピーダンスの低い
方のベースに流れるが、このとき、入力インピーダンス
の低い方のエミッタフォロア回路の抵抗は非常に小さい
ものでよくなる。したがって、抵抗値の高い抵抗、ＥＦ
Ｔ等を用いることなくバイポーラトランジスタだけで直
結可能な回路を形成することができる。
れば、静電容量センサ回路においては、互いに極性が異
なり、かつ、入力インピーダンスが異なる二つのエミッ
タフォロア回路の各ベースを結合し、上記各ベースの結
合点とグラウンドとの間に、容量が変化する静電容量セ
ンサを接続し、上記二つのエミッタフォロア回路のう
ち、入力インピーダンスの高い方に出力端子を接続す
る。この場合、二つのエミッタフォロア回路の各ベース
間の電位が従来のバイアス電界電源に相当するものにな
る。したがって、バイアス電界電源が不要になる。ま
た、二つのエミッタフォロア回路の入力インピーダンス
の差が大きいので、静電容量センサが充放電することに
よって流れる電流は、ほぼ、入力インピーダンスの低い
方のベースに流れるが、このとき、入力インピーダンス
の低い方のエミッタフォロア回路の抵抗は非常に小さい
ものでよくなる。したがって、抵抗値の高い抵抗、ＥＦ
Ｔ等を用いることなくバイポーラトランジスタだけで直
結可能な回路を形成することができる。
【００３５】本発明の他の静電容量センサ回路において
は、ミラー比が１以上のカレントミラーの入力側に、入
力インピーダンスの高いバッファ回路を接続し、上記カ
レントミラーと電源との間に抵抗を接続し、上記カレン
トミラー及びバッファ回路の結合点とグラウンドとの間
に静電容量センサを接続し、上記バッファ回路の出力側
に出力端子を接続する。この場合、上記カレントミラー
の入力側に流れる電流、及び出力側に流れる電流が上記
抵抗を流れるようになっているので、抵抗の値は、カレ
ントミラーとバッファ回路との間において必要になる入
力インピーダンスを、ミラー比に１を加えた値で除算す
ることによって求められたものになる。
は、ミラー比が１以上のカレントミラーの入力側に、入
力インピーダンスの高いバッファ回路を接続し、上記カ
レントミラーと電源との間に抵抗を接続し、上記カレン
トミラー及びバッファ回路の結合点とグラウンドとの間
に静電容量センサを接続し、上記バッファ回路の出力側
に出力端子を接続する。この場合、上記カレントミラー
の入力側に流れる電流、及び出力側に流れる電流が上記
抵抗を流れるようになっているので、抵抗の値は、カレ
ントミラーとバッファ回路との間において必要になる入
力インピーダンスを、ミラー比に１を加えた値で除算す
ることによって求められたものになる。
【００３６】したがって、安価なバイポーラプロセスに
よってモノリシックＩＣ上に静電容量センサ回路を形成
することが可能になる。その結果、多チャンネルの静電
容量型の変位、速度センサ、多チャンネルのコンデンサ
型マイクロフォンの静電容量センサ回路等の外付け部品
を必要とすることなくＩＣ化することが可能になり、定
価格化、小型化及び高信頼化することができる。
よってモノリシックＩＣ上に静電容量センサ回路を形成
することが可能になる。その結果、多チャンネルの静電
容量型の変位、速度センサ、多チャンネルのコンデンサ
型マイクロフォンの静電容量センサ回路等の外付け部品
を必要とすることなくＩＣ化することが可能になり、定
価格化、小型化及び高信頼化することができる。
【図１】本発明の実施例を示す静電容量センサ回路の回
路図である。
路図である。
【図２】従来の静電容量センサ回路の回路図である。
【図３】バイアス電界電源を不要とした静電容量センサ
回路の回路図である。
回路の回路図である。
【図４】従来の静電容量センサ回路の原理図である。
【図５】角周波数と出力電圧の関係図である。
【図６】本発明の第２の実施例を示す静電容量センサ回
路の回路図である。
路の回路図である。
【図７】本発明の第３の実施例を示す静電容量センサ回
路の回路図である。
路の回路図である。
【図８】動作の原理図である。
ＣX 静電容量センサ Ｒ31，Ｒ32 抵抗 Ｔｒ1 〜Ｔｒ6 トランジスタ Ｚin 入力インピーダンス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 境野 裕 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 岡田 浩 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 実開 昭58−127312（ＪＰ，Ｕ) 実開 平４−116784（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 27/26 G01D 5/24 G01B 7/22 G01L 1/14 G01L 9/12
Claims (2)
- 【請求項１】 （ａ）互いに極性が異なり、かつ、入力
インピーダンスが異なる二つのエミッタフォロア回路の
各ベースを結合し、 （ｂ）上記各ベースの結合点とグラウンドとの間に、容
量が変化する静電容量センサを接続し、 （ｃ）上記二つのエミッタフォロア回路のうち、入力イ
ンピーダンスの高い方に出力端子を接続することを特徴
とする静電容量センサ回路。 - 【請求項２】 （ａ）ミラー比が１以上のカレントミラ
ーの入力側に、入力インピーダンスの高いバッファ回路
を接続し、 （ｂ）上記カレントミラーと電源との間に抵抗を接続
し、 （ｃ）上記カレントミラー及びバッファ回路の結合点と
グラウンドとの間に静電容量センサを接続し、 （ｄ）上記バッファ回路の出力側に出力端子を接続する
ことを特徴とする静電容量センサ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14374991A JP3165173B2 (ja) | 1990-06-20 | 1991-06-17 | 静電容量センサ回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6446290 | 1990-06-20 | ||
| JP2-64462 | 1990-06-20 | ||
| JP14374991A JP3165173B2 (ja) | 1990-06-20 | 1991-06-17 | 静電容量センサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05249159A JPH05249159A (ja) | 1993-09-28 |
| JP3165173B2 true JP3165173B2 (ja) | 2001-05-14 |
Family
ID=26405570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14374991A Expired - Fee Related JP3165173B2 (ja) | 1990-06-20 | 1991-06-17 | 静電容量センサ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165173B2 (ja) |
-
1991
- 1991-06-17 JP JP14374991A patent/JP3165173B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05249159A (ja) | 1993-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0442492B1 (en) | Active filter | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| US4779057A (en) | Cascode amplifier with nonlinearity correction and improve transient response | |
| JPH0537822A (ja) | ガンマ補正回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP3165173B2 (ja) | 静電容量センサ回路 | |
| JP4427198B2 (ja) | 半導体集積回路 | |
| US6091294A (en) | Amplifier circuit | |
| JP3300539B2 (ja) | 高入力インピーダンス回路及び半導体装置、振動検出装置 | |
| JP3076160B2 (ja) | 増幅回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JP2911654B2 (ja) | コンパレータ回路 | |
| JP2693861B2 (ja) | 増幅回路 | |
| JPS626367B2 (ja) | ||
| JP2680748B2 (ja) | 結合容量回路 | |
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JP2957796B2 (ja) | 移相回路 | |
| JPH0595276A (ja) | 論理和回路 | |
| JPH0345568B2 (ja) | ||
| JPH01114205A (ja) | 増幅器 | |
| JPH09321558A (ja) | 差動増幅装置 | |
| JPH06303037A (ja) | 包絡線検波回路 | |
| JPH07154167A (ja) | エミッタホロワ出力電流制限回路 | |
| JPH01168104A (ja) | カレントミラー回路 | |
| JPS62154807A (ja) | 差動増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |