JPH0345568B2

JPH0345568B2 -

Info

Publication number: JPH0345568B2
Application number: JP56193963A
Authority: JP
Inventors: Seiichi Hashimoto; Yukio Higuchi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-11-30
Filing date: 1981-11-30
Publication date: 1991-07-11
Also published as: JPS5894212A

Description

【発明の詳細な説明】この発明は、たとえば磁気記録再生装置の記録
増幅器に使用されて出力端子の直流電圧を所定の
値に保持する相補形の定電流出力回路に関するも
のである。

従来の磁気記録再生装置の記録増幅器として、
第１図に示すものがある。すなわち、１は記録す
べき入力交流信号源、２は直流バイアス源、３は
電源入力端子、４は増幅段を構成するトランジス
タ、５はそのエミツタ抵抗、６はコレクタ抵抗、
７は駆動段を構成するトランジスタ、８はその抵
抗であつて、増幅段で増幅された入力信号は駆動
段でインピーダンス変換され、容量９，１０を介
して出力段を駆動する。出力段は第１導電形式の
トランジスタ（PNP型として示されている）１
１、第１導電形式と相補関係にある第２導電形式
のトランジスタ（NPN型として示されている）
１２、ベースバイアス抵抗１３〜１６およびエミ
ツタ抵抗１７，１８からなり、駆動段から印加さ
れた入力信号は出力段でさらに電流増幅されて出
力端子１９から取り出される。磁気記録再生装置
の場合はこの出力端子１９から容量２０を介して
磁気ヘツド２１に交流出力信号のみが出力され
る。ここで出力段のベースバイアス抵抗１３〜１
６は出力段の交流バイアス電流を決定し、エミツ
タ抵抗１７，１８は出力段の電流増幅度を決定す
る。また出力端子１９の直流電位は出力端子１９
をベースバイアス抵抗１４，１５の結合点に結合
して直流的な負帰還をかけることにより一定に保
つている。なお抵抗１４、容量９および抵抗１
５、容量１０はそれぞれローパスフイルタ効果を
持ち、出力交流成分が帰還しないようにしてい
る。また駆動段と出力段の間は容量９，１０が介
挿されているため直流分が遮断され、そのため駆
動段の直流電位は出力段に伝達されず、出力段の
出力直流電位は出力段だけで決定される。

ところで、この回路を集積回路で実現する場
合、前記容量９，１０（ここで必要とする容量値
において）の集積化が現在の集積回路技術では実
現不可能なため、容量９，１０は集積回路の外部
に設けなければならない。しかしながら、集積回
路においてこれらの容量９，１０のために外部部
品用の端子を３端子必要とし、集積化を複雑化す
るという欠点があつた。

したがつて、この発明の目的は、集積回路化に
適するとともに広い制御範囲を有してバランス時
には、ほとんど消費電流を必要としない出力直流
電圧を一定にする制御回路を有する定電流出力回
路を提供することである。

この発明の一実施例を第２図および第３図に示
す。なお第１図を含めて図中同一番号を付したも
のは同じ作用をする素子である。まず、第２図に
おいて、入力端子２２に印加された入力信号は増
幅器２３で増幅され、第１の駆動段２４および第
２の駆動段２５へ適当な極性でもつて伝達され
る。第１の駆動段２４は出力段を構成する第１導
電形式のトランジスタ（PNP型として示す）１
１を駆動し、第２の駆動段２５は出力段を構成す
る第２導電形式のトランジスタ（NPN型として
示す）１２を駆動する。この出力段の電流増幅度
は前記したようにエミツタ抵抗１７，１８等によ
り決り、交流出力は出力端子１９から容量２０を
介して負荷２１、たとえば磁気ヘツドへ流れる。
そしてこの出力段の出力直流電流は、PNPトラ
ンジスタ１１とNPNトランジスタ１２のコレク
タ電流の差であつて、増幅段２３、第１および第
２の駆動段２４，２５、出力段のトランジスタ１
１，１２ならびに抵抗１７，１８の特性が完全に
対称であるとき零となる。一方特性が対称でない
ときは出力端子１９に流入または流出する電流が
発生し、出力直流電位が変化する。

２６は出力端子１９の直流電位を検出するロー
パスフイルタ、２７はローパスフイルタ出力であ
る直流電圧を制御段に入力する制御信号入力端
子、２８，２９は制御段における第１導電形式
（PNP）のトランジスタ、３０，３１は同じく第
２導電形式（NPN）のトランジスタ、３２，３
３は同じく抵抗であつて、互いに相補関係にある
トランジスタ２８，３０および抵抗３２により第
１の差動増幅器を構成し、また互いに相補関係に
あるトランジスタ２９，３１および抵抗３３によ
り第２の差動増幅器を構成している。そして第１
の差動増幅器を構成するPNPトランジスタ２８
および第２の差動増幅器を構成するNPNトラン
ジスタ３１のベースにはローパスフイルタ２６の
出力が印加され、第１の差動増幅器を構成する
NPNトランジスタ３０のベースには電圧E₁を持
つ電圧源３４が接続され、第２の差動増幅器を構
成するPNPトランジスタ２９のベースには電圧
E₂を持つ電圧源３５が接続され、これらローパ
スフイルタ２６の出力電圧と電圧E₁、E₂の差に
応じた電流が第１および第２の差動増幅器を構成
するそれぞれのトランジスタに流れる。この場
合、第１の差動増幅器を構成するNPNトランジ
スタ３０のコレクタ電流を第１の駆動段２４へ供
給して、出力段を構成するPNPトランジスタ１
１の出力直流電流を制御し、第２の差動増幅器を
構成するPNPトランジスタ２９のコレクタ電流
を第２の駆動段２５へ供給して、出力段を構成す
るNPNトランジスタ１２の出力直流電流を制御
している。

この回路の動作は、いま第１、第２の差動増幅
器を構成するトランジスタ、とくに２８，２９お
よび３０，３１の特性がそれぞれ等しいと仮定す
ると、ローパスフイルタ２６の出力電圧が電圧
E₁、E₂の平均電位1/2（E₁＋E₂）であるとき、第
１、第２の差動増幅器の出力電流は等しくなり、
１／２（E₁＋E₂）より小さくなると第１の差動増幅
器の出力電流は大きく、第２の差動増幅器の出力
電流は小さくなり、また1/2（E₁＋E₂）より大き
くなると逆に前者は小さく、後者は大きくなる。
したがつて増幅段２３、第１および第２の駆動段
２４，２５または出力段の特性が対称でないと
き、たとえばPNPトランジスタ１１の直流コレ
クタ電流の方がNPNトランジスタ１２の直流コ
レクタ電流より大きいとき、ローパスフイルタ２
６の出力電圧は大きくなり、これによつて第１の
差動増幅器の出力電流は減少し、第２の差動増幅
器の出力電流は増加し、そのためPNPトランジ
スタ１１の直流コレクタ電流を減少し、NPNト
ランジスタ１２の直流コレクタ電流を増加させ
て、もつてローパスフイルタ２６の出力電圧があ
る一定の値をとるように制御され、出力端子１９
の直流電位が一定値に定められる。ただしこの値
は帰還増幅度に応じて1/2（E₁＋E₂）から若干ず
れた値となる。

このように構成したため、電圧源３４，３５の
電圧E₁、E₂を適当に選ぶことにより、ローパス
フイルタ２６の出力電圧が1/2（E₁＋E₂）のとき
第１および第２の差動増幅器の出力電流を零また
は微小値にすることができるので、出力段のバラ
ンスが狂つたときのみ必要な補正電流が第１およ
び第２の駆動段２４，２５の一方へ加えられ、他
方は零またはさらに微小となる。すなわち、第１
および第２の差動増幅器には必要な制御電流のみ
が流れ、直接制御に関係ないバイアス電流を必要
としない。なお、第１および第２の差動増幅器を
構成する抵抗３２，３３は直流電位の帰還量を適
当な値に設定すると同時に、回路の起動時におい
てローパスフイルタ２６の出力が極端に狂つてい
る場合、または外部から出力端子１９や制御信号
入力端子２７等に強制電圧が加わつたとき、第１
および第２の差動増幅器に大電流が流れるのを防
止する効果を持つ。

また、この定電流出力回路を集積回路で実現す
る場合、第２図の構成要素の内、集積化できない
のはローパスフイルタ２６だけであり、しかも従
来と異なり増幅段、駆動段および出力段の直流結
合ができてローパスフイルタ２６の入力端子は出
力端子１９に接続されるので、新たに必要とする
集積回路の外部部品用の端子は制御信号入力端子
２７となり、第１図の従来例に比べて２端子の減
少となるので、集積化が容易になる。

第３図は第２図をより具体化した回路例であ
り、トランジスタ３６，３７および電流源３８は
増幅段を構成し、入力信号源１からの入力信号は
この増幅段で増幅され、増幅段の負荷インピーダ
ンスである抵抗３９、ダイオード４０の第１の直
列回路および抵抗４１、ダイオード４２の第２の
直列回路へ出力される。トランジスタ４３および
抵抗４４は反転増幅器であつて、前記第２の直列
回路４１，４２に発生した信号電圧を反転し、抵
抗４５、ダイオード４６よりなる第３の直列回路
へ伝達する。また前記構成素子の内、トランジス
タ３６および第１の直列回路３９，４０は第１の
駆動段を兼ね、トランジスタ４３および第３の直
列回路４５，４６は第２の駆動段を兼ねており、
それぞれ出力段１１，１２を駆動する。この場合
駆動段と出力段との間の電流増幅度は主として抵
抗３９，１７の比、抵抗４１，４４の比および抵
抗４５，１８の比により決る。なお、ダイオード
４０，４２，４６は電流増幅度を安定にするため
のもので、電流源３８の直流電流を増幅して決る
出力段トランジスタ１１，１２のコレクタ直流電
流の値を温度変化等に対し安定にするものであ
る。

つぎに、抵抗４７および容量４８はローパスフ
イルタの最も簡単な例であるが、出力段の出力端
子１９はトランジスタ１１，１２のコレクタに接
続されているのでこれを集積回路で構成した場合
容量４８が大きくなり、インダクタンス性の負荷
である磁気ヘツド２１を駆動する場合共振特性を
持つ。そのためローパスフイルタを構成する抵抗
４７はダンピング抵抗を兼ねることが望ましい。
とくにこ実施例では制御信号入力端子２７からの
入力インピーダンスが大きいので抵抗４７の値は
実用の範囲で特に制限を受けず、自由に選ぶこと
ができる。

また電圧源４９，トランジスタ５０、ダイオー
ド５１〜５４、電流源５５は、トランジスタ２
８，３０および抵抗３２で構成される第１の差動
増幅器ならびにトランジスタ２９，３１および抵
抗３３で構成される第２の差動増幅器のバイアス
回路の一例である。電圧源４９は電源電圧を抵
抗、ダイオード等を用いて適当に分割して作るこ
とができるが、このようにして作つた直流電位は
一般に大きな出力インピーダンスを持つのでここ
ではトランジスタ５０を用いて第１の差動増幅器
を構成するNPNトランジスタ３０のベースの電
位を低インピーダンスでバイアスしている。また
ダイオード５１〜５４および電流源５５により、
第２の差動増幅器を構成するPNPトランジスタ
２９のベース電位を決るが、ここでダイオード５
１〜５４の特性とトランジスタ２８〜３１の特性
をそれぞれ同じにすると、第１および第２の差動
増幅器においてトランジスタ２８，３１のベース
電位がトランジスタ３０，２９のベース電位の平
均値に等しいとき、第１および第２の差動増幅器
の出力電流（コレクタ電流）は抵抗３２，３３が
ない場合はダイオード５１〜５４を流れる電流、
すなわち電流源５５の電流値に等しくなる。ま
た、抵抗３２，３３がある場合は、その抵抗値に
応じて出力電流は小さくなり、適当な値に選ぶと
これを微小電流とすることができる。

また第１および第２の差動増幅器の出力と第１
および第２の駆動段との接続は、NPNトランジ
スタ３０およびPNPトランジスタ２９のコレク
タをそれぞれ、トランジスタ３６およびトランジ
スタ４３のコレクタと結合し、これらのコレクタ
電流を重畳してそれぞれ前記第１および第２の直
列回路３９，４０，４５，４６に流すことによ
り、出力段に直流電流を帰還している。なお変形
例として、第２の差動増幅器のPNPトランジス
タ２９のコレクタのかわりに、NPNトランジス
タ３１のコレクタを増幅段を構成するトランジス
タ３７のコレクタに結合し、前記第２の直列回路
４１，４２に帰還させても駆動段には同じ直流電
流が流れ、同じ結果が得られる。

第４図は他の実施例である。すなわち、出力段
に関して第２図、第３図で示した例は、PNPト
ランジスタとNPNトランジスタを１つづつ使用
して、それぞれのコレクタを直接結合しその接続
点を出力端子とした純コンプリメンタリ回路であ
つたが、集積回路として実現する場合、大電流容
量を持つNPNトランジスタと特性の等しいPNP
トランジスタを作ることは困難であり、さらに
PNPトランジスタの出力容量が大きい点からも、
出力段としてPNPトランジスタを使用すること
はあまり好ましくない。そこで第４図に示すよう
な純コンプリメンタリ回路を使用することは有効
である。つまり第４図においてPNPトランジス
タ５６とNPNトランジスタ５７の直結回路は第
２図および第３図におけるPNPトランジスタ１
１と同じ作用をする。また回路を対称にするため
には、NPNトランジスタ５７，１２を等しくす
ればよく、PNPトランジスタ５６の電流容量は
小さくて良い。なお、PNPトランジスタの動作
を安定にするため、実際の回路ではPNPトラン
ジスタのコレクタ電流を放電する回路を設けるの
が一般的でコレクタ端子とグランド間または端子
間に抵抗または電流源が設けられる。

以上のように、この発明の定電流出力回路は、
入力信号を増幅する増幅段と、この増幅段に結合
された第１および第２の駆動段と、その第１の駆
動段により駆動され前記増幅段の第１の出力電流
を電流増幅するトランジスタと第２の駆動段によ
り駆動され前記増幅段の第２の出力電流を電流増
幅するトランジスタとを相補形に結合して両者の
接続点を出力端とした出力段と、この出力段の前
記接続点に接続されてその直流電圧を検出するロ
ーパスフイルタと、このローパスフイルタの検出
電圧および第１の電圧源を比較電圧として前記第
１の駆動段の出力を制御する第１および第２の導
電形式のトランジスタよりなる相補形の第１の差
動増幅器と、前記ローパスフイルタの検出電圧お
よび第２の電圧源を比較電圧として前記第２の駆
動段の出力を制御する第２および第１の導電形式
のトランジスタよりなる相補形の第２の差動増幅
器とを備え、前記出力段の出力端の直流電圧を前
記第１および、第２の電圧源で決まる基準電圧に
制御するようにしたことを特徴とするため、つぎ
の作用効果がある。

すなわち、第１の差動増幅器および第２の差動
増幅器により、駆動段にアンバランス分だけの補
正電流を流す構成であるため、容量なしでダイナ
ミツクレンジ一杯に増幅した出力電流を歪なく有
効に出力段に伝達でき、広い制御範囲をもつこと
ができるとともに、低消費電力を実現でき、しか
も集積化に適するという効果がある。

【図面の簡単な説明】

第１図は従来の定電流出力回路、第２図はこの
発明の一実施例の基本的回路を示す一部概略回路
図、第３図はその具体回路図、第４図は出力段の
他の実施例の回路図である。１……交流入力信号源、１１，１２……トラン
ジスタ（出力段）、１９……出力端子、２１……
負荷、２３……増幅段、２４，２５……駆動段、
２６……ローパスフイルタ、３４，３５……電圧
源、２８，３０……トランジスタ（第１の差動増
幅器）、２９，３１……トランジスタ（第２の差
動増幅器）。

Claims

【特許請求の範囲】

１入力信号を増幅する増幅段と、この増幅段に
結合された第１および第２の駆動段と、その第１
の駆動段により駆動され前記増幅段の第１の出力
電流を電流増幅するトランジスタと第２の駆動段
により駆動され前記増幅段の第２の出力電流を電
流増幅するトランジスタとを相補形に結合して両
者の接続点を出力端とした出力段と、この出力段
の前記接続点に接続されてその直流電圧を検出す
るローパスフイルタと、このローパスフイルタの
検出電圧および第１の電圧源を比較電圧として前
記第１の駆動段の出力を制御する第１および第２
の導電形式のトランジスタよりなる相補形の第１
の差動増幅器と、前記ローパスフイルタの検出電
圧および第２の電圧源を比較電圧として前記第２
の駆動段の出力を制御する第２および第１の導電
形式のトランジスタよりなる相補形の第２の差動
増幅器とを備え、前記出力段の出力端の直流電圧
を前記第１および第２の電圧源で決まる基準電圧
に制御するようにしたこを特徴とする定電流出力
回路。