JPH0161247B2 - - Google Patents
Info
- Publication number
- JPH0161247B2 JPH0161247B2 JP57061598A JP6159882A JPH0161247B2 JP H0161247 B2 JPH0161247 B2 JP H0161247B2 JP 57061598 A JP57061598 A JP 57061598A JP 6159882 A JP6159882 A JP 6159882A JP H0161247 B2 JPH0161247 B2 JP H0161247B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- voltage
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 238000011084 recovery Methods 0.000 claims description 3
- 230000000295 complement effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明はテープレコーダに使用する自動レベル
制御回路（ALC）付きの録音増幅回路に関する
ものである。
制御回路（ALC）付きの録音増幅回路に関する
ものである。
一般にテープレコーダにおいては録音時にマイ
ク等からの録音信号を増幅するための録音増幅回
路と上記マイク等から過大信号が入力された時、
録音信号が歪むのをさけるために録音信号に
ALCをかけるためのALC回路を備えている。
ク等からの録音信号を増幅するための録音増幅回
路と上記マイク等から過大信号が入力された時、
録音信号が歪むのをさけるために録音信号に
ALCをかけるためのALC回路を備えている。
本発明は、ALCのかかり始めた時の過渡特性
および歪率特性を改善することができるALC付
録音増幅回路を提供することを目的とするもので
ある。
および歪率特性を改善することができるALC付
録音増幅回路を提供することを目的とするもので
ある。
以下本発明に基づく一実施例を図面を用い詳細
に説明する。
に説明する。
第１図は本発明をステレオテープレコーダ用
ALC付録音増幅器の集積回路に適用した場合の
ものである。
ALC付録音増幅器の集積回路に適用した場合の
ものである。
第１図に示すALC付録音増幅器は可変インピ
ーダンス素子Ｅが直流的に直結された初段入力回
路を持つ少くとも一つ以上の低周波増幅回路Ａ
と、この低周波増幅回路Ａの出力電圧と比較しう
る基準電圧源Ｂと、この基準電圧源Ｂで発生した
基準電圧と上記低周波増幅回路Ａの出力電圧とを
比較する比較回路Ｃと、この比較回路Ｃの出力信
号を増幅し、可変インピーダンス素子Ｅを駆動す
るための駆動回路Ｄより構成されている。
ーダンス素子Ｅが直流的に直結された初段入力回
路を持つ少くとも一つ以上の低周波増幅回路Ａ
と、この低周波増幅回路Ａの出力電圧と比較しう
る基準電圧源Ｂと、この基準電圧源Ｂで発生した
基準電圧と上記低周波増幅回路Ａの出力電圧とを
比較する比較回路Ｃと、この比較回路Ｃの出力信
号を増幅し、可変インピーダンス素子Ｅを駆動す
るための駆動回路Ｄより構成されている。
比較回路Ｃは各々のエミツタに少くとも一つ以
上のダイオードD5，D6，D7，D8が直列に挿入さ
れた差動増幅器Q23，Q24，Q26，Q27により構成
されている。
上のダイオードD5，D6，D7，D8が直列に挿入さ
れた差動増幅器Q23，Q24，Q26，Q27により構成
されている。
第１図はステレオテープレコーダ用のALC付
録音増幅器として適用したものであり、低周波増
幅回路Ａおよび可変インピーダンス素子Ｅは各々
２つづつ設けられており、以後各々をＬチヤンネ
ル、Ｒチヤンネルと呼ぶ。
録音増幅器として適用したものであり、低周波増
幅回路Ａおよび可変インピーダンス素子Ｅは各々
２つづつ設けられており、以後各々をＬチヤンネ
ル、Ｒチヤンネルと呼ぶ。
第１図において、３は電源端子、１，９は各々
Ｌチヤンネル、Ｒチヤンネルの信号入力端子であ
り、マイク等の信号源抵抗Rgをもつ信号源Sigよ
りカツプリングコンデンサC1，C7を介して信号
が入力される。５，７は各々Ｌチヤンネル、Ｒチ
ヤンネルの信号出力端子であり、RL，RRはそれ
ぞれ次段の入力インピーダンスと等価な値をもつ
負荷抵抗であり各々カツプリングコンデンサC4，
C5を介して出力端子５，７に接続されている。
２，８は各々Ｌチヤンネル、Ｒチヤンネルの低周
波増幅回路Ａの交流負帰還用端子であり、C2，
C6は直流分離用のコンデンサーであり、RNFL，
RNFRは各々低周波増幅回路Ａ内の抵抗R12ととも
に交流負帰還量を決定するための抵抗であり、低
周波増幅回路Ａの交流利得を決定している。４は
リツプフイルタ用のコンデンサC3を接続するた
めの端子であり抵抗R11とともに電源端子３に印
加される電源電圧中のリツプル成分を除去するた
めに設けられたものである。１０はALC信号を
増幅し可変インピーダンス素子Ｅを駆動するため
の駆動回路Ｄ内に設けられた端子でありC8およ
びRTはALC信号を平滑するとともに、ALCのア
タツク、リカバリーの各々の時定数を決定するた
めのものである。そして６は接地端子である。
Ｌチヤンネル、Ｒチヤンネルの信号入力端子であ
り、マイク等の信号源抵抗Rgをもつ信号源Sigよ
りカツプリングコンデンサC1，C7を介して信号
が入力される。５，７は各々Ｌチヤンネル、Ｒチ
ヤンネルの信号出力端子であり、RL，RRはそれ
ぞれ次段の入力インピーダンスと等価な値をもつ
負荷抵抗であり各々カツプリングコンデンサC4，
C5を介して出力端子５，７に接続されている。
２，８は各々Ｌチヤンネル、Ｒチヤンネルの低周
波増幅回路Ａの交流負帰還用端子であり、C2，
C6は直流分離用のコンデンサーであり、RNFL，
RNFRは各々低周波増幅回路Ａ内の抵抗R12ととも
に交流負帰還量を決定するための抵抗であり、低
周波増幅回路Ａの交流利得を決定している。４は
リツプフイルタ用のコンデンサC3を接続するた
めの端子であり抵抗R11とともに電源端子３に印
加される電源電圧中のリツプル成分を除去するた
めに設けられたものである。１０はALC信号を
増幅し可変インピーダンス素子Ｅを駆動するため
の駆動回路Ｄ内に設けられた端子でありC8およ
びRTはALC信号を平滑するとともに、ALCのア
タツク、リカバリーの各々の時定数を決定するた
めのものである。そして６は接地端子である。
以下各回路素子の接続および電気的な動作につ
いて説明する。Ｒチヤンネル、Ｌチヤンネル共に
その接続および動作は同一であるので、ここでは
主にＬチヤンネルの接続および動作を説明し、Ｒ
チヤンネルの接続および動作は省略する。低周波
増幅回路Ａの入力端に接続された抵抗R1はALC
動作時に可変インピーダンス素子Ｅであるトラン
ジスタQ1，Q2とともに入力信号を分割させるた
めのものであり、その値は通常数ＫΩに設定され
る。トランジスタQ1，Q2はALC動作時に入力信
号が歪むのを軽減するために各々、コレクタ、エ
ミツタを逆に接続してある。抵抗R2はトランジ
スタQ5のベースバイアスを与えるためのもので
あり、その値は抵抗R1とともに減衰を少なくす
るため高抵抗値（50KΩ程度）に設定してある。
トランジスタQ4，Q5はコンプリメンタリー差動
入力段を構成しており、トランジスタQ5のコレ
クタは接地され、ベースは抵抗R1を介して入力
端子１に接続され同時に抵抗R2によりバイアス
が与えられている。そしてエミツタはトランジス
タQ4のエミツタに接続されており、ベースは帰
還抵抗R12を介して低周波増幅回路Ａの出力端に
接続され、同時に交流帰還決定用端子２に接続さ
れ、且つ帰還電流決定用のトランジスタQ6のコ
レクタに接続されている。R12は帰還用の抵抗で
あり、交流帰還用の抵抗RNFLと共に低周波増幅器
Ａの交流利得を決定するとともに、トランジスタ
Q6により決定される電流により発生する電位降
下によりトランジスタQ4のベースに直流帰還を
ほどこしている。
いて説明する。Ｒチヤンネル、Ｌチヤンネル共に
その接続および動作は同一であるので、ここでは
主にＬチヤンネルの接続および動作を説明し、Ｒ
チヤンネルの接続および動作は省略する。低周波
増幅回路Ａの入力端に接続された抵抗R1はALC
動作時に可変インピーダンス素子Ｅであるトラン
ジスタQ1，Q2とともに入力信号を分割させるた
めのものであり、その値は通常数ＫΩに設定され
る。トランジスタQ1，Q2はALC動作時に入力信
号が歪むのを軽減するために各々、コレクタ、エ
ミツタを逆に接続してある。抵抗R2はトランジ
スタQ5のベースバイアスを与えるためのもので
あり、その値は抵抗R1とともに減衰を少なくす
るため高抵抗値（50KΩ程度）に設定してある。
トランジスタQ4，Q5はコンプリメンタリー差動
入力段を構成しており、トランジスタQ5のコレ
クタは接地され、ベースは抵抗R1を介して入力
端子１に接続され同時に抵抗R2によりバイアス
が与えられている。そしてエミツタはトランジス
タQ4のエミツタに接続されており、ベースは帰
還抵抗R12を介して低周波増幅回路Ａの出力端に
接続され、同時に交流帰還決定用端子２に接続さ
れ、且つ帰還電流決定用のトランジスタQ6のコ
レクタに接続されている。R12は帰還用の抵抗で
あり、交流帰還用の抵抗RNFLと共に低周波増幅器
Ａの交流利得を決定するとともに、トランジスタ
Q6により決定される電流により発生する電位降
下によりトランジスタQ4のベースに直流帰還を
ほどこしている。
ダイオード接続されたトランジスタQ8と、エ
ミツタに抵抗R3が接続されたトランジスタQ3は
カレントミラー回路を構成し、ミラー比は抵抗
R3により決定されている。抵抗R3により決定さ
れたトランジスタQ3のコレクタ電流はトランジ
スタQ4，Q5で構成されるコンプリメンタリー差
動増幅回路に供給されるとともにトランジスタ
Q3のコレクタは上記コンプリメンタリー差動増
幅回路の能動負荷となつている。
ミツタに抵抗R3が接続されたトランジスタQ3は
カレントミラー回路を構成し、ミラー比は抵抗
R3により決定されている。抵抗R3により決定さ
れたトランジスタQ3のコレクタ電流はトランジ
スタQ4，Q5で構成されるコンプリメンタリー差
動増幅回路に供給されるとともにトランジスタ
Q3のコレクタは上記コンプリメンタリー差動増
幅回路の能動負荷となつている。
トランジスタQ6，Q10，Q11，Q7、ダイオード
D1、抵抗R4，R5，R6は低周波増幅回路Ａの出力
端子５の直流電位Vpが電源電圧Vccに係わらずそ
の中点の電位、すなわちVcc／２の電位になるよ
う構成され、設定するための電流源を構成する。
トランジスタQ7のベースは上記電流源に電源端
子３からのリツプル成分が混入するのを防止する
ため、抵抗R11、コンデンサC3で上記リツプル成
分を除去した後、抵抗R11を介してベースバイア
スされている。
D1、抵抗R4，R5，R6は低周波増幅回路Ａの出力
端子５の直流電位Vpが電源電圧Vccに係わらずそ
の中点の電位、すなわちVcc／２の電位になるよ
う構成され、設定するための電流源を構成する。
トランジスタQ7のベースは上記電流源に電源端
子３からのリツプル成分が混入するのを防止する
ため、抵抗R11、コンデンサC3で上記リツプル成
分を除去した後、抵抗R11を介してベースバイア
スされている。
トランジスタQ7のエミツタにはダイオードD1
と抵抗R5が各々直列に接続されており、上記電
流源の電流を決定する。トランジスタQ6，Q10の
各々のベースはトランジスタQ11のエミツタに接
続され、各々のエミツタは同じ値の抵抗R4，R6
を介して接地されている。トランジスタQ6のコ
レクタはトランジスタQ4のベースに接続される
とともに、帰還抵抗R12に接続されている。
と抵抗R5が各々直列に接続されており、上記電
流源の電流を決定する。トランジスタQ6，Q10の
各々のベースはトランジスタQ11のエミツタに接
続され、各々のエミツタは同じ値の抵抗R4，R6
を介して接地されている。トランジスタQ6のコ
レクタはトランジスタQ4のベースに接続される
とともに、帰還抵抗R12に接続されている。
一方、トランジスタQ10のコレクタはトランジ
スタQ11のベースに接続されるとともに抵抗R5の
一端に接続されている。
スタQ11のベースに接続されるとともに抵抗R5の
一端に接続されている。
今、上記構成において、各トランジスタのベー
ス・エミツタ間の電圧VBEを一定とし、各トラン
ジスタのβが非常に大きいとして各々のベース電
流を無視すると、抵抗R5に流れる電流ｉは電源
電圧VccからトランジスタQ7のVBEとダイオード
D1（ダイオードD1もトランジスタをダイオード接
続したものとするとVBE）、トランジスタQ11の
VBE、トランジスタQ10のVBEを差し引いた電圧を
抵抗R5の値で割つたものである。ここで抵抗R6
に発生する電圧は電源電圧Vccに比較し無視でき
るものとすると、 ｉ＝（Vcc−4VBE）／R5となる。
ス・エミツタ間の電圧VBEを一定とし、各トラン
ジスタのβが非常に大きいとして各々のベース電
流を無視すると、抵抗R5に流れる電流ｉは電源
電圧VccからトランジスタQ7のVBEとダイオード
D1（ダイオードD1もトランジスタをダイオード接
続したものとするとVBE）、トランジスタQ11の
VBE、トランジスタQ10のVBEを差し引いた電圧を
抵抗R5の値で割つたものである。ここで抵抗R6
に発生する電圧は電源電圧Vccに比較し無視でき
るものとすると、 ｉ＝（Vcc−4VBE）／R5となる。
そして、トランジスタQ10，Q6のベースは共通
されており、また抵抗R4，R6は同じ値であるの
でトランジスタQ6のコレクタ電流もｉとなり、
抵抗R12を流れる。よつて出力電圧Vpは帰還抵抗
R12に発生する電圧降下とトランジスタQ4のVBE
とトランジスタQ5のVBEを加算したものとなる。
されており、また抵抗R4，R6は同じ値であるの
でトランジスタQ6のコレクタ電流もｉとなり、
抵抗R12を流れる。よつて出力電圧Vpは帰還抵抗
R12に発生する電圧降下とトランジスタQ4のVBE
とトランジスタQ5のVBEを加算したものとなる。
すなわち、
Vp＝｛（Vcc−4VBE）R5｝×R12＋2VBE
ここで、R5＝2R12となるように設定すると、
Vp＝１／２Vcc−2VBE＝１／２Vcc
となり、電源電圧の中点電圧になる。
次に、トランジスタQ11のエミツタに接続され
ている抵抗R7でそのコレクタ電流が決定される。
抵抗R7の両端の電位は電源電圧にかかわらず、
ほぼVBEに保持されるのでそのコレクタ電流も一
定となりトランジスタQ8，Q5、抵抗R3でカレン
トミラーされるのでトランジスタQ4，Q5で構成
されるコンプリメンタリー差動増幅回路に供給さ
れる電流も一定となり、トランジスタQ5のベー
ス電流と抵抗R2で生じるベース電圧も電源電圧
にかかわらず一定となる。
ている抵抗R7でそのコレクタ電流が決定される。
抵抗R7の両端の電位は電源電圧にかかわらず、
ほぼVBEに保持されるのでそのコレクタ電流も一
定となりトランジスタQ8，Q5、抵抗R3でカレン
トミラーされるのでトランジスタQ4，Q5で構成
されるコンプリメンタリー差動増幅回路に供給さ
れる電流も一定となり、トランジスタQ5のベー
ス電流と抵抗R2で生じるベース電圧も電源電圧
にかかわらず一定となる。
入力端子１に印加された入力信号はトランジス
タQ5，Q4で構成されるコンプリメンタリー差動
回路でトランジスタQ3を負荷として増幅されト
ランジスタQ12のベースに印加される。トランジ
スタQ12のコレクタは電源に接続され、エミツタ
はその電流源となる定電流トランジスタQ39のコ
レクタに接続されている。信号はトランジスタ
Q12のエミツタに出力され、トランジスタQ13の
ベースに印加される。トランジスタQ13、抵抗
R9，R10は反転増幅器を構成する。トランジスタ
Q13のエミツタに接続されている抵抗R9はそのエ
ミツタ電流を決定し、コレクタに接続されている
抵抗R10がその負荷となり、ほぼ抵抗R9とR10で
その利得が決定されている。出力信号は抵抗R10
の両端に取り出され、トランジスタQ15のベース
に印加され、トランジスタQ14、ダイオードD2，
D3を負荷としてそのコレクタに出力される。ト
ランジスタQ14のベースはダイオード接続された
トランジスタQ8とともにカレントミラー回路を
構成しており、ダイオードD2，D3、トランジス
タQ15のコレクタをバイアスしている。トランジ
スタQ14のコレクタはトランジスタQ15の能動負
荷となる。
タQ5，Q4で構成されるコンプリメンタリー差動
回路でトランジスタQ3を負荷として増幅されト
ランジスタQ12のベースに印加される。トランジ
スタQ12のコレクタは電源に接続され、エミツタ
はその電流源となる定電流トランジスタQ39のコ
レクタに接続されている。信号はトランジスタ
Q12のエミツタに出力され、トランジスタQ13の
ベースに印加される。トランジスタQ13、抵抗
R9，R10は反転増幅器を構成する。トランジスタ
Q13のエミツタに接続されている抵抗R9はそのエ
ミツタ電流を決定し、コレクタに接続されている
抵抗R10がその負荷となり、ほぼ抵抗R9とR10で
その利得が決定されている。出力信号は抵抗R10
の両端に取り出され、トランジスタQ15のベース
に印加され、トランジスタQ14、ダイオードD2，
D3を負荷としてそのコレクタに出力される。ト
ランジスタQ14のベースはダイオード接続された
トランジスタQ8とともにカレントミラー回路を
構成しており、ダイオードD2，D3、トランジス
タQ15のコレクタをバイアスしている。トランジ
スタQ14のコレクタはトランジスタQ15の能動負
荷となる。
トランジスタQ15のコレクタはPNP型トランジ
スタQ17とNPN型トランジスタQ18を図のように
組合わせた複合トランジスタの一方のトランジス
タQ17のベースに接続されている。トランジスタ
Q14のコレクタはトランジスタQ16のベースに接
続され、各々トランジスタQ15により増幅された
信号が印加されトランジスタQ16のエミツタおよ
びトランジスタQ17のエミツタとトランジスタ
Q18のコレクタの接続点つまり出力端子５に出力
され負荷抵抗Riに交流出力信号として取り出さ
れる。Ｃは位相補償用のコンデンサーである。
スタQ17とNPN型トランジスタQ18を図のように
組合わせた複合トランジスタの一方のトランジス
タQ17のベースに接続されている。トランジスタ
Q14のコレクタはトランジスタQ16のベースに接
続され、各々トランジスタQ15により増幅された
信号が印加されトランジスタQ16のエミツタおよ
びトランジスタQ17のエミツタとトランジスタ
Q18のコレクタの接続点つまり出力端子５に出力
され負荷抵抗Riに交流出力信号として取り出さ
れる。Ｃは位相補償用のコンデンサーである。
上記出力電圧はALC回路の比較回路Ｃを構成
する差動増幅器Q26，Q27の内トランジスタQ27の
ベースに入力されるよう接続されている。トラン
ジスタQ26，Q27の各々のエミツタは各々ダイオ
ードD7，D8を介してそのカソード側を共通とし、
電流源であるトランジスタQ28のコレクタに接続
されている。トランジスタQ28，Q30、抵抗R16，
R17はカレントミラ回路を構成しており、トラン
ジスタQ29のコレクタからダイオード接続された
トランジスタQ30に供給される。トランジスタ
Q20のベースは基準電圧源Ｅの基準電圧出力トラ
ンジスタQ32のエミツタに接続されている。トラ
ンジスタQ26のコレクタは直接電源に接続されて
いる。一方トランジスタQ27のコレクタは負荷抵
抗R14を介して電源に接続されている。
する差動増幅器Q26，Q27の内トランジスタQ27の
ベースに入力されるよう接続されている。トラン
ジスタQ26，Q27の各々のエミツタは各々ダイオ
ードD7，D8を介してそのカソード側を共通とし、
電流源であるトランジスタQ28のコレクタに接続
されている。トランジスタQ28，Q30、抵抗R16，
R17はカレントミラ回路を構成しており、トラン
ジスタQ29のコレクタからダイオード接続された
トランジスタQ30に供給される。トランジスタ
Q20のベースは基準電圧源Ｅの基準電圧出力トラ
ンジスタQ32のエミツタに接続されている。トラ
ンジスタQ26のコレクタは直接電源に接続されて
いる。一方トランジスタQ27のコレクタは負荷抵
抗R14を介して電源に接続されている。
今上記のように比較回路Ｅを各々のエミツタに
ダイオードを直列に挿入した差動増幅器Q27，
Q26のベース電圧を各々V1，V2とし、定電流用ト
ランジスタQ28のコレクタ電流をIpとするとトラ
ンジスタQ27のコレクタ電流Icは Ic＝Ip／｛１＋expｑ／2KT（V1−V2）｝ … となる。
ダイオードを直列に挿入した差動増幅器Q27，
Q26のベース電圧を各々V1，V2とし、定電流用ト
ランジスタQ28のコレクタ電流をIpとするとトラ
ンジスタQ27のコレクタ電流Icは Ic＝Ip／｛１＋expｑ／2KT（V1−V2）｝ … となる。
他方、今差動増幅器のエミツタにダイオード
D7，D8がなく直接各々共通接続されトランジス
タQ28のコレクタに接続されているとすると、 Ic＝Ip／｛１＋expｑ／KT（V1−V2）｝ … となる。
D7，D8がなく直接各々共通接続されトランジス
タQ28のコレクタに接続されているとすると、 Ic＝Ip／｛１＋expｑ／KT（V1−V2）｝ … となる。
上記、式の（V1−V2）対Icの比較を第２
図ａ，ｂに示す。第２図ｂに示すように比較回路
ｃを第１図に示すように構成することにより、差
動増幅器Q26，Q27の各々のベースに印加される
電圧（V1−V2）に対するIcの変化すなわちトラ
ンジスタQ27のコレクタ電流の変化を第２図ａに
比しゆるやかにすることができる。
図ａ，ｂに示す。第２図ｂに示すように比較回路
ｃを第１図に示すように構成することにより、差
動増幅器Q26，Q27の各々のベースに印加される
電圧（V1−V2）に対するIcの変化すなわちトラ
ンジスタQ27のコレクタ電流の変化を第２図ａに
比しゆるやかにすることができる。
基準電圧源Ｂは基本的にトランジスタQ38，
Q36，Q37，Q32、抵抗R20，R21より構成されてい
る。
Q36，Q37，Q32、抵抗R20，R21より構成されてい
る。
トランジスタQ38のベースは出力基準電圧に電
源のリツプル成分が混入するのを防止するため、
抵抗R11、コンデンサC3で上記リツプル成分を除
去した後、抵抗R11を介してベースバイアスされ
ている。R20，R21は同じ値の抵抗としてVBE（約
0.7V）が電源電圧に比較し充分小さいとすると、
抵抗R20，R21の接続点は電源電圧に関係なく、
ほぼ電源電圧の中点１／２Vccとなる。
源のリツプル成分が混入するのを防止するため、
抵抗R11、コンデンサC3で上記リツプル成分を除
去した後、抵抗R11を介してベースバイアスされ
ている。R20，R21は同じ値の抵抗としてVBE（約
0.7V）が電源電圧に比較し充分小さいとすると、
抵抗R20，R21の接続点は電源電圧に関係なく、
ほぼ電源電圧の中点１／２Vccとなる。
トランジスタQ32のベースが上記R20，R21の接
続点に接続されており、エミツタは定電流源用ト
ランジスタQ31のコレクタに接続されており、ト
ランジスタQ32のエミツタ電流を供給している。
よつてトランジスタQ32のエミツタ電位はほとん
ど電源電圧にかかわらずVcc／２＋0.7Vとなり基準 電圧として取り出され、トランジスタQ26のベー
スに印加される。
続点に接続されており、エミツタは定電流源用ト
ランジスタQ31のコレクタに接続されており、ト
ランジスタQ32のエミツタ電流を供給している。
よつてトランジスタQ32のエミツタ電位はほとん
ど電源電圧にかかわらずVcc／２＋0.7Vとなり基準 電圧として取り出され、トランジスタQ26のベー
スに印加される。
トランジスタQ34，Q36，Q35，Q33，Q34、ダイ
オードD10，D9は定電流源を構成しており、抵抗
R19，R18でその電流値が決定される。抵抗R19で
決定された電流はダイオードR9、トランジスタ
Q35を介してカレントミラーされトランジスタ
Q35のコレクタからトランジスタQ34に供給され、
続いて抵抗R18で決定された電流はダイオードD9
とトランジスタQ31，Q29でカレントミラーされ
る。
オードD10，D9は定電流源を構成しており、抵抗
R19，R18でその電流値が決定される。抵抗R19で
決定された電流はダイオードR9、トランジスタ
Q35を介してカレントミラーされトランジスタ
Q35のコレクタからトランジスタQ34に供給され、
続いて抵抗R18で決定された電流はダイオードD9
とトランジスタQ31，Q29でカレントミラーされ
る。
以上のように、電流源を２段縦続接続している
のは定電流値の電源電圧依存性を微小にするため
である。これは比較回路Ｅを構成するトランジス
タQ26，Q27に供給する電流をも安定化させ、電
源電圧によりALC動作の基準である前記Icの変動
をなくすことに寄与している。今、後述のように
トランジスタQ27のベース電位がトランジスタ
Q26のベース電位よりも高くなつた時、第２図の
ようにトランジスタQ27のコレクタ電流が増加し
負荷抵抗R14にALC制御信号が取り出される。そ
して、規定のレベルにトランジスタQ27のベース
電圧が達した時にトランジスタQ22のベース・エ
ミツタ間にバイアスがかかるようにR14の値を設
定しておくとトランジスタQ27のベース電圧が規
定レベル以上になつた時、比較回路Ｃが増幅作用
を持つているので、可変インピーダンス素子Ｅを
駆動するための駆動回路Ｄを構成するトランジス
タQ22に充分大きな電流が流れ、コンデンサC8で
平滑されるとともにトランジスタQ21のベース電
流を与える。ベースバイアスされたトランジスタ
Q21に電流が流れると、ダイオードD4とトランジ
スタQ19で構成されるカレントミラー回路により
ミラーされ、トランジスタQ19のコレクタ電流で
可変インピーダンス素子Ｅを構成するトランジス
タQ1，Q2のベースを駆動しその飽和抵抗を変化
させ、抵抗R1とともに入力信号を分圧させる。
のは定電流値の電源電圧依存性を微小にするため
である。これは比較回路Ｅを構成するトランジス
タQ26，Q27に供給する電流をも安定化させ、電
源電圧によりALC動作の基準である前記Icの変動
をなくすことに寄与している。今、後述のように
トランジスタQ27のベース電位がトランジスタ
Q26のベース電位よりも高くなつた時、第２図の
ようにトランジスタQ27のコレクタ電流が増加し
負荷抵抗R14にALC制御信号が取り出される。そ
して、規定のレベルにトランジスタQ27のベース
電圧が達した時にトランジスタQ22のベース・エ
ミツタ間にバイアスがかかるようにR14の値を設
定しておくとトランジスタQ27のベース電圧が規
定レベル以上になつた時、比較回路Ｃが増幅作用
を持つているので、可変インピーダンス素子Ｅを
駆動するための駆動回路Ｄを構成するトランジス
タQ22に充分大きな電流が流れ、コンデンサC8で
平滑されるとともにトランジスタQ21のベース電
流を与える。ベースバイアスされたトランジスタ
Q21に電流が流れると、ダイオードD4とトランジ
スタQ19で構成されるカレントミラー回路により
ミラーされ、トランジスタQ19のコレクタ電流で
可変インピーダンス素子Ｅを構成するトランジス
タQ1，Q2のベースを駆動しその飽和抵抗を変化
させ、抵抗R1とともに入力信号を分圧させる。
今、上記の構成において、入力端子１に入力信
号が印加されると、低周波増幅回路Ａによりほぼ
抵抗R12，RNFで決定される利得分だけ増幅され
出力端子５に出力される。この点の直流電圧は電
源電圧Vccの中点となるため、出力信号は１／２Vcc を中心に振れる交流信号となる。故にトランジス
タQ27のベース入力電圧は電源電圧の1/2を中心
に振れ、他方トランジスタQ26のベースは常にほ
ぼ（１／２Vcc＋VBE）となつている。
号が印加されると、低周波増幅回路Ａによりほぼ
抵抗R12，RNFで決定される利得分だけ増幅され
出力端子５に出力される。この点の直流電圧は電
源電圧Vccの中点となるため、出力信号は１／２Vcc を中心に振れる交流信号となる。故にトランジス
タQ27のベース入力電圧は電源電圧の1/2を中心
に振れ、他方トランジスタQ26のベースは常にほ
ぼ（１／２Vcc＋VBE）となつている。
トランジスタQ27のベース入力信号がトランジ
スタQ26のベース電位ほぼ（１／２Vcc＋VBE）より も低い時すなわち入力信号レベルの小さい時には
トランジスタQ27のコレクタには電流が流れない
ため、負荷抵抗R14を介してトランジスタQ22を
バイアスしないため駆動回路Ｄは動作せず可変イ
ンピーダンス素子Ｅはカツトオフの状態となり、
トランジスタQ1，Q2のコレクタ・エミツタ間の
インピーダンスは非常に大きくなり、抵抗R1と
の入力信号の分圧は行われず、低周波増幅回路Ａ
の利得分だけ増幅された信号が負荷抵抗RLに加
えられる。
スタQ26のベース電位ほぼ（１／２Vcc＋VBE）より も低い時すなわち入力信号レベルの小さい時には
トランジスタQ27のコレクタには電流が流れない
ため、負荷抵抗R14を介してトランジスタQ22を
バイアスしないため駆動回路Ｄは動作せず可変イ
ンピーダンス素子Ｅはカツトオフの状態となり、
トランジスタQ1，Q2のコレクタ・エミツタ間の
インピーダンスは非常に大きくなり、抵抗R1と
の入力信号の分圧は行われず、低周波増幅回路Ａ
の利得分だけ増幅された信号が負荷抵抗RLに加
えられる。
次に、入力信号レベルが大きくなり、第３図Ｂ
に示すようにトランジスタQ27のベース入力信号
がトランジスタQ28のベース電位（Vcc／２＋VBE） よりも高くなる部分があるとVcc／２＋VBE以上の時 だけその過大分に相当した電流Icがトランジスタ
Q27に流れる。この電流により抵抗R14に
qI0・R14／8KT倍の増幅された電圧降下が発生すると ともにトランジスタQ22のベースバイアスを与え
られることにより、トランジスタQ22が導通し、
充分大きな脈流電流が流れ、コンデンサC8で平
滑されるとともにトランジスタQ21のベースバイ
アスを与える。トランジスタQ21のコレクタには
抵抗R13で決められる電流が流れ、ダイオード
D4、トランジスタQ19で構成されるカレントミラ
ー回路を介し、可変インピーダンス素子Ｅである
トランジスタQ1，Q2のコレクタ・エミツタ間の
飽和抵抗を下げるとともに、抵抗R1とともに分
圧することにより端子３に出力される信号レベル
を下げALC動作に入る。この時、比較回路Ｃの
出力はqI0R14／8KT倍に増幅されるので、コンデンサ C8への充電々流は充分大きく、ALC動作の応答
時間は早く、また（V1−V2）対Ic特性は直線性
がよいので歪特性もよい。
に示すようにトランジスタQ27のベース入力信号
がトランジスタQ28のベース電位（Vcc／２＋VBE） よりも高くなる部分があるとVcc／２＋VBE以上の時 だけその過大分に相当した電流Icがトランジスタ
Q27に流れる。この電流により抵抗R14に
qI0・R14／8KT倍の増幅された電圧降下が発生すると ともにトランジスタQ22のベースバイアスを与え
られることにより、トランジスタQ22が導通し、
充分大きな脈流電流が流れ、コンデンサC8で平
滑されるとともにトランジスタQ21のベースバイ
アスを与える。トランジスタQ21のコレクタには
抵抗R13で決められる電流が流れ、ダイオード
D4、トランジスタQ19で構成されるカレントミラ
ー回路を介し、可変インピーダンス素子Ｅである
トランジスタQ1，Q2のコレクタ・エミツタ間の
飽和抵抗を下げるとともに、抵抗R1とともに分
圧することにより端子３に出力される信号レベル
を下げALC動作に入る。この時、比較回路Ｃの
出力はqI0R14／8KT倍に増幅されるので、コンデンサ C8への充電々流は充分大きく、ALC動作の応答
時間は早く、また（V1−V2）対Ic特性は直線性
がよいので歪特性もよい。
以上、差動増幅器の各々のエミツタに１個のダ
イオードを挿入した実施例について説明したが、
複数個のダイオードを挿入し、より（V1−V2）
対Ic特性を緩くすることも可能である。
イオードを挿入した実施例について説明したが、
複数個のダイオードを挿入し、より（V1−V2）
対Ic特性を緩くすることも可能である。
以上片チヤンネルだけの動作を説明したが、第
１図では他チヤンネルでも同様の動作が行われ
る。基準電圧源Ｂは両チヤンネル共用されてお
り、実施例においてはＬチヤンネル用比較回路お
よびＲチヤンネル用比較回路のトランジスタ
Q23，Q27のコレクタは接続され共通の負荷抵抗
R14が接続されており以後共通の駆動回路Ｄを介
し、各々のチヤンネルの可変インピーダンス素子
Ｅを駆動するよう構成されている。
１図では他チヤンネルでも同様の動作が行われ
る。基準電圧源Ｂは両チヤンネル共用されてお
り、実施例においてはＬチヤンネル用比較回路お
よびＲチヤンネル用比較回路のトランジスタ
Q23，Q27のコレクタは接続され共通の負荷抵抗
R14が接続されており以後共通の駆動回路Ｄを介
し、各々のチヤンネルの可変インピーダンス素子
Ｅを駆動するよう構成されている。
以上のように、基準電圧源Ｂ、駆動回路Ｄを共
用することによりALCのかかり始めるレベルよ
びALC状態でのALC効果のＬ、Ｒチヤンネルの
バラツキが少なくなるとともに、さらに集積化し
た場合にはトランジスタQ1，Q2，Q39，Q40，
Q19，Q20の特性をそろえることも可能であるた
め、Ｌ、Ｒチヤンネル間の上記バラツキをさらに
少なくすることができる。
用することによりALCのかかり始めるレベルよ
びALC状態でのALC効果のＬ、Ｒチヤンネルの
バラツキが少なくなるとともに、さらに集積化し
た場合にはトランジスタQ1，Q2，Q39，Q40，
Q19，Q20の特性をそろえることも可能であるた
め、Ｌ、Ｒチヤンネル間の上記バラツキをさらに
少なくすることができる。
以上のように本発明のALC付録音増幅回路は、
入力端子に第１抵抗と可変インピーダンス素子を
介して接続された低周波増幅回路と、前記低周波
増幅回路の出力端子に出力される電圧と比較しう
る基準電圧を出力する基準電圧源と、前記出力端
子の電圧を前記基準電圧源の基準電圧と比較し、
前記出力電圧が基準電圧以上のときその差電圧を
増幅して出力する比較回路と、前記比較回路の出
力電圧に応じて前記可変インピーダンス素子の飽
和抵抗を変化させるべくALC信号を出力し、前
記入力端子の電圧を前記飽和抵抗と前記第１抵抗
により分圧せしめる駆動回路とを備え、前記駆動
回路に、前記ALC信号のアタツク、リカバリー
の各時定数を決定するコンデンサと第２抵抗でな
る並列回路を設けたものであるので、ALCのか
かり始めた時の応答時間が早く、また直線領域で
ALC動作させることができるので歪特性もよい
利点を有する。
入力端子に第１抵抗と可変インピーダンス素子を
介して接続された低周波増幅回路と、前記低周波
増幅回路の出力端子に出力される電圧と比較しう
る基準電圧を出力する基準電圧源と、前記出力端
子の電圧を前記基準電圧源の基準電圧と比較し、
前記出力電圧が基準電圧以上のときその差電圧を
増幅して出力する比較回路と、前記比較回路の出
力電圧に応じて前記可変インピーダンス素子の飽
和抵抗を変化させるべくALC信号を出力し、前
記入力端子の電圧を前記飽和抵抗と前記第１抵抗
により分圧せしめる駆動回路とを備え、前記駆動
回路に、前記ALC信号のアタツク、リカバリー
の各時定数を決定するコンデンサと第２抵抗でな
る並列回路を設けたものであるので、ALCのか
かり始めた時の応答時間が早く、また直線領域で
ALC動作させることができるので歪特性もよい
利点を有する。
第１図は本発明のALC付録音増幅回路におけ
る一実施例の電気的結線図、第２図は同要部の特
性を示す図、第３図は同実施例の動作を説明する
ための波形図である。 Ａ……低周波増幅回路、Ｂ……基準電圧源、Ｃ
……比較回路、Ｄ……駆動回路、Ｅ……可変イン
ピーダンス素子。
る一実施例の電気的結線図、第２図は同要部の特
性を示す図、第３図は同実施例の動作を説明する
ための波形図である。 Ａ……低周波増幅回路、Ｂ……基準電圧源、Ｃ
……比較回路、Ｄ……駆動回路、Ｅ……可変イン
ピーダンス素子。
Claims (1)
- １ 入力端子に第１抵抗と可変インピーダンス素
子を介して接続された低周波増幅回路と、前記低
周波増幅回路の出力端子に出力される電圧と比較
しうる基準電圧を出力する基準電圧源と、前記出
力端子の電圧を前記基準電圧源の基準電圧と比較
し、前記出力電圧が基準電圧以上のときその差電
圧を増幅して出力する比較回路と、前記比較回路
の出力電圧に応じて前記可変インピーダンス素子
の飽和抵抗を変化させるべくALC信号を出力し、
前記入力端子の電圧を前記飽和抵抗と前記第１抵
抗により分圧せしめる駆動回路とを備え、前記駆
動回路に、前記ALC信号のアタツク、リカバリ
ーの各時定数を決定するコンデンサと抵抗でなる
並列回路を設けたことを特徴とするALC付録音
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159882A JPS58178615A (ja) | 1982-04-13 | 1982-04-13 | Ａｌｃ付録音増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6159882A JPS58178615A (ja) | 1982-04-13 | 1982-04-13 | Ａｌｃ付録音増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178615A JPS58178615A (ja) | 1983-10-19 |
| JPH0161247B2 true JPH0161247B2 (ja) | 1989-12-27 |
Family
ID=13175746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6159882A Granted JPS58178615A (ja) | 1982-04-13 | 1982-04-13 | Ａｌｃ付録音増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178615A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62135220U (ja) * | 1986-02-20 | 1987-08-26 | ||
| JPH0543534Y2 (ja) * | 1986-07-17 | 1993-11-02 | ||
| JP4768052B2 (ja) * | 2009-05-19 | 2011-09-07 | 成田空港給油施設株式会社 | 管厚測定装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148246A (ja) * | 1974-10-23 | 1976-04-24 | Matsushita Electric Ind Co Ltd | Ritokuseigyokirikaesochi |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5853693Y2 (ja) * | 1973-12-28 | 1983-12-06 | 株式会社東芝 | ロクオンレベルジドウセツテイカイロ |
-
1982
- 1982-04-13 JP JP6159882A patent/JPS58178615A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5148246A (ja) * | 1974-10-23 | 1976-04-24 | Matsushita Electric Ind Co Ltd | Ritokuseigyokirikaesochi |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58178615A (ja) | 1983-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850000732B1 (ko) | 음량 콘트롤 회로 | |
| JPS631833B2 (ja) | ||
| JPH0161247B2 (ja) | ||
| US5023568A (en) | Combined current differencing and operational amplifier circuit | |
| JPH0626287B2 (ja) | 増幅装置 | |
| JPH0226808B2 (ja) | ||
| JPH0161248B2 (ja) | ||
| JPH0421940B2 (ja) | ||
| JP2698201B2 (ja) | ビデオヘッドアンプ | |
| JPH0161249B2 (ja) | ||
| JPS6358405B2 (ja) | ||
| JPH0226809B2 (ja) | ||
| JPS646583Y2 (ja) | ||
| JPH0421939B2 (ja) | ||
| JPS6325765Y2 (ja) | ||
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP2538013Y2 (ja) | ハイパスフィルタ回路 | |
| JPS6115619Y2 (ja) | ||
| JP2598121Y2 (ja) | 電力増幅回路 | |
| JPH0363847B2 (ja) | ||
| JPH01268302A (ja) | 増幅回路 | |
| JPH0345568B2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPH0216047B2 (ja) |