JPH0421940B2 - - Google Patents

Info

Publication number
JPH0421940B2
JPH0421940B2 JP57041078A JP4107882A JPH0421940B2 JP H0421940 B2 JPH0421940 B2 JP H0421940B2 JP 57041078 A JP57041078 A JP 57041078A JP 4107882 A JP4107882 A JP 4107882A JP H0421940 B2 JPH0421940 B2 JP H0421940B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
resistor
base
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57041078A
Other languages
English (en)
Other versions
JPS58158004A (ja
Inventor
Shigeru Nakajima
Makoto Fukuyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Panasonic Holdings Corp
Original Assignee
Mitsubishi Electric Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Matsushita Electric Industrial Co Ltd filed Critical Mitsubishi Electric Corp
Priority to JP4107882A priority Critical patent/JPS58158004A/ja
Publication of JPS58158004A publication Critical patent/JPS58158004A/ja
Publication of JPH0421940B2 publication Critical patent/JPH0421940B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/02Analogue recording or reproducing
    • G11B20/04Direct recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明はテープレコーダのALC付録音増幅器
に係るものである。
一般にテープレコーダにおいて、録音時にマイ
ク等から過大信号が入力されると録音信号が歪む
ので、録音信号にALCをかけるためのALC回路
を設けている。
本発明は、低周波増幅回路の電源投入時の過渡
特性をなめらかに制御できるようにすることを目
的とするものである。
以下、本発明に基づく一実施例を図面を用いて
詳細に説明する。
第1図は、本発明をステレオテープレコーダ用
ALC付録音増幅器の集積回路に適用した場合の
回路図である。
第1図のALC付録音増幅器は、可変インピー
ダンス素子Eが直流的に直結された初段入力回路
をもつ2つの低周波増幅回路Aと、該各々の低周
波増幅回路Aの出力電圧を比較しうる基準電圧源
Bと、該基準電圧源Bにより発生する基準電圧と
上記各低周波増幅回路Aの出力電圧とを比較する
比較回路Cと、該比較回路Cの出力信号を増幅
し、可変インピーダンス素子Eを駆動する駆動回
路Dと、電源投入時における過渡音軽減回路Fに
より構成されている。
上記比較回路Cは、各々エミツタに少なくとも
1つ以上のダイオードD3,D4,D5,D6が直列に
挿入された差動増幅器Q35,Q36,Q37,Q38によ
り構成されている。
第1図はステレオテープレコーダ用ALC付録
音増幅器として適用したもので、低周波増幅回路
A及び可変インピーダンス素子Eは各々2つづつ
設けられており、以後各々左チヤネル、右チヤネ
ルと呼ぶ。
第1図において、3は電源端子、1及び9は
各々左チヤネル、右チヤネルの信号入力用端子で
あり、信号源抵抗Rgを有するマイク等の信号源
SigよりカツプリングコンデンサC1,C7を介して
信号が入力される。5及び7は各々左チヤネル、
右チヤネルの信号出力端子、RLは次段の入力イ
ンピーダンスと等価な値をもつ負荷抵抗であり、
各々カツプリングコンデンサC4,C5を介して出
力信号が取り出される。2及び8は各々左チヤネ
ル、右チヤネルの低周波増幅回路Aの交流負帰還
用端子、C2及びC6は直流分離用のコンデンサ、
RNFは各々低周波増幅回路A内の抵抗R11と共に
交流負帰還量を決定するための抵抗であり、低周
波増幅回路Aの交流電圧利得を決定している。
4はリツプルフイルタ用端子であり、コンデン
サC3を接続して抵抗R12と共に電源端子3に印加
された電源電圧中のリツプル成分を除去するため
に設けられている。
10はALC信号を増幅して可変インピーダン
ス素子Eを駆動するための駆動回路D内に設けら
れた端子で、C8及びRTはALC信号を平滑すると
共に、ALCのアタツク、リカバリーの各々の時
定数を決定するためのコンデンサ及び抵抗であ
る。6は接地端子である。
以下、回路素子の接続及び電気的動作の説明を
行う。主に片チヤネルだけの動作説明を行うが、
他方のチヤネルも同様に動作する。
R7はALC動作時に可変インピーダンス素子E
を構成するトランジスタQ1,Q2と共に入力信号
を分割させるための抵抗であり、トランジスタ
Q1,Q2はALC動作時に入力信号が歪むのを軽減
させるために各々、コレクタ、エミツタを逆に接
続してある。
RBはトランジスタQ3のベースバイアスを与え
るための抵抗であり、抵抗R1と共に減衰を少な
くするため高抵抗値(50KΩ程度)に設定してあ
る。
トランジスタQ3,Q4はコンプリメンタリー差
動入力段を構成し、トランジスタQ3のコレクタ
は接地され、ベースは抵抗R1を介して入力端子
1に接続されていると共に、抵抗RBによりバイ
アスされており、入力信号が印加される。そのエ
ミツタはトランジスタQ4のエミツタに接続され
ている。トランジスタQ4のベースは帰還抵抗R11
を介して直流帰還されていると共に、交流帰還決
定用端子2に接続され、且つ出力直流バイアス設
定用トランジスタQ6のコレクタに接続されてい
る。
R11は帰還用の抵抗であり、交流帰還用抵抗
RNFと共に低周波増幅回路Aの交流電圧利得を決
定すると共に、トランジスタQ6の吸い込み電流
により発生する電位降下でトランジスタQ4のベ
ースに直流帰還をほどこしている。
ダイオード接続されたトランジスタQ10と、エ
ミツタに抵抗R2が接続されたトランジスタQ5
カレントミラー回路を構成し、ミラー比は抵抗
R2により決定されている。抵抗R2により決定さ
れたQ5のコレクタ電流は、トランジスタQ4,Q3
で構成されたコンプリメンタリー差動増幅回路に
供給されると共に、トランジスタQ5のコレクタ
は上記コンブリメンタリー差動増幅回路の能動負
荷となつている。
トランジスタQ6,Q7,Q8,Q9、ダイオード
D1、抵抗R3,R4,R5は、低周波増幅回路Aの出
力端子5の直流電位VOが、電源電圧VCCに係わら
ずその中点の電位、すなわち1/2・VCCの電位に
なるよう設定するための電流源を構成している。
トランジスタQ9のベースは、上記電流源に電源
電圧のリツプル成分が混入するのを防止するた
め、抵抗R12、コンデンサC3で上記リツプル成分
を除去した後、抵抗R12を介してベースバイアス
されている。
トランジスタQ7のコレクタにはダイオードD1
と抵抗R4が直列に接続されており、上記電流源
の電流を決定している。トランジスタQ6,Q7
ベースはトランジスタQ8のエミツタに接続され、
各々のエミツタは同じ値の抵抗R3,R5を介して
接地されている。トランジスタQ6のコレクタは
トランジスタQ4のベースに接続されると共に、
帰還抵抗R11に接続されている。
一方、トランジスタQ7のコレクタはトランジ
スタQ8のベースに接続されると共に、抵抗R4
一端に接続されている。
今、上記の構成において、各トランジスタのベ
ース・エミツタ間の電圧VBEが一定で、各トラン
ジスタの電流増幅率βが非常に大きいとして、
各々のベース電流を無視すると、抵抗R4に流れ
る電流は、電源電圧VCCからトランジスタQ9
VBEと、ダイオードD1の順方向電圧(D1トランジ
スタをダイオード接続したものとするとVBE
と、トランジスタQ8,Q7のVBEを差し引いた電圧
を抵抗R4で割つたものである。ここで、抵抗R5
に発生する電圧はVCC(VBE)に比較して無視でき
るものとすると、(VCC−4VBE)/R4が抵抗R4
流れるバイアス電流となる。このバイアス電流よ
り、出力端子5の直流電位VOは次式で表わされ
る。
VO={(VCC−4VBE)/R4}×R1A+2VBE ここで、R4≒2R11となるよう設定すると、 VO≒1/2VCC−2VBE+2VBE≒1/2VCC となり、電源電圧VCCに係りなく常に出力直流電
位VOは電源電圧の中点電圧となる。
次に、トランジスタQ8のエミツタに接続され
ている抵抗R6でそのコレクタ電流が決定される。
抵抗R6の両端間の電圧は、電源電圧に係わらず
ほぼVBEに保持されるので、そのコレクタ電流も
一定となり、トランジスタQ10,Q5、抵抗R2でカ
レントミラーされるので、トランジスタQ4,Q3
で構成されるンプリメンタリー差動増幅回路に供
給される電流も一定となり、トランジスタQ3
ベース電流と抵抗RBで生じるベース電圧も、電
源電圧に係わらず一定となる。
端子1に印加された入力信号は、トランジスタ
Q3,Q4で構成されるコンプリメンタリー差動増
幅回路でトランジスタQ5を負荷として増幅され、
トランジスタQ11のベースに印加される。トラン
ジスタQ11のコレクタは電源端子3に接続され、
エミツタはその電流源となる定電流源トランジス
タQ12のコレクタに接続されている。信号はトラ
ンジスタQ11のエミツタに出力され、トランジス
タQ13のベースに印加される。トランジスタQ13
ダイオードD2、抵抗R6,R9は反転増幅器を構成
する。トランジスタQ13のコレクタに接続されて
いる抵抗R9によつてそのエミツタ電流が決定さ
れ、抵抗R8,R9により利得が決定されている。
出力信号はトランジスタQ14のベースに印加さ
れ、トランジスタQ17、ダイオードQ16,Q15を負
荷としてそのコレクタに出力される。トランジス
タQ17のベースはトランジスタQ10と共にカレン
トミラー回路を構成しており、ダイオードQ15
Q16、トランジスタQ14をバイアスしている。ト
ランジスタQ17のコレクタはトランジスタQ14
能動負荷となる。トランジスタQ14のコレクタ
は、PNP形トランジスタQ18とNPN形トランジ
スタQ20を図のように組合せた複合トランジスタ
の一方のトランジスタQ18のベースに接続されて
いる。トランジスタQ17のコレクタはトランジス
タQ19のベースに接続され、各々トランジスタ
Q14により増幅された信号が印加され、トランジ
スタQ19のエミツタ及びトランジスタQ18のエミ
ツタとトランジスタQ20のコレクタとの接続点つ
まり出力端子5に出力され、負荷抵抗RLに交流
出力信号として取り出される。C10は位相補償用
のコンデンサである。
上記出力信号は、ALC回路の比較回路Cを構
成する差動増幅器Q36,Q35の内、トランジスタ
Q35のベースに入力されるように接続されてい
る。トランジスタQ35,Q36の各々のエミツタは、
各々ダイオードD3,D4を介しそのカソード側を
共通として、電流電源であるトランジスタQ33
コレクタに接続されている。トランジスタQ3
Q32、抵抗R16,R17はカレントミラー回路を構成
しており、トランジスタQ30のコレクタからダイ
オード接続されたトランジスタQ32に供給され
る。トランジスタQ36のベースは、基準電圧源B
の基準電圧出力トランジスタQ31のエミツタに接
続されている。トランジスタQ36のコレクタは、
電源端子3に接続されている。一方、トランジス
タQ35のコレクタは、負荷抵抗R20を介して電源
端子3に接続されている。
今、上記のように各々エミツタにダイオードを
直列に挿入した差動増幅器Q35,Q36のベース電
圧を各々V1、V2とし、定電流用トランジスタQ33
のコレクタ電流をIOとすると、トランジスタQ35
のコレクタ電流ICは IC=IO/{1+expq/2KT(V1−V2)} ……(1) となる。他方、今、差動増幅器のエミツタにダイ
オードD4,D3がなく、直接各々共通接続されて
トランジスタQ33のコレクタに接続されていると
すると、 IC=IO/{1+expq/KT(V1−V2)}……(2) となる。上記(1)、(2)式の(V1−V2)対ICの比較
を第2図に示す。
第2図において、イはダイオードD3,D4が挿
入されている場合の特性を示し、ロはダイオード
が挿入されていない場合の特性を示す。第2図よ
り明らかなように、(V1−V2)に対するICの変化
即ちトランジスタQ35のコレクタ電流の変化が、
ダイオードD3,D4をを挿入することによりゆる
くなる。
基準電圧源Bは、基本的にトランジスタQ21
Q23,Q22,Q31、抵抗R13,R14より構成されてい
る。トランジスタQ21のベースは、出力基準電圧
に電源のリツプル成分が混入するのを防止するた
め、抵抗R12、コンデンサC3で上記リツプル成分
を除去した後、抵抗R12を介してベースバイアス
されている。
R13,R14は同じ値の抵抗とし、VBE(約0.7V)
が電源電圧に比較し充分小さいとすると、抵抗
R13,R14の接続点は電源電圧に係りなくほぼ1/2 VCCとなる。
トランジスタQ31のベースは上記抵抗R13,R14
の接続点に接続され、エミツタは定電流源用トラ
ンジスタQ29のコレクタに接続されており、トラ
ンジスタQ31のエミツタ電流を供給している。よ
つて、トランジスタQ31のエミツタ電位はほとん
ど電源電圧に係わらず1/2VCC+VBEとなり、基準 電圧として取り出され、トランジスタQ36のベー
スに印加される。
トランジスタQ22,Q23,Q26,Q27,Q25,Q24
Q28、抵抗R15,R16は定電流源を構成しており、
抵抗R15,R16でその電流値が決定される。抵抗
R15で決定された電流はトランジスタQ24,Q25
カレントミラーされ、トランジスタQ25のコレク
タからトランジスタQ26のコレクタ及びトランジ
スタQ27のベースに供給され、トランジスタQ26
のベース・エミツタ間電圧と抵抗R16で決定され
た電流は、トランジスタQ28,Q29,Q30でカレン
トミラーされる。
以上のように電流源を2段縦続接続しているの
は、定電流値の電源電圧依存性を微小にするため
である。これは比較回路Cを構成するトランジス
タQ35,Q36に供給する電流を安定化させ、電源
電圧の変動によるALC動作の基準である前記IC
変動をも少なくする。
今、トランジスタQ35のベース電位がトランジ
スタQ36のベース電位よりも高くなつた時、第2
図のようにトランジスタQ35のコレクタ電流が増
加し、負荷抵抗R20にALC制御信号が取り出され
る。そして、トランジスタQ35のベース電圧が規
定のレベルに達したときにトランジスタQ39のベ
ース・エミツタ間にバイアスがかかるように抵抗
R20の値を設定しておくと、可変インピーダンス
素子Eを駆動するための駆動回路Dを構成するト
ランジスタQ39に電流が流れ、コンデンサC8で平
滑されると共に、トランジスタQ40のベース電流
を与える。トランジスタQ40がオンすると、可変
インピーダンス素子Eを構成するトランジスタ
Q1,Q2のベースを駆動し、その飽和抵抗を変化
させて、抵抗R1と共に入力信号を分圧させる。
なお、トランジスタQ40のコレクタに接続され
た抵抗R30は、駆動回路Dの制御電流を制限する
ために接続したもので過大入力信号時(ALC動
作範囲外)に有効である。
電源投入時の過渡音を改善するために接続した
回路Fを構成するトランジスタQs4のベースは端
子4に接続され、コレクタは抵抗R26を介して電
源端子3に接続され、エミツタは抵抗R25を介し
てダイオード接続されたトランジスタQs5のコレ
クタとベースに接続されると共に、トランジスタ
Qs6のベースに接続されている。トランジスタ
Qs5,Qs6のエミツタは接地されている。トラン
ジスタQs6のコレクタは抵抗R24を介して電源端
子3に接続されると共に、トランジスタQs7
Qs8のベースに接続されている。トランジスタ
Qs7,Qs8のエミツタは接地され、トランジスタ
Qs7のコレクタは抵抗R23を介してトランジスタ
Qs1,Qs2のベースに接続されている。トランジ
スタQs1のエミツタは直接に、またトランジスタ
Qs2のエミツタは抵抗R10を介して電源端子3に
接続されている。トランジスタQs1のコレクタは
トランジスタQs10のベースに接続され、トランジ
スタQs10のエミツタは端子2に、そのコレクタは
抵抗R50を介して電源端子3にそれぞれ接続され
ている。トランジスタQs2のコレクタはトランジ
スタQs3のベースに接続され、トランジスタQs3
のエミツタは接地に、またコレクタは出力トラン
ジスタ、Q19のベースにそれぞれ接続されてい
る。
今、この過渡音軽減回路Fがない状態で電源が
投入された場合を考えると、端子2を正常バイア
ス2VBEになるには負帰還抵抗R11とコンデンサC2
の時定数となり、第5図イに示すように、出力バ
イアスは数秒間電源電圧に近い値となり、正常出
力バイアスにならない。しかるに、この回路Fが
接続された場合は、第5図ロに示すように、電源
が投入されてほぼ2VBE(Qs4,Qs5のダイオード順
方向電圧)の間トランジスタQs7のベース電流が
供給され、トランジスタQs1,Qs10は端子2を負
帰還抵抗R11と無関係に22端子電圧の2VBEになる
ように充電し、トランジスタQs2,Qs5はその間、
出力に異常音が発生しないように出力トランジス
タQ19のベース電流を吸収し、出力バイアスをほ
ぼ接地電位になるようにする。
端子4がトランジスタQs4,Qs5を導通させる
電圧になるとトランジスタQs6が導通し、トラン
ジスタQs7のベースに電流を供給しなくなるの
で、端子2の充電、出力トランジスタQ19のベー
ス短絡動作は解除され、正常増幅動作になる。な
お、この充電時間は、端子4に接続されるコンデ
ンサC3により制御される。
今、以上のような構成において、入力端子1に
入力信号が印加されると、低周波増幅回路Aによ
りほぼ抵抗R11,RNFで決定される利得分だけ増
幅された信号が出力端子5に出力される。この直
流電圧は電源電圧VCCの中点電圧となるため、出
力信号は1/2VCCを中心に振れる交流信号となる。
故にトランジスタQ35のベース入力信号は電源電
圧の1/2を中心に振れ、他方トランジスタQ36
ベースは常にほぼ(1/2VCC+VBE)となつてい る。トランジスタQ35のベース入力信号が第3図
Aに示すようにトランジスタQ36のベース電位で
あるほぼ(1/2VCC+VBE)よりも低い時、即ち入 力信号レベルの小さい時には、トランジスタQ35
のコレクタには電流が流れないため、負荷抵抗
R20を介してトランジスタQ39を駆動しないので、
駆動回路Dは動作しない。従つて、可変インピー
ダンス素子Eはカツトオフの状態となり、トラン
ジスタQ1,Q2のコレクタ・エミツタ間のインピ
ーダンスは非常に大きくなるので、抵抗R1との
入力信号の分圧は行なわれず、低周波増幅回路A
の利得分だけ増幅された信号が負荷抵抗RLに取
り出される。
次に、入力信号レベルが大きくなり、第3図B
に示すようにトランジスタQ35のベース入力信号
がトランジスタQ36のベース電圧(1/2VCC+VBE) よりも高くなる部分があると、(1/2VCC+VBE) 以上の時だけその過大分に相当した電流ICがトラ
ンジスタQ35に流れる。この電流により抵抗R20
に電圧降下が発生してトランジスタQ39,Q40
導通し、可変インピーダンス素子Eであるトラン
ジスタQ1,Q2のコレクタ・エミツタ間の飽和抵
抗を下げると共に、入力信号を抵抗R1と分圧す
ることにより、端子5に出力される信号レベルを
下げてALC動作に入る。
以上の実施例の動作において、電源電圧投入時
の過渡音軽減回路Fを接続することにより、増幅
回路の電源投入時の立上り特性が早くなり、又、
電源投入時の過渡音の数を少なくすることができ
る。
今、増幅回路の電源が投入された場合を考える
と、リツプルフイルタ端子4に接続されたコンデ
ンサC3と抵抗R12の時定数により、電源電圧投入
時過渡音軽減回路Fの動作時間tが次式のように
設定される。
t=−R12・C3ln(1−Vt/VCC) ……(3) この動作時間tの間に、負帰還用端子2に接続
されたコンデンサC2を、前述のように増幅動作
に関係なく既充電し、又、その期間中出力に異常
音が発生しないように出力トランジスタのベース
電流を吸い取り、出力を接地状態にする。そのた
め何ら出力には過渡音は発生しない。
次に、この過渡音軽減回路Fが解除されると
き、急激に出力端子は1/2・VCCになろうとする
ため、過渡音が発生する。
しかしながら過渡音軽減回路Fによる充電効果
により、立上り特性の時間は早くなつているた
め、電力増幅段での制御(ミユーテング効果)が
簡単にでき、過渡音軽減回路Fがない場合に比し
て過渡音の数は半減する効果がある。
なお、以上は片方チヤネルだけの動作を説明し
たが、第1図では他チヤネルでも同様の動作が行
われる。基準電圧源Bは両チヤネルに共用されて
おり、実施例においては、左チヤネル用比較回路
及び右チヤネル用比較回路のトランジスタQ35
Q38のコレクタは負荷抵抗R20,R21がそれぞれ接
続されており、左チヤネルの場合はトランジスタ
Q39,Q40及び抵抗R20,R30、右チヤネルの場合
はトランジスタQ41,Q42及び抵抗R27,R28から
成る駆動回路Dを介して各々のチヤネルの可変イ
ンピーダンス素子Eを駆動するよう構成されてい
る。
以上のように、基準電圧源Bを共用することに
より、ALCのかかり始めるレベル及びALC状態
でのALC効果の左右両チヤネル間のバラツキが
少なくなる。特に同一チツプ上に集積回路化した
場合は、さらに両チヤネル間のバラツキは少なく
なることが期待できる。
以上、ALC付録音増幅器として説明を行なつ
てきたが、第4図のように端子10にスイツチS
を設け、録音、再生スイツチとして使用すること
もできる。即ち、スイツチSが開放のとき以上の
説明のように録音増幅器として使用し、スイツチ
Sを閉じたとき再生増幅器として使用することが
できる。
再生時つまりスイツチSを閉じたときには、ト
ランジスタQ40,Q42のベースが接地されるため、
駆動回路Dの動作が停止し、可変インピーダンス
素子Eを駆動しないので、いかなる出力信号レベ
ル、即ちいかなる入力信号レベルにおいてもトラ
ンジスタQ1,Q2のエミツタ・コレクタ間は開放
状態となり、入力信号は分圧されることはなくな
り、出力信号は低周波増幅回路Aの利得分だけ増
幅されて端子5,7より出力される。
録音時つまりスイツチSが開放の時には、前記
のようにALC動作が可能となる。
以上の通り、本願発明は低周波増幅回路の入力
段で可変インピーダンス素子の飽和抵抗を制御し
てALC動作を行う際に、電源投入時のある一定
時間、低周波増幅回路の負帰還端子と接地間に接
続されたコンデンサを増幅動作とは無関係に充電
すると共に、低周波増幅回路の出力トランジスタ
のベース電流を吸収するように構成したので、電
源投入時の過渡特性をなめらかに制御でき、特に
電源立上り特性が早くなるため、電力増幅段(ス
ピーカ)での過渡音制御が容易にできる利点があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例を示す電気的結線
図、第2図は同実施例に使用する比較回路の特性
図、第3図は同実施例の要部動作説明図、第4図
は本発明の他の実施例を示す要部電気的結線図、
第5図は電源投入時の過渡特性図である。 図において、Aは低周波増幅回路、Bは基準電
圧源、Cは比較回路、Dは駆動回路、Eは可変イ
ンピーダンス素子、Fは過渡音軽減回路である。

Claims (1)

    【特許請求の範囲】
  1. 1 入力端子、この入力端子に第1の抵抗及び可
    変インピーダンス素子を介して接続された低周波
    増幅回路、この低周波増幅回路の出力トランジス
    タに接続された出力端子、基準電圧源、前記出力
    端子の電圧を前記基準電圧源の基準電圧と比較し
    て該電圧が基準電圧以上のときその差電圧を生じ
    る比較回路、前記差電圧に応じて前記可変インピ
    ーダンス素子の飽和抵抗を変化させ前記入力端子
    の電圧を前記第1の抵抗と前記飽和抵抗により分
    圧せしめる駆動回路、及び電源投入時のある一定
    時間、前記低周波増幅回路の負帰還端子と接地間
    に接続されたコンデンサを前記低周波増幅回路の
    増幅動作と無関係に充電すると共に、上記低周波
    増幅回路の出力トランジスタのベース電流を吸収
    して上記出力端子電圧をほぼ接地電圧に保持する
    過渡音軽減回路を備えた録音増幅回路。
JP4107882A 1982-03-16 1982-03-16 録音増幅回路 Granted JPS58158004A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4107882A JPS58158004A (ja) 1982-03-16 1982-03-16 録音増幅回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4107882A JPS58158004A (ja) 1982-03-16 1982-03-16 録音増幅回路

Publications (2)

Publication Number Publication Date
JPS58158004A JPS58158004A (ja) 1983-09-20
JPH0421940B2 true JPH0421940B2 (ja) 1992-04-14

Family

ID=12598422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4107882A Granted JPS58158004A (ja) 1982-03-16 1982-03-16 録音増幅回路

Country Status (1)

Country Link
JP (1) JPS58158004A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666958B2 (ja) * 1984-01-27 1994-08-24 ソニー株式会社 カラ−映像信号および音声信号の記録装置
JPH08339328A (ja) * 1995-06-12 1996-12-24 Nec Corp バンクメモリ切換回路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661808A (en) * 1979-10-24 1981-05-27 Sanyo Electric Co Ltd Shock noise preventing circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53118627U (ja) * 1977-02-28 1978-09-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5661808A (en) * 1979-10-24 1981-05-27 Sanyo Electric Co Ltd Shock noise preventing circuit

Also Published As

Publication number Publication date
JPS58158004A (ja) 1983-09-20

Similar Documents

Publication Publication Date Title
JPH0421940B2 (ja)
US4462000A (en) Amplifier comprising means for eliminating direct voltage transients on the amplifier output
JPH08213849A (ja) 音声ミュート回路
JPH0161247B2 (ja)
KR100239602B1 (ko) 출력의 직류전압을 기준전압에 따라 제어하는 음성 신호를 압축 또는 신장하는 음성 신호 처리회로
JPH0421939B2 (ja)
JPH0226809B2 (ja)
JPH0226808B2 (ja)
JPS643363B2 (ja)
JPH0161248B2 (ja)
JP2793071B2 (ja) ポップ音防止回路
JPS61173508A (ja) 自動利得制御回路
JP3157461B2 (ja) 平滑回路
JP3530326B2 (ja) 増幅装置
JPH0161249B2 (ja)
JPS5949728B2 (ja) 可変インピ−ダンス回路
JPH0810975Y2 (ja) 低周波増幅器
JPH0135534B2 (ja)
JPS6247366B2 (ja)
JPH0136723B2 (ja)
JPS62281605A (ja) 音声出力増幅回路
JPS6042644B2 (ja) 電力増幅器
JPH0426245B2 (ja)
JPS6123887B2 (ja)
JPH0216047B2 (ja)