JPH0426245B2 - - Google Patents
Info
- Publication number
- JPH0426245B2 JPH0426245B2 JP60230350A JP23035085A JPH0426245B2 JP H0426245 B2 JPH0426245 B2 JP H0426245B2 JP 60230350 A JP60230350 A JP 60230350A JP 23035085 A JP23035085 A JP 23035085A JP H0426245 B2 JPH0426245 B2 JP H0426245B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier circuit
- inverting input
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、テープレコーダの再生増幅器として
用いられる増幅器のバイアス回路に関するもの
で、特にIC（集積回路）化に適し、かつ低電圧電
源で使用し得る増幅器のバイアス回路に関する。 (ロ) 従来の技術 磁気テープに録音された信号を磁気ヘツドで再
生し、再生された信号を増幅した後ヘツドフオン
に供給するテープレコーダにおいては、通常前記
磁気ヘツドの出力信号が印加される前置増幅回路
と、該前置増幅回路の出力信号が印加される主増
幅回路とを内蔵するIC（集積回路）が用いられて
いる。前記ICとしては、例えば昭和60年３月20
日に発行された「’85三洋半導体ハンドブツク
モノリシツクバイポーラ集積回路編」第723頁乃
至731頁に記載された如きものが知られている。
前記ICは、第２図に示す如く、磁気ヘツドの出
力信号を増幅する前置増幅回路１と、該前置増幅
回路１の出力信号を増幅する主増幅回路２とを備
えている。しかして、前記前置増幅回路１のバイ
アスと前記主増幅回路２のバイアスとは互いに独
立に設定されているので、前記主増幅回路２に
は、負帰還用のコンデンサ３が外付けされてい
る。 また、前記主増幅回路２は、第３図に示す如
く、プツシユプル接続された第１及び第2NPNト
ランジスタ４及び５から成る出力段を備えてお
り、前記第１及び第2NPNトランジスタ４及び５
は交互に導通して出力端子６に増幅された信号を
導出する様に成されている。 (ハ) 発明が解決しようとする問題点 しかしながら、前記負帰還用コンデンサ３の外
付けは、ICの外付ピン数の増大、外付部品数の
増大を招き好ましくない。また、主増幅回路２を
第３図の如き構成にすると、第1NPNトランジス
タ４のコレクタ・エミツタ間飽和電圧VCE（sat）1
が0.8V程度になり、第2NPNトランジスタ５の
コレクタ・エミツタ間飽和電圧VCE（sat）2が0.2V
程度になるので、出力端子６の直流電圧を1/2Vcc
（ただし、Vccは電源電圧）にし、低電源電圧で使
用したとき、正側信号のクリツプが生じ十分な出
力電圧が得られないという問題があつた。 その為、低電源電圧で使用する場合は、主増幅
回路２として第４図に示す如くPNPトランジス
タ７とNPNトランジスタ８とをプツシユプル接
続した出力段を用いている。前記第４図の如き回
路構成とすれば、両トランジスタのコレクタ・エ
ミツタ間飽和電圧が等しく0.2V程度になり、十
分な出力電圧を得ることが出来る。しかしなが
ら、PNPトランジスタは、IC化に際し、NPNト
ランジスタの1.5倍程度の面積を必要とし、逆に
電流容量は1/10程度になるので、IC化に不向き
である。 (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、前
段増幅回路の非反転入力端子と、後段増幅回路の
非反転入力端子及び反転入力端子を共通にバイア
スする共通バイアス部と、前記後段増幅回路の負
帰還抵抗に定電流を流す定電流回路とを備える点
を特徴とするものである。 (ホ) 作用 本発明に依れば、前段増幅回路の非反転入力端
子と、後段増幅回路の非反転入力端子及び反転入
力端子を共通にバイアスしているので、負帰還コ
ンデンサの省略を計ることが出来る。また、後段
増幅回路の負帰還抵抗に定電流を流しているの
で、出力中点の直流電圧を1/2Vccから変化させる
ことが出来、低電源電圧で使用した場合にも十分
大なる出力電圧を得ることが出来る。 (ヘ) 実施例 第１図は、本発明の一実施例を示すもので、９
は入力信号源となる磁気ヘツド、１０は磁気ヘツ
ド９の出力信号を増幅する前置増幅回路、１１は
該前置増幅回路１０の出力信号を増幅する主増幅
回路、１２は抵抗１３及び１４から成り、前置増
幅回路１０の非反転入力端子（＋）及び主増幅回
路１１の非反転入力端子（＋）を共通にバイアス
する共通バイアス部、１５は前記主増幅回路１１
の反転入力端子（−）と出力端子１６との間に挿
入された負帰還抵抗、及び１７はPNPトランジ
スタ１８と抵抗１９及び２０とから成り、前記負
帰還抵抗１５に定電流を供給する定電流回路であ
る。尚、前置増幅回路１０は前段増幅回路を構成
し、主増幅回路１１は後段増幅回路を構成してい
る。 磁気ヘツド９の出力信号は前置増幅回路１０で
所定の周波数特性をもつて増幅され、出力結合コ
ンデンサ２１、可変抵抗２２及び入力結合コンデ
ンサ２３を介して主増幅回路１１に印加され、前
記主増幅回路１１で増幅された後出力端子１６か
ら次段に伝送される。その時、共通バイアス回路
１２の抵抗１３及び１４の出力中点の電圧V1は、 V1＝R2／R1＋R2 ……(1) 〔ただし、R1は抵抗１３の抵抗値、R2は抵抗
１４の抵抗値〕 となり、前記電圧V1が前置増幅回路１０の非反
転入力端子（＋）及び主増幅回路１１の非反転入
力端子（＋）にバイアスとして印加される。その
為、前置増幅回路１０の反転入力端子（−）の電
圧及び出力端子の電圧もV1になる。また、主増
幅回路１１の非反転入力端子（＋）の電圧がV1
になるので、イマジナリイシヨートの関係から反
転入力端子（−）の電圧もV1になる。 ところで、主増幅回路１１の負帰還抵抗１５に
は、定電流回路１７の出力電流が供給されている
ので、出力端子１６の直流電圧V2は、 V2＝V1−R3Ｉ ……(2) 〔ただし、R3は負帰還抵抗１５の抵抗値〕 となる。いま、主増幅回路１１の出力段が第３図
に示す如くプツシユプル接続された第１及び第
2NPNトランジスタ４及び５により構成されてい
るとすれば、最大出力電圧を得ることが出来る出
力直流電圧V3は、 V3＝1/2｛VCC−（VCE（sat）1＋VCE（sat
）2｝＋VCE（sat）2……(3) となる。しかして、前記第(2)式で示される直流電
圧V2が前記第(3)式で示されるV3に等しくなる様
にすれば、主増幅回路１１の出力電圧を最大にす
ることが出来る。その時、1/2VCCと前記直流電
圧V3との差電位ΔVは、 ΔV＝1/2（VCE(sat)1−VCE(sat)2） ……(4) となるので、ΔV＝R3Ｉとなる様に定電流回路１
７の出力電流を設定すればよい。 (ト) 発明の効果 以上述べた如く、本発明に依れば、前段増幅回
路の非反転入力端子と、後段増幅回路の非反転入
力端子及び反転入力端子を共通にバイアスしてい
るので、後段増幅回路の負帰還コンデンサを省略
することが出来、IC化に際しての外付けピン数
の削減及び外付部品の削減を計ることが出来る。
また共通バイアス化により、前段及び後段増幅回
路の立上り特性と後段増幅回路の非反転及び反転
入力端子の立上り特性を揃えることが出来るの
で、過渡特性の改善を計ることが出来る。更に、
定電流回路を用いその出力電流を負帰還抵抗に流
す様にしているので、出力直流電圧の調整を行う
ことが出来、後段増幅回路の出力段をNPNトラ
ンジスタで構成し、低電源電圧を使用した場合で
も大なる出力電圧を得ることが出来る。
用いられる増幅器のバイアス回路に関するもの
で、特にIC（集積回路）化に適し、かつ低電圧電
源で使用し得る増幅器のバイアス回路に関する。 (ロ) 従来の技術 磁気テープに録音された信号を磁気ヘツドで再
生し、再生された信号を増幅した後ヘツドフオン
に供給するテープレコーダにおいては、通常前記
磁気ヘツドの出力信号が印加される前置増幅回路
と、該前置増幅回路の出力信号が印加される主増
幅回路とを内蔵するIC（集積回路）が用いられて
いる。前記ICとしては、例えば昭和60年３月20
日に発行された「’85三洋半導体ハンドブツク
モノリシツクバイポーラ集積回路編」第723頁乃
至731頁に記載された如きものが知られている。
前記ICは、第２図に示す如く、磁気ヘツドの出
力信号を増幅する前置増幅回路１と、該前置増幅
回路１の出力信号を増幅する主増幅回路２とを備
えている。しかして、前記前置増幅回路１のバイ
アスと前記主増幅回路２のバイアスとは互いに独
立に設定されているので、前記主増幅回路２に
は、負帰還用のコンデンサ３が外付けされてい
る。 また、前記主増幅回路２は、第３図に示す如
く、プツシユプル接続された第１及び第2NPNト
ランジスタ４及び５から成る出力段を備えてお
り、前記第１及び第2NPNトランジスタ４及び５
は交互に導通して出力端子６に増幅された信号を
導出する様に成されている。 (ハ) 発明が解決しようとする問題点 しかしながら、前記負帰還用コンデンサ３の外
付けは、ICの外付ピン数の増大、外付部品数の
増大を招き好ましくない。また、主増幅回路２を
第３図の如き構成にすると、第1NPNトランジス
タ４のコレクタ・エミツタ間飽和電圧VCE（sat）1
が0.8V程度になり、第2NPNトランジスタ５の
コレクタ・エミツタ間飽和電圧VCE（sat）2が0.2V
程度になるので、出力端子６の直流電圧を1/2Vcc
（ただし、Vccは電源電圧）にし、低電源電圧で使
用したとき、正側信号のクリツプが生じ十分な出
力電圧が得られないという問題があつた。 その為、低電源電圧で使用する場合は、主増幅
回路２として第４図に示す如くPNPトランジス
タ７とNPNトランジスタ８とをプツシユプル接
続した出力段を用いている。前記第４図の如き回
路構成とすれば、両トランジスタのコレクタ・エ
ミツタ間飽和電圧が等しく0.2V程度になり、十
分な出力電圧を得ることが出来る。しかしなが
ら、PNPトランジスタは、IC化に際し、NPNト
ランジスタの1.5倍程度の面積を必要とし、逆に
電流容量は1/10程度になるので、IC化に不向き
である。 (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、前
段増幅回路の非反転入力端子と、後段増幅回路の
非反転入力端子及び反転入力端子を共通にバイア
スする共通バイアス部と、前記後段増幅回路の負
帰還抵抗に定電流を流す定電流回路とを備える点
を特徴とするものである。 (ホ) 作用 本発明に依れば、前段増幅回路の非反転入力端
子と、後段増幅回路の非反転入力端子及び反転入
力端子を共通にバイアスしているので、負帰還コ
ンデンサの省略を計ることが出来る。また、後段
増幅回路の負帰還抵抗に定電流を流しているの
で、出力中点の直流電圧を1/2Vccから変化させる
ことが出来、低電源電圧で使用した場合にも十分
大なる出力電圧を得ることが出来る。 (ヘ) 実施例 第１図は、本発明の一実施例を示すもので、９
は入力信号源となる磁気ヘツド、１０は磁気ヘツ
ド９の出力信号を増幅する前置増幅回路、１１は
該前置増幅回路１０の出力信号を増幅する主増幅
回路、１２は抵抗１３及び１４から成り、前置増
幅回路１０の非反転入力端子（＋）及び主増幅回
路１１の非反転入力端子（＋）を共通にバイアス
する共通バイアス部、１５は前記主増幅回路１１
の反転入力端子（−）と出力端子１６との間に挿
入された負帰還抵抗、及び１７はPNPトランジ
スタ１８と抵抗１９及び２０とから成り、前記負
帰還抵抗１５に定電流を供給する定電流回路であ
る。尚、前置増幅回路１０は前段増幅回路を構成
し、主増幅回路１１は後段増幅回路を構成してい
る。 磁気ヘツド９の出力信号は前置増幅回路１０で
所定の周波数特性をもつて増幅され、出力結合コ
ンデンサ２１、可変抵抗２２及び入力結合コンデ
ンサ２３を介して主増幅回路１１に印加され、前
記主増幅回路１１で増幅された後出力端子１６か
ら次段に伝送される。その時、共通バイアス回路
１２の抵抗１３及び１４の出力中点の電圧V1は、 V1＝R2／R1＋R2 ……(1) 〔ただし、R1は抵抗１３の抵抗値、R2は抵抗
１４の抵抗値〕 となり、前記電圧V1が前置増幅回路１０の非反
転入力端子（＋）及び主増幅回路１１の非反転入
力端子（＋）にバイアスとして印加される。その
為、前置増幅回路１０の反転入力端子（−）の電
圧及び出力端子の電圧もV1になる。また、主増
幅回路１１の非反転入力端子（＋）の電圧がV1
になるので、イマジナリイシヨートの関係から反
転入力端子（−）の電圧もV1になる。 ところで、主増幅回路１１の負帰還抵抗１５に
は、定電流回路１７の出力電流が供給されている
ので、出力端子１６の直流電圧V2は、 V2＝V1−R3Ｉ ……(2) 〔ただし、R3は負帰還抵抗１５の抵抗値〕 となる。いま、主増幅回路１１の出力段が第３図
に示す如くプツシユプル接続された第１及び第
2NPNトランジスタ４及び５により構成されてい
るとすれば、最大出力電圧を得ることが出来る出
力直流電圧V3は、 V3＝1/2｛VCC−（VCE（sat）1＋VCE（sat
）2｝＋VCE（sat）2……(3) となる。しかして、前記第(2)式で示される直流電
圧V2が前記第(3)式で示されるV3に等しくなる様
にすれば、主増幅回路１１の出力電圧を最大にす
ることが出来る。その時、1/2VCCと前記直流電
圧V3との差電位ΔVは、 ΔV＝1/2（VCE(sat)1−VCE(sat)2） ……(4) となるので、ΔV＝R3Ｉとなる様に定電流回路１
７の出力電流を設定すればよい。 (ト) 発明の効果 以上述べた如く、本発明に依れば、前段増幅回
路の非反転入力端子と、後段増幅回路の非反転入
力端子及び反転入力端子を共通にバイアスしてい
るので、後段増幅回路の負帰還コンデンサを省略
することが出来、IC化に際しての外付けピン数
の削減及び外付部品の削減を計ることが出来る。
また共通バイアス化により、前段及び後段増幅回
路の立上り特性と後段増幅回路の非反転及び反転
入力端子の立上り特性を揃えることが出来るの
で、過渡特性の改善を計ることが出来る。更に、
定電流回路を用いその出力電流を負帰還抵抗に流
す様にしているので、出力直流電圧の調整を行う
ことが出来、後段増幅回路の出力段をNPNトラ
ンジスタで構成し、低電源電圧を使用した場合で
も大なる出力電圧を得ることが出来る。
第１図は、本発明の一実施例を示す回路図、第
２図は従来の増幅器を示す回路図、第３図は主増
幅回路の出力段の一例を示す回路図、及び第４図
はその別の例を示す回路図である。 主な図番の説明、１０……前置増幅回路、１１
……主増幅回路、１２……共通バイアス部、１５
……負帰還抵抗、１７……定電流回路。
２図は従来の増幅器を示す回路図、第３図は主増
幅回路の出力段の一例を示す回路図、及び第４図
はその別の例を示す回路図である。 主な図番の説明、１０……前置増幅回路、１１
……主増幅回路、１２……共通バイアス部、１５
……負帰還抵抗、１７……定電流回路。
Claims (1)
- １ 前段増幅回路と後段増幅回路とから成る増幅
器のバイアス回路であつて、前記前段増幅回路の
非反転入力端子と、前記後段増幅回路の非反転入
力端子及び反転入力端子を共通にバイアスする共
通バイアス部と、前記後段増幅回路の出力端子と
反転入力端子との間に挿入された負帰還抵抗と、
該負帰還抵抗に定電流を流す定電流回路とからな
り、前記後段増幅回路の入出力端子間に前記負帰
還抵抗と前記定電流とによつて決まる電位差を生
じさせる様にしたことを特徴とする増幅器のバイ
アス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60230350A JPS6291009A (ja) | 1985-10-16 | 1985-10-16 | 増幅器のバイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60230350A JPS6291009A (ja) | 1985-10-16 | 1985-10-16 | 増幅器のバイアス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6291009A JPS6291009A (ja) | 1987-04-25 |
| JPH0426245B2 true JPH0426245B2 (ja) | 1992-05-06 |
Family
ID=16906475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60230350A Granted JPS6291009A (ja) | 1985-10-16 | 1985-10-16 | 増幅器のバイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6291009A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5128723A (en) * | 1991-05-06 | 1992-07-07 | Xerox Corporation | Scavengeless development system having toner deposited on a doner roller from a toner mover |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53105962A (en) * | 1977-02-28 | 1978-09-14 | Nippon Denso Co Ltd | Voltage amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS48105445U (ja) * | 1972-03-16 | 1973-12-07 |
-
1985
- 1985-10-16 JP JP60230350A patent/JPS6291009A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53105962A (en) * | 1977-02-28 | 1978-09-14 | Nippon Denso Co Ltd | Voltage amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6291009A (ja) | 1987-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US4723111A (en) | Amplifier arrangement | |
| JP3125282B2 (ja) | オーディオ信号増幅回路およびこれを用いた携帯用音響機器 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| JPS60204108A (ja) | プツシユプル増幅器 | |
| JPH0426245B2 (ja) | ||
| US4167708A (en) | Transistor amplifier | |
| KR970003719B1 (ko) | 증폭회로 | |
| US5160897A (en) | Push-pull power amplifying circuit | |
| US5159285A (en) | Differential amplifying circuit having emitter follower circuit | |
| JPS6127927B2 (ja) | ||
| JPH036022Y2 (ja) | ||
| JPH0345568B2 (ja) | ||
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPS59207715A (ja) | 増幅器 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JPS6373706A (ja) | 増幅回路装置 | |
| JPH0543532Y2 (ja) | ||
| JPH057886B2 (ja) | ||
| JPH0161247B2 (ja) | ||
| JP2557398B2 (ja) | 増幅回路 | |
| SU1458965A1 (ru) | Усилитель сигналов индуктивного датчика | |
| JPH0421940B2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPS6387811A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |