JPS6387811A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPS6387811A JPS6387811A JP61233524A JP23352486A JPS6387811A JP S6387811 A JPS6387811 A JP S6387811A JP 61233524 A JP61233524 A JP 61233524A JP 23352486 A JP23352486 A JP 23352486A JP S6387811 A JPS6387811 A JP S6387811A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- resistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は例えば、音響機器や映像機器の駆動用として小
型直流モータを速度制御する際、速度検出信号と基準信
号との誤差を増幅するのに適用でき、特に、きわめて低
電圧で動作可能な差動増幅器に関するものである。
型直流モータを速度制御する際、速度検出信号と基準信
号との誤差を増幅するのに適用でき、特に、きわめて低
電圧で動作可能な差動増幅器に関するものである。
従来の技術
近年、カセットテープレコーダーなどの音響機器の小形
軽量化への指向はますます活発化し、電源電圧は電池個
数の減少により低電圧になり、取り扱う信号レベルが微
小化してきている。したがって、より低電源電圧で動作
し、より微小レベルの信号でも対応できる回路が必要と
なってきた。
軽量化への指向はますます活発化し、電源電圧は電池個
数の減少により低電圧になり、取り扱う信号レベルが微
小化してきている。したがって、より低電源電圧で動作
し、より微小レベルの信号でも対応できる回路が必要と
なってきた。
以下、図面を参照しながら従来の差動増幅器について説
明する。 ゛ ｔＡ２図は従来の差動増幅器の回路結線図を示すもので
ある。ＰＮＰトランジスタ６および７は互いにエミッタ
が接続されると共にＰＮＰトランジスク１０のコレクタ
に接続されている。前記トランジスタ６のベースは非反
転入力端子３、同コレクタはＮＰＮ）ランジスタ８のコ
レクタにそれぞれ接続されている。また、前記トランジ
スタ７のベースは反転入力端子４、同コレ久夕はＮＰＮ
トランジスタ９のコレクタに接続されると共に出力端
子５に接続されている。前記トランジスタ８のベースは
同コレクタに接続されると共にトランジスタ９のベース
に接続されている、トランジスタ８および９のエミッタ
は負債給電端子２に接続されている。前記トランジスタ
１０のエミッタは正側給電端子１に接続され、同ベース
はＰＮＰトランジスタ１１のベースおよびコレクタに接
続される七共に定電流源１２を介して前記負側給電端子
２に接続されている。また、前記トランジスタ１１のエ
ミッタは前記正側給電端子１に接続されている。
明する。 ゛ ｔＡ２図は従来の差動増幅器の回路結線図を示すもので
ある。ＰＮＰトランジスタ６および７は互いにエミッタ
が接続されると共にＰＮＰトランジスク１０のコレクタ
に接続されている。前記トランジスタ６のベースは非反
転入力端子３、同コレクタはＮＰＮ）ランジスタ８のコ
レクタにそれぞれ接続されている。また、前記トランジ
スタ７のベースは反転入力端子４、同コレ久夕はＮＰＮ
トランジスタ９のコレクタに接続されると共に出力端
子５に接続されている。前記トランジスタ８のベースは
同コレクタに接続されると共にトランジスタ９のベース
に接続されている、トランジスタ８および９のエミッタ
は負債給電端子２に接続されている。前記トランジスタ
１０のエミッタは正側給電端子１に接続され、同ベース
はＰＮＰトランジスタ１１のベースおよびコレクタに接
続される七共に定電流源１２を介して前記負側給電端子
２に接続されている。また、前記トランジスタ１１のエ
ミッタは前記正側給電端子１に接続されている。
以上のように構成された従来の差動増幅器について、以
下、その動作について説明する。
下、その動作について説明する。
まず、非反転入力端子３の電位が反転入力端子４の電位
より高（なったとするとトランジスタ６のコレクタ電流
は減少し、トランジスタ７のコレクタ電流が増加する。
より高（なったとするとトランジスタ６のコレクタ電流
は減少し、トランジスタ７のコレクタ電流が増加する。
前記トランジスタ６のコレクタ電流はトランジスタ８お
よび９により構成されるカレントミラー回路により、前
記トランジスタ９のコレクタ電流として出力される。し
たがって、前記トランジスタ７のコレクタ電流の方が前
記トランジスタ９のコレクタ電流よりも大きくなり、出
力端子５の電位は上がる。逆に、前記非反転入力端子３
の電位が前記反転入力端子４の電位より低くなったとす
ると、逆の過程を経て前記出力端子５の電位は下がる。
よび９により構成されるカレントミラー回路により、前
記トランジスタ９のコレクタ電流として出力される。し
たがって、前記トランジスタ７のコレクタ電流の方が前
記トランジスタ９のコレクタ電流よりも大きくなり、出
力端子５の電位は上がる。逆に、前記非反転入力端子３
の電位が前記反転入力端子４の電位より低くなったとす
ると、逆の過程を経て前記出力端子５の電位は下がる。
発明が解決しようとする問題点
しかしながら、上記のような構成では両入力端子３，４
に印加される電圧（負側給電端子２を基準電位とする）
が極めて微小な場合、トランジスタ６および７のエミッ
タ電位はほとんどトランジスタのベース・エミッタ間電
圧と等しくなる。−方、前記トランジスタ６のコレクタ
電位はトランジスタ８および９のベース・エミッタ間電
圧゛である。したがって、前記トランジスタ６が導通し
ようとすると、同トランジスタは飽和してしまいコレク
タ電流を前記トランジスタ８および９に゛供給しきれな
く、出力端子５の電位は上昇したままとなり正常動作が
できないという問題点を有していた。
に印加される電圧（負側給電端子２を基準電位とする）
が極めて微小な場合、トランジスタ６および７のエミッ
タ電位はほとんどトランジスタのベース・エミッタ間電
圧と等しくなる。−方、前記トランジスタ６のコレクタ
電位はトランジスタ８および９のベース・エミッタ間電
圧゛である。したがって、前記トランジスタ６が導通し
ようとすると、同トランジスタは飽和してしまいコレク
タ電流を前記トランジスタ８および９に゛供給しきれな
く、出力端子５の電位は上昇したままとなり正常動作が
できないという問題点を有していた。
本発明は一ヒ記問題点に鑑みてなされたものであり、入
力端子電圧がＯｖでも動作し、また、低電源電圧でも動
作可能な差動増幅器を提供するものである。
力端子電圧がＯｖでも動作し、また、低電源電圧でも動
作可能な差動増幅器を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の差動増幅器は、各
々のベースが入力端子に接続され、その入力電圧の差に
応じて給電手段からの電流を撮り分ける第１および第２
のトランジスタからなる差動トランジスタ対と、前記第
１のトランジスタの出力に接続された第１の抵抗と、前
記第２のトランジスタの出力に接続された第２の抵抗と
、前記第１の抵抗をエミッタに接続した第３のトランジ
スタと、前記第２の抵抗をエミッタに接続した第４のト
ランジスタと、前記第３および第４のトランジスタのベ
ースを共に定電圧に保つ定電圧発生手段と、前記第３の
トランジスタに流れる電流と前記第４のトランジスタに
流れる電流の差を出力する電流減算手段とを具備し、前
記電流減算手段の出力を出力端子に接続するという構成
を備えたものである。
々のベースが入力端子に接続され、その入力電圧の差に
応じて給電手段からの電流を撮り分ける第１および第２
のトランジスタからなる差動トランジスタ対と、前記第
１のトランジスタの出力に接続された第１の抵抗と、前
記第２のトランジスタの出力に接続された第２の抵抗と
、前記第１の抵抗をエミッタに接続した第３のトランジ
スタと、前記第２の抵抗をエミッタに接続した第４のト
ランジスタと、前記第３および第４のトランジスタのベ
ースを共に定電圧に保つ定電圧発生手段と、前記第３の
トランジスタに流れる電流と前記第４のトランジスタに
流れる電流の差を出力する電流減算手段とを具備し、前
記電流減算手段の出力を出力端子に接続するという構成
を備えたものである。
作用
本発明は上記した構成によって、第１および第２のトラ
ンジスタからなる差動トランジスタ対のそれぞれのコレ
クタに接続された第１および第２の抵抗の端子電圧を小
さく、例えば数１０ｍＶ程度になるようにすれば、前記
差動トランジスタ対の入力端子に入力される電圧がきわ
めて微小な場合でも（例えばＯｖでも）、前記第１およ
び第２のトランジスタのエミッタ・コレクタ間電圧が活
性状前で動作するのに必要最小限の電圧（例えば０．２
Ｖ）以上を十分確保することができ差動増幅器として十
分動作することとなる。
ンジスタからなる差動トランジスタ対のそれぞれのコレ
クタに接続された第１および第２の抵抗の端子電圧を小
さく、例えば数１０ｍＶ程度になるようにすれば、前記
差動トランジスタ対の入力端子に入力される電圧がきわ
めて微小な場合でも（例えばＯｖでも）、前記第１およ
び第２のトランジスタのエミッタ・コレクタ間電圧が活
性状前で動作するのに必要最小限の電圧（例えば０．２
Ｖ）以上を十分確保することができ差動増幅器として十
分動作することとなる。
実施例
以下、本発明の一実施例の差動増幅器について、図面を
参照しながら説明する。
参照しながら説明する。
第１図は本発明の一実施例における差動増幅器の回路結
線図を示すものである。第１図において、トランジスタ
２１および２２は互いにエミッタが接続されると共にト
ランジスタ２０のコレクタに接続されている。前記トラ
ンジスタ２１のベースは反転入力端子１８に、また、前
記トランジスタ２２のベースは非反転入力端子１９にそ
れぞれ接続されている。前記トランジスタ２１のコレク
タは抵抗３１を介して負側給電端子３０に接続されると
共にトランジスタ２３のエミッタに接続されている。前
記トランジスタ２２のコレクタは抵抗３２を介して前記
負債給電端子３０に接続されると共にトランジスタ２４
のエミッタに接続される。
線図を示すものである。第１図において、トランジスタ
２１および２２は互いにエミッタが接続されると共にト
ランジスタ２０のコレクタに接続されている。前記トラ
ンジスタ２１のベースは反転入力端子１８に、また、前
記トランジスタ２２のベースは非反転入力端子１９にそ
れぞれ接続されている。前記トランジスタ２１のコレク
タは抵抗３１を介して負側給電端子３０に接続されると
共にトランジスタ２３のエミッタに接続されている。前
記トランジスタ２２のコレクタは抵抗３２を介して前記
負債給電端子３０に接続されると共にトランジスタ２４
のエミッタに接続される。
前記トランジスタ２３および２４のベースは共通接続さ
れると共に定電圧発生手段３３の出力に接続されている
。トランジスタ３４のベースは同コレクタに接続される
と共にトランジスタ３５のベースに接続されている。前
記トランジスタ３４のベース・コレクタ接続点は定電流
源３６を介して前記負側給電端子３０に接続されている
。前記トランジスタ３４および３５のエミッタは正側給
電端子２９に接続されている。前記トランジスタ３５の
コレクタは抵抗３７を介してトランジスタ３８のコレク
タおよびベースに接続されている。前記トランジスタ３
８のエミッタは前記負側給電端子３０に接続されている
。前記トランジスタ３５のコレクタと前記抵抗３７の接
続点が前記定電圧発生手段３３の出力である。前記トラ
ンジスタ２０のベースは前記トランジスタ３４および３
５のベース共通接続点に接続されており、同エミッタは
前記正側給電端子２９に接続されている。前記ト ・
ランジスタ２４のコレクタはトランジスタ２５のコレク
タおよびベースに接続されると共にトランジスタ２６の
ベースに接続されている。前記トランジスタ２３のコレ
クタは前記トランジスタ２６のコレクタに接続されると
共に出力端子２８に接続されている。前記トランジスタ
２５および２６のエミッタは前記正側給電端子２９に接
続されている。ここで、斜線部２７が電流減算手段であ
る。
れると共に定電圧発生手段３３の出力に接続されている
。トランジスタ３４のベースは同コレクタに接続される
と共にトランジスタ３５のベースに接続されている。前
記トランジスタ３４のベース・コレクタ接続点は定電流
源３６を介して前記負側給電端子３０に接続されている
。前記トランジスタ３４および３５のエミッタは正側給
電端子２９に接続されている。前記トランジスタ３５の
コレクタは抵抗３７を介してトランジスタ３８のコレク
タおよびベースに接続されている。前記トランジスタ３
８のエミッタは前記負側給電端子３０に接続されている
。前記トランジスタ３５のコレクタと前記抵抗３７の接
続点が前記定電圧発生手段３３の出力である。前記トラ
ンジスタ２０のベースは前記トランジスタ３４および３
５のベース共通接続点に接続されており、同エミッタは
前記正側給電端子２９に接続されている。前記ト ・
ランジスタ２４のコレクタはトランジスタ２５のコレク
タおよびベースに接続されると共にトランジスタ２６の
ベースに接続されている。前記トランジスタ２３のコレ
クタは前記トランジスタ２６のコレクタに接続されると
共に出力端子２８に接続されている。前記トランジスタ
２５および２６のエミッタは前記正側給電端子２９に接
続されている。ここで、斜線部２７が電流減算手段であ
る。
以上のように構成された本実施例の差動増幅器について
、以下その動作を説明する。
、以下その動作を説明する。
まず、回路構成的に言えば、トランジスタ２１およびト
ランジスタ２２からなる差動トランジスタ対のそれぞれ
のコレクタに接続された負荷抵抗３１および３２はトラ
ンジスタ２３および２４のエミッタに接続されエミッタ
フォロアを構成している。さらに、前記トランジスタ２
３および２４のベースは定電圧発生手段３３からの出力
電圧により共に一定電圧にバイアスされている。いま、
前記一定電圧をＶＲ，前記トランジスタ２３および２４
のベース・エミッタ間電圧をそれぞれＶＢＥ２３および
Ｖ ＢＥ２４とすれば、前記抵抗３１および３２の端子
電圧はそれぞれＶＲ−ＶＢＥ２３およびＶＲ−ＶＢＥ２
４となる。
ランジスタ２２からなる差動トランジスタ対のそれぞれ
のコレクタに接続された負荷抵抗３１および３２はトラ
ンジスタ２３および２４のエミッタに接続されエミッタ
フォロアを構成している。さらに、前記トランジスタ２
３および２４のベースは定電圧発生手段３３からの出力
電圧により共に一定電圧にバイアスされている。いま、
前記一定電圧をＶＲ，前記トランジスタ２３および２４
のベース・エミッタ間電圧をそれぞれＶＢＥ２３および
Ｖ ＢＥ２４とすれば、前記抵抗３１および３２の端子
電圧はそれぞれＶＲ−ＶＢＥ２３およびＶＲ−ＶＢＥ２
４となる。
ＶＢ！！２３＝ ＶＢＥ２４とすれば前記抵抗３１およ
び３２の端子電圧は等しく、前記抵抗３１および３２の
抵抗値が互いに等しいとすればそれらを流れる電流も等
しくなる。
び３２の端子電圧は等しく、前記抵抗３１および３２の
抵抗値が互いに等しいとすればそれらを流れる電流も等
しくなる。
さて、前記トランジスタ２１．２２．２３．２４および
前記抵抗３１．３２を流れる電流をそれぞれ１２１．１
２２．１２３．１２４．１３１および１３２とすると次
式が成立する。
前記抵抗３１．３２を流れる電流をそれぞれ１２１．１
２２．１２３．１２４．１３１および１３２とすると次
式が成立する。
ｌｓ＋＝１３２（１）
１３１＝ １２１＋ １２３ （２）１３
２＝ １２２＋ １２４ （３）第（１）
式、第（２）式および第（３）式より１２４ ＝ ｌ
２１ ＋ ■２３−１２２−（４）となる。さらに、前
記トランジスタ２５および２６を流れる電流をそれぞれ
＋２５および１２６とし、出力端子２８に出力される電
流を１２８とすると次式が成立する。
２＝ １２２＋ １２４ （３）第（１）
式、第（２）式および第（３）式より１２４ ＝ ｌ
２１ ＋ ■２３−１２２−（４）となる。さらに、前
記トランジスタ２５および２６を流れる電流をそれぞれ
＋２５および１２６とし、出力端子２８に出力される電
流を１２８とすると次式が成立する。
１２６＝ １２５＝ １２４ （５）Ｌ２
Ｂ＝ １２Ｇ −１２３ＣＦｉ） 第（４）式、第（５）式および第（６）式より１２ａ＝
７２＋−１２２−一 、 （７）となり、
出力電流１２１１として差動トランジスタ対の両コレク
タ電流の差が出力される。
Ｂ＝ １２Ｇ −１２３ＣＦｉ） 第（４）式、第（５）式および第（６）式より１２ａ＝
７２＋−１２２−一 、 （７）となり、
出力電流１２１１として差動トランジスタ対の両コレク
タ電流の差が出力される。
ところで、抵抗３１および３２にかかる端子電圧は定電
圧発生手段３３の出力電圧からそれぞれトランジスタ２
３および２４のベース・エミッタ間電圧を減じた値であ
り、この値を小さく、例えば数１０ ｍ Ｖ程度になる
ように設定すれば、差動トランジスタ対の入力端子に入
力される電圧がきわめて微小な場合でも（例えばＯｖで
も）前記差動トランジスタ対は活性状態で動作すること
ができ、入力電圧の差に応じた出力電流を正しく出力で
きる。
圧発生手段３３の出力電圧からそれぞれトランジスタ２
３および２４のベース・エミッタ間電圧を減じた値であ
り、この値を小さく、例えば数１０ ｍ Ｖ程度になる
ように設定すれば、差動トランジスタ対の入力端子に入
力される電圧がきわめて微小な場合でも（例えばＯｖで
も）前記差動トランジスタ対は活性状態で動作すること
ができ、入力電圧の差に応じた出力電流を正しく出力で
きる。
さて、本実施例について具体的数値を上げさらに詳しく
説明する。いま、定電流源３６の電流すなわちトランジ
スタ３５のコレクタ電流を２４μＡ１抵抗３７の抵抗値
を２にΩ、ダイオード接続されたトランジスタ３８の順
方向電圧を０．６５Ｖとすると、定電圧発生手段３３の
出力電圧は０．６９８Ｖとなる。前記トランジスタ２３
および２４のベース・エミッタ間電圧を０．６５Ｖとす
ると、前記抵抗３１および３２の端子電圧は０．０４８
Ｖとなる。差動トランジスタ対の内入力端子１８および
１９の入力電圧がきわめて微小であるとするとトランジ
スタ２１および２２のエミッタ共通接続点の電位は、は
ぼベース・エミッタ間電圧的０．６５Ｖに等しい。した
がって、前記トランジスタ２１および２２のエミッタ・
コレクタ間電圧は約０ 、６０ Ｖとなり、前記トラン
ジスタ２１および２２のコレクタ電流が例えば約１０数
ｍＡ程度であれば十分動作することができ、前記内入力
端子１８および１９の入力電圧差に応じた電流をトラン
ジスタ２３および２４のエミッタ電流として梳すことが
できる。前に己トランジスタ２４のエミッタ電流はトラ
ンジスタ２５および２６からなるカレントミラー回路を
介してトランジスタ２６のコレクタ電流に変換される。
説明する。いま、定電流源３６の電流すなわちトランジ
スタ３５のコレクタ電流を２４μＡ１抵抗３７の抵抗値
を２にΩ、ダイオード接続されたトランジスタ３８の順
方向電圧を０．６５Ｖとすると、定電圧発生手段３３の
出力電圧は０．６９８Ｖとなる。前記トランジスタ２３
および２４のベース・エミッタ間電圧を０．６５Ｖとす
ると、前記抵抗３１および３２の端子電圧は０．０４８
Ｖとなる。差動トランジスタ対の内入力端子１８および
１９の入力電圧がきわめて微小であるとするとトランジ
スタ２１および２２のエミッタ共通接続点の電位は、は
ぼベース・エミッタ間電圧的０．６５Ｖに等しい。した
がって、前記トランジスタ２１および２２のエミッタ・
コレクタ間電圧は約０ 、６０ Ｖとなり、前記トラン
ジスタ２１および２２のコレクタ電流が例えば約１０数
ｍＡ程度であれば十分動作することができ、前記内入力
端子１８および１９の入力電圧差に応じた電流をトラン
ジスタ２３および２４のエミッタ電流として梳すことが
できる。前に己トランジスタ２４のエミッタ電流はトラ
ンジスタ２５および２６からなるカレントミラー回路を
介してトランジスタ２６のコレクタ電流に変換される。
そして、前記トラ “ンジスタ２３のコレクタ電流
と前記トランジスタ２６のコレクタ電流の減算結果を出
力端子２８から取り出すことができる。すなわち、内入
力端子１８および１９の入力電圧が極めて微小であって
も出力端子２８に正しく出力電流が出力される。
と前記トランジスタ２６のコレクタ電流の減算結果を出
力端子２８から取り出すことができる。すなわち、内入
力端子１８および１９の入力電圧が極めて微小であって
も出力端子２８に正しく出力電流が出力される。
ところで、さらにいま、差動トランジスタ対への給電手
段すなわちトランジスタ２０のコレクタ電流が３２μＡ
に設定され、内入力端子１８および１９に互いに等しい
電圧が入力されたとするとトランジスタ２１および２２
のコレクタ電流は等しく１６μＡとなる。抵抗３１およ
び３２の端子電圧は前述したように０．０４８Ｖとし、
その抵抗値は共に１．２にΩとするとそれぞれに流れる
電流は４０μＡとなる。したがって、トランジスタ２３
および２４を流れる電流はそれぞれ２４μＡとなり、ダ
イオード接続されたトランジスタ３８に流れる電流と等
しくすることができる。上記または上２、と間等に回路
定数を選定することにより、トランジスタ３８とトラン
ジスタ２３および２４のベース・エミッタ間電圧を両入
力電圧が等しい時にほぼ同電圧にすることができ、それ
により差動トランジスタ対を構成するトランジスタ２１
および２２のエミッタ・コレクタ間電圧がほぼ等しくな
るため、差動増幅器として入力オフセット電圧をきわめ
て小さくでき、周囲温度の変化に対しても、また、電源
電圧の変動に対しても安定な動作ができる。
段すなわちトランジスタ２０のコレクタ電流が３２μＡ
に設定され、内入力端子１８および１９に互いに等しい
電圧が入力されたとするとトランジスタ２１および２２
のコレクタ電流は等しく１６μＡとなる。抵抗３１およ
び３２の端子電圧は前述したように０．０４８Ｖとし、
その抵抗値は共に１．２にΩとするとそれぞれに流れる
電流は４０μＡとなる。したがって、トランジスタ２３
および２４を流れる電流はそれぞれ２４μＡとなり、ダ
イオード接続されたトランジスタ３８に流れる電流と等
しくすることができる。上記または上２、と間等に回路
定数を選定することにより、トランジスタ３８とトラン
ジスタ２３および２４のベース・エミッタ間電圧を両入
力電圧が等しい時にほぼ同電圧にすることができ、それ
により差動トランジスタ対を構成するトランジスタ２１
および２２のエミッタ・コレクタ間電圧がほぼ等しくな
るため、差動増幅器として入力オフセット電圧をきわめ
て小さくでき、周囲温度の変化に対しても、また、電源
電圧の変動に対しても安定な動作ができる。
また、本実施例のような構成であれば電源電圧が１ｖで
も動作可能である。すなわち、電源電圧の低下に対する
動作限界電圧は、トランジスタ３５のエミッタ・コレク
タ間、抵抗３７．ダイオード接続されたトランジスタ３
８のコレクタ・エミ・ツタ間径路またはダイオード接続
されたトランジスタ２５のエミッタ・コレクタ間、トラ
ンジスタ２４のコレクタ・エミッタ間、抵抗３２径路の
動作限界電圧で決まる。例えば、前記トランジスタ２４
および３５が活性状態で動作するのに必要最小なエミ・
ツタ・コレクタ間電圧を０．２Ｖ、そして、前記トラン
ジスタ２５および３８のエミッタ・コレクタ間電圧を０
．６５Ｖ、また、前記抵抗３２および３７での電圧降下
を０．０４８Ｖとすると、動作限界電圧は約０．９Ｖと
なり】Ｖでも十分動作可能となる。
も動作可能である。すなわち、電源電圧の低下に対する
動作限界電圧は、トランジスタ３５のエミッタ・コレク
タ間、抵抗３７．ダイオード接続されたトランジスタ３
８のコレクタ・エミ・ツタ間径路またはダイオード接続
されたトランジスタ２５のエミッタ・コレクタ間、トラ
ンジスタ２４のコレクタ・エミッタ間、抵抗３２径路の
動作限界電圧で決まる。例えば、前記トランジスタ２４
および３５が活性状態で動作するのに必要最小なエミ・
ツタ・コレクタ間電圧を０．２Ｖ、そして、前記トラン
ジスタ２５および３８のエミッタ・コレクタ間電圧を０
．６５Ｖ、また、前記抵抗３２および３７での電圧降下
を０．０４８Ｖとすると、動作限界電圧は約０．９Ｖと
なり】Ｖでも十分動作可能となる。
なお、本実施例において、それぞれのトランジス々を相
補型トランジスタで構成してもよいことは言うまでもな
い。
補型トランジスタで構成してもよいことは言うまでもな
い。
発明の効果
以上のように本発明は各々のベースが入力端子に接続さ
れ、その入力電圧の差に応じて給電手段からの電流を撮
り分ける第１および第２のトランジスタからなる差動ト
ランジスタ対と、前記第１のトランジスタの出力に接続
された第１の抵抗と、前記第２のトランジスタの出力に
接続された第２の抵抗と、前記第１の抵抗をエミッタに
接続した第３のトランジスタと、前記ｔｆ％２の抵抗を
エミッタに接続した第４のトランジスタと、前記第３お
よび第４のトランジスタのベースを共に定電圧に保つ定
電圧発生手段と、前記第３のトランジスタに流れる電流
と前記第４のトランジスタに流れる７Ｒ流の差を出力す
る電流減算手段とを備え、前記電流減算手段の出力を出
力端子に接続することにより、電源電圧が】■というき
わめて低電圧でも動作し、また、入力電圧がきわめて微
小でも動作可能であり、しかも入力オフセット電圧がき
わめて小さな差動増幅器を実現できる。
れ、その入力電圧の差に応じて給電手段からの電流を撮
り分ける第１および第２のトランジスタからなる差動ト
ランジスタ対と、前記第１のトランジスタの出力に接続
された第１の抵抗と、前記第２のトランジスタの出力に
接続された第２の抵抗と、前記第１の抵抗をエミッタに
接続した第３のトランジスタと、前記ｔｆ％２の抵抗を
エミッタに接続した第４のトランジスタと、前記第３お
よび第４のトランジスタのベースを共に定電圧に保つ定
電圧発生手段と、前記第３のトランジスタに流れる電流
と前記第４のトランジスタに流れる７Ｒ流の差を出力す
る電流減算手段とを備え、前記電流減算手段の出力を出
力端子に接続することにより、電源電圧が】■というき
わめて低電圧でも動作し、また、入力電圧がきわめて微
小でも動作可能であり、しかも入力オフセット電圧がき
わめて小さな差動増幅器を実現できる。
第１図は本発明の一実施例における差動増幅器の回路結
線図、第２図は従来の差動増幅器の回路結線図である。 １８．１９・・・・・・入力端子、２０・・・・・・給
電手段、２１・・・・・・第１のトランジスタ、２２・
・・・・・第２のトランジスタ、２３・・・・・・第３
のトランジスタ、２４・・・・・・第４のトランジスタ
、２７・・・・・・電流減算手段、２８・・・・・・出
力端子、３１・・・・・・第１の抵抗、３２・・・・・
・第２の抵抗、３３・・・・・・定電圧発生手段。 代理人の氏名 弁理士 中尾敏男 ほか】名ｔａ、 ｒ
ｑ−一人７７１ｊｌｉ壬 ２０−−カｔ 季 段 ？！−・・第１のトランジスタ ２２・・−喜２のトランジスタ ２３−第３のトランジスタ 第４−寮４のトランジスタ ２７−・電、箆、戚！手ｌ又 ２８−、、忠７７堝う ３１−”４１の池戊 ｎ−・第２の抵抗 第２図
線図、第２図は従来の差動増幅器の回路結線図である。 １８．１９・・・・・・入力端子、２０・・・・・・給
電手段、２１・・・・・・第１のトランジスタ、２２・
・・・・・第２のトランジスタ、２３・・・・・・第３
のトランジスタ、２４・・・・・・第４のトランジスタ
、２７・・・・・・電流減算手段、２８・・・・・・出
力端子、３１・・・・・・第１の抵抗、３２・・・・・
・第２の抵抗、３３・・・・・・定電圧発生手段。 代理人の氏名 弁理士 中尾敏男 ほか】名ｔａ、 ｒ
ｑ−一人７７１ｊｌｉ壬 ２０−−カｔ 季 段 ？！−・・第１のトランジスタ ２２・・−喜２のトランジスタ ２３−第３のトランジスタ 第４−寮４のトランジスタ ２７−・電、箆、戚！手ｌ又 ２８−、、忠７７堝う ３１−”４１の池戊 ｎ−・第２の抵抗 第２図
Claims (3)
- （１）各々のベースが入力端子に接続され、その入力電
圧の差に応じて給電手段からの電流を振り分ける第１お
よび第２のトランジスタからなる差動トランジスタ対と
、前記第１のトランジスタの出力に接続された第１の抵
抗と、前記第２のトランジスタの出力に接続された第２
の抵抗と、前記第１の抵抗をエミッタに接続した第３の
トランジスタと、前記第２の抵抗をエミッタに接続した
第４のトランジスタと、前記第３および第４のトランジ
スタのベースを共に定電圧に保つ定電圧発生手段と、前
記第３のトランジスタに流れる電流と前記第４のトラン
ジスタに流れる電流の差を出力する電流減算手段とを備
え、前記電流減算手段の出力を出力端子に接続してなる
差動増幅器。 - （２）定電圧発生手段の電圧を、定電流源からの電流を
抵抗とダイオードの直列回路に供給することにより、そ
の直列回路の電圧降下として得た特許請求の範囲第１項
記載の差動増幅器。 - （３）第１の抵抗と第２の抵抗の値を等しく設定した特
許請求の範囲第１項または第２項記載の差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233524A JPS6387811A (ja) | 1986-10-01 | 1986-10-01 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61233524A JPS6387811A (ja) | 1986-10-01 | 1986-10-01 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6387811A true JPS6387811A (ja) | 1988-04-19 |
Family
ID=16956388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61233524A Pending JPS6387811A (ja) | 1986-10-01 | 1986-10-01 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6387811A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0415620A2 (en) * | 1989-08-31 | 1991-03-06 | Delco Electronics Corporation | Electrical circuit |
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59134910A (ja) * | 1983-01-21 | 1984-08-02 | Toshiba Corp | 増幅回路 |
-
1986
- 1986-10-01 JP JP61233524A patent/JPS6387811A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59134910A (ja) * | 1983-01-21 | 1984-08-02 | Toshiba Corp | 増幅回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0415620A2 (en) * | 1989-08-31 | 1991-03-06 | Delco Electronics Corporation | Electrical circuit |
| JP2006295374A (ja) * | 2005-04-07 | 2006-10-26 | Sony Corp | 増幅回路、電圧電流変換回路および送信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6142965B2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS6387811A (ja) | 差動増幅器 | |
| US4274058A (en) | Amplifier with separate AC and DC feedback loops | |
| JPS61296806A (ja) | 差動増幅器 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| US4933578A (en) | Voltage follower circuit | |
| JPH06177718A (ja) | エミツタ結合論理回路 | |
| JPS61105917A (ja) | 低電圧用バツフア回路 | |
| JP3058998B2 (ja) | 半導体集積回路装置 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JP2858755B2 (ja) | 増幅回路 | |
| JPH0345568B2 (ja) | ||
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH0426245B2 (ja) | ||
| JPS6252489B2 (ja) | ||
| JPH05121971A (ja) | 差動増幅器 | |
| JPS604613B2 (ja) | 差動増幅器 | |
| JPH0363847B2 (ja) | ||
| JPH0244407B2 (ja) | Shusekikairo | |
| JPS61116412A (ja) | 差動増幅器 | |
| JPH0752814B2 (ja) | プツシユプル増幅回路 | |
| JPH0584683B2 (ja) |