JP2006295374A - 増幅回路、電圧電流変換回路および送信装置 - Google Patents
増幅回路、電圧電流変換回路および送信装置 Download PDFInfo
- Publication number
- JP2006295374A JP2006295374A JP2005110827A JP2005110827A JP2006295374A JP 2006295374 A JP2006295374 A JP 2006295374A JP 2005110827 A JP2005110827 A JP 2005110827A JP 2005110827 A JP2005110827 A JP 2005110827A JP 2006295374 A JP2006295374 A JP 2006295374A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- node
- current
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】低電圧で動作可能な増幅回路とこれを用いて構成される電圧電流変換回路、および、低電圧化に適した送信装置を提供する。
【解決手段】ノードＮ１，Ｎ２の電圧がほぼ一定の電圧（電圧Ｖ１＋ｐ型ＭＯＳトランジスタのしきい値Ｖｔｈ）となるようにｐ型ＭＯＳトランジスタ１０５，１０６のインピーダンスが変化する。このインピーダンス変化によって、ｐ型ＭＯＳトランジスタ１０５，１０６の電流Ｉ１，Ｉ２は、差動電流出力回路２０１の出力電流Ｉ３，Ｉ４に応じた電流差を持つ。この電流Ｉ１，Ｉ２がカレントミラー回路２０２に入力されることにより、ノードＮ４から電流Ｉ３，Ｉ４の電流差に応じた電流が出力され、ｐ型ＭＯＳトランジスタ１０９のゲートに供給される。
【選択図】 図４
【解決手段】ノードＮ１，Ｎ２の電圧がほぼ一定の電圧（電圧Ｖ１＋ｐ型ＭＯＳトランジスタのしきい値Ｖｔｈ）となるようにｐ型ＭＯＳトランジスタ１０５，１０６のインピーダンスが変化する。このインピーダンス変化によって、ｐ型ＭＯＳトランジスタ１０５，１０６の電流Ｉ１，Ｉ２は、差動電流出力回路２０１の出力電流Ｉ３，Ｉ４に応じた電流差を持つ。この電流Ｉ１，Ｉ２がカレントミラー回路２０２に入力されることにより、ノードＮ４から電流Ｉ３，Ｉ４の電流差に応じた電流が出力され、ｐ型ＭＯＳトランジスタ１０９のゲートに供給される。
【選択図】 図４
Description
本発明は、増幅回路とこれを有する電圧電流変換回路ならびに送信装置に係り、例えば、送信装置のミキサ部において変調信号の電圧電流変換を行う回路とこれに用いる増幅回路に関するものである。
携帯電話機などの通信端末は、電池寿命の長時間化と小型化を図ることが求められており、その実現のため、通信端末に搭載されるトランシーバＩＣには低電圧動作が求められている。また、通信の高速化を図るため、振幅変調成分を有するより複雑な変調方式が導入されつつあり、送信装置の変調器には低歪かつ低ノイズでありながら低消費電力で動作することが要求されている。
携帯電話機における送信装置の変調方式には、フエージング、周波数の有効利用等の観点から、直交位相変調が採用されることが多い。一般に直交位相変調では、局部発振器で生成した発振信号を２分の１に分周することにより、互いに位相が直交した２つの発振信号を生成し、その各々の発振信号に変調信号を乗じて足し合わせることにより、変調結果が得られる。
下記の特許文献１には、この直交位相変調に用いられる乗算器が記載されている。
下記の特許文献１には、この直交位相変調に用いられる乗算器が記載されている。
送信信号の変調の際に行われる信号同士の乗算には、例えば上記の特許文献１に示すように、ギルバート型と称される乗算回路を用いることがある。ギルバート型の乗算回路では、２つのトランジスタ対の各ベース間に入力される差動電圧と、この２つのトランジスタ対の共通エミッタに入力される差動電流との乗算結果が、これらのトランジスタ対のコレクタより差動電流として得られる。
ギルバート型の乗算回路を用いて送信信号の変調を行う場合、乗算回路に供給する差動電流を生成するため、電圧信号を電流信号に変換する電圧電流変換回路が必要になる。
ギルバート型の乗算回路を用いて送信信号の変調を行う場合、乗算回路に供給する差動電流を生成するため、電圧信号を電流信号に変換する電圧電流変換回路が必要になる。
電圧電流変換回路には、例えば、ゲイン１の電圧増幅器の入出力間に抵抗を介して入力電圧を印加する構成のものがある。すなわち、ゲイン１の電圧増幅器は入力と出力の電圧が等しいため、入出力間に抵抗を介して入力電圧を印加すると、抵抗には入力電圧に比例した電流が流れる。このとき抵抗に流れる電流は、電圧増幅器の出力段のトランジスタに流れる電流と等しくなる。そのため、出力段のトランジスタから入力電圧に比例した電流を取り出すことができる。
ゲイン１の電圧増幅器は、一般に、電圧ゲインが非常に高いＯＰアンプ（演算増幅器）の出力を片方の入力に負帰還することによって構成される。高い電圧ゲインを得るため、ＯＰアンプの初段には、電圧増幅作用を持った差動増幅回路が設けられる。
電圧増幅作用を持った差動増幅回路は、例えば、共通エミッタに一定の電流が供給されるトランジスタ対と、このトランジスタ対の一方のコレクタに流れる電流を他方のコレクタに折り返すカレントミラー回路によって構成される。
ところが、このような電圧増幅作用を持った差動増幅回路では、カレントミラー回路を構成するトランジスタのしきい値を確保するため、カレントミラー回路に接続されるトランジスタ対のコレクタ電圧が制限されている。そのため、電源の低電圧化を進めた場合、このコレクタ電圧の制限によって信号振幅が制限されてしまうという不都合が生じる。また、低電圧化によってトランジスタ対のコレクタ−エミッタ間の電圧が飽和電圧（約０．３Ｖ）より小さくなると、トランジスタが飽和領域において正常に動作できなくなるため、差動増幅回路として働かなくなってしまう。
本発明はかかる事情に鑑みてなされたものであり、その目的は、低電圧で動作可能な増幅回路とこれを用いて構成される電圧電流変換回路、ならびに、低電圧化に適した送信装置を提供することにある。
本発明の第１の観点に係る増幅回路は、入力される差動電圧に応じた差動電流を出力する差動電流出力回路と、上記差動電流の一方の電流が出力される第１のノードと第１の電圧の供給線との間に接続される第１の抵抗と、上記差動電流の他方の電流が出力される第２のノードと上記第１の電圧の供給線との間に接続される第２の抵抗と、第３のノードと第２の電圧の供給線との間に流れる第１の電流と、第４のノードと上記第２の電圧の供給線との間に流れる第２の電流とが等しくなるように、当該第２の電流を制御するカレントミラー回路と、上記第１のノードの電圧と、上記第１の電圧および上記第２の電圧の間の所定の電圧との電圧差が小さくなるように、上記第１のノードと上記第３のノードとの間のインピーダンスを変化させる第１の可変インピーダンス回路と、上記第２のノードの電圧と上記所定の電圧との電圧差が小さくなるように、上記第２のノードと上記第４のノードとの間のインピーダンスを変化させる第２の可変インピーダンス回路とを有する。
本発明の第２の観点に係る電圧電流変換回路は、第１の入力ノードと第１の出力ノードとの電圧差に応じた差動電流を出力する差動電流出力回路と、上記差動電流の一方の電流が出力される第１のノードと第１の電圧の供給線との間に接続される第１の抵抗と、上記差動電流の他方の電流が出力される第２のノードと上記第１の電圧の供給線との間に接続される第２の抵抗と、第３のノードと第２の電圧の供給線との間に流れる第１の電流と、第４のノードと上記第２の電圧の供給線との間に流れる第２の電流とが等しくなるように、当該第２の電流を制御するカレントミラー回路と、上記第１のノードの電圧と、上記第１の電圧および上記第２の電圧の間の所定の電圧との差が小さくなるように、上記第１のノードと上記第３のノードとの間のインピーダンスを変化させる第１の可変インピーダンス回路と、上記第２のノードの電圧と上記所定の電圧との差が小さくなるように、上記第２のノードと上記第４のノードとの間のインピーダンスを変化させる第２の可変インピーダンス回路と、上記第４のノードの電圧に応じた電圧を上記第１の出力ノードから出力する電圧フォロワ回路と、一方の端子が上記第１の出力ノードに接続され、他方の端子が第２の入力ノードに接続された第３の抵抗とを有する。上記電圧フォロワ回路は、上記第４のノードと上記第１の出力ノードとの電圧差に応じて、上記第１の出力ノードと第２の出力ノードとの間に流れる電流を制御する電流制御回路を含む。この電圧電流変換回路は、上記第１の入力ノードおよび上記第２の入力ノードに入力される差動電圧に応じた電流を上記第２の出力ノードから出力する。
本発明の第３の観点に係る送信装置は、所定の周波数を有する第１の信号と第１の変調信号とを混合する第１のミキサ部と、上記第１の信号に直交する第２の信号と第２の変調信号とを混合する第２のミキサ部と、上記第１のミキサ部および第２のミキサ部でそれぞれ混合された信号を加算する加算部と、上記加算部の出力信号を増幅する増幅部とを有する。上記第１のミキサ部および上記第２のミキサ部は、上記第１の変調信号若しくは上記第２の変調信号としての第１の差動電圧を電流に変換する第１の電圧電流変換回路と、上記第１の差動電圧と逆相の差動電圧を電流に変換する第２の電圧電流変換回路と、上記第１の電圧電流変換回路の出力電流と上記第２の電圧電流変換回路の出力電流とが対をなした第１の差動電流と、上記第１の信号若しくは上記第２の信号としての第２の差動電圧とを乗算する乗算回路とを有する。上記第１の電圧電流変換回路および上記第２の電圧電流変換回路は、上記第２の観点の電圧電流変換回路をそれぞれ含む。
上記本発明によると、上記第１のノードの電圧と上記所定の電圧との電圧差が小さくなるように、上記第１のノードと上記第３のノードとの間のインピーダンスが変化する。また、上記第２のノードの電圧と上記所定の電圧との電圧差が小さくなるように、上記第２のノードと上記第４のノードとの間のインピーダンスが変化する。
また、このインピーダンスの変化によって、上記第１の電流および上記第２の電流は、上記差動電流出力回路から出力される差動電流に応じた電流差を持つ。上記第４のノードからは、この電流差に応じた電圧が出力される。
これにより、上記第４のノードから出力される電圧は、上記入力の差動電圧を増幅した電圧となる。また、上記第１のノードおよび上記第２のノードの電圧は、上記所定の電圧との電圧差が小さくなるように制御される。
また、このインピーダンスの変化によって、上記第１の電流および上記第２の電流は、上記差動電流出力回路から出力される差動電流に応じた電流差を持つ。上記第４のノードからは、この電流差に応じた電圧が出力される。
これにより、上記第４のノードから出力される電圧は、上記入力の差動電圧を増幅した電圧となる。また、上記第１のノードおよび上記第２のノードの電圧は、上記所定の電圧との電圧差が小さくなるように制御される。
上記本発明において、上記第１の可変インピーダンス回路は、上記第１のノードと上記第３のノードとの間に接続され、制御端子に一定のバイアス電圧が入力されるｐ型の第１のトランジスタを含んでも良い。上記第２の可変インピーダンス回路は、上記第２のノードと上記第４のノードとの間に接続され、制御端子に上記一定のバイアス電圧が入力されるｐ型の第２のトランジスタを含んでも良い。上記カレントミラー回路は、上記第１の電流に応じたバイアス電圧を発生するｎ型の第３のトランジスタと、上記第３のトランジスタのバイアス電圧に応じた上記第２の電流を出力するｎ型の第４のトランジスタとを含んでも良い。
本発明によれば、差動電流出力回路の出力ノードの電圧がトランジスタのしきい値等によって固定的に決まる場合に比べて、低い電源電圧での動作が可能になる。
以下、本発明を実施形態について、図面を参照して説明する。
図１は、例えば携帯電話機のトランシーバＩＣなどに適用される本実施形態に係る送信装置の構成の一例を示す図である。
図１に示す送信装置は、ローカル発振器１１と、シングル−差動変換回路１２と、分周回路１３と、乗算回路１６および１７と、電圧電流変換部１４および１５と、加算回路１８と、制御電圧発生回路１９と、可変利得回路２０，２１，２２と、ドライブ回路２３とを有する。
図１に示す送信装置は、ローカル発振器１１と、シングル−差動変換回路１２と、分周回路１３と、乗算回路１６および１７と、電圧電流変換部１４および１５と、加算回路１８と、制御電圧発生回路１９と、可変利得回路２０，２１，２２と、ドライブ回路２３とを有する。
図１に示す送信装置の構成要素と本発明の構成要素との対応関係は次の通りである。
乗算回路１６および電圧電流変換部１４を含む回路は、本発明の第１のミキサ部の一実施形態である。
乗算回路１７および電圧電流変換部１５を含む回路は、本発明の第２のミキサ部の一実施形態である。
乗算回路１６および１７は、それぞれ、本発明の乗算回路の一実施形態である。
加算回路１８は、本発明の加算部の一実施形態である。
可変利得回路２０，２１，２２およびドライブ回路２４を含む回路は、本発明の増幅部の一実施形態である。
乗算回路１６および電圧電流変換部１４を含む回路は、本発明の第１のミキサ部の一実施形態である。
乗算回路１７および電圧電流変換部１５を含む回路は、本発明の第２のミキサ部の一実施形態である。
乗算回路１６および１７は、それぞれ、本発明の乗算回路の一実施形態である。
加算回路１８は、本発明の加算部の一実施形態である。
可変利得回路２０，２１，２２およびドライブ回路２４を含む回路は、本発明の増幅部の一実施形態である。
ローカル発振器１１は、所定の周波数、例えば２ＧＨｚのローカル発振信号ＬＯを発生する。
シングル−差動変換回路１２は、ローカル発振器１１において発生したローカル発振信号ＬＯを、グランド電位ＧＮＤが基準となる単一の信号から差動信号に変換する。
分周回路１３は、差動信号に変換されたローカル発振信号を２分の１に分周し、互いに９０°の位相差を有したＩ成分のローカル信号ＬＯ＿ＩおよびＱ成分のローカル信号ＬＯ＿Ｑを生成する。例えば、ローカル発振信号ＬＯが２ＧＨｚであれば、これを２分の１に分周することによって、各々１ＧＨｚのローカル信号ＬＯ＿ＩおよびＬＯ＿Ｑを生成する。
電圧電流変換部１４は、差動電圧として供給されるＩ成分の変調信号ＶＭＯＤ＿Ｉを、差動電流としての変調信号ＩＭＯＤ＿Ｉに変換する。
電圧電流変換部１５は、差動電圧として供給されるＱ成分の変調信号ＶＭＯＤ＿Ｑを、差動電流としての変調信号ＩＭＯＤ＿Ｑに変換する。
電圧電流変換部１５は、差動電圧として供給されるＱ成分の変調信号ＶＭＯＤ＿Ｑを、差動電流としての変調信号ＩＭＯＤ＿Ｑに変換する。
乗算回路１６は、電圧電流変換部１４から差動電流として供給されるＩ成分の変調信号ＩＭＯＤ＿Ｉと、分周回路１３から出力されるＩ成分のローカル信号ＬＯ＿Ｉとを掛け合わせて、Ｉ成分のローカル変調信号Ｉ＿ＭＩＸを生成する。
乗算回路１７は、電圧電流変換部１５から差動電流として供給されるＱ成分の変調信号ＩＭＯＤ＿Ｑと、分周回路１３から出力されるＱ成分のローカル信号ＬＯ＿Ｉとを掛け合わせて、Ｑ成分のローカル変調信号Ｑ＿ＭＩＸを生成する。
乗算回路１７は、電圧電流変換部１５から差動電流として供給されるＱ成分の変調信号ＩＭＯＤ＿Ｑと、分周回路１３から出力されるＱ成分のローカル信号ＬＯ＿Ｉとを掛け合わせて、Ｑ成分のローカル変調信号Ｑ＿ＭＩＸを生成する。
図２は、乗算回路１６の構成の一例を示す図である。特に図示しないが、乗算回路１７も例えばこれと同様な構成を有する。
図２に示す乗算回路１６は、ｎｐｎトランジスタ５０，５１，５２，５３と、ｎ型ＭＯＳトランジスタ５５，５６，５７，５８と、抵抗５４，５９とを有する。
図２に示す乗算回路１６は、ｎｐｎトランジスタ５０，５１，５２，５３と、ｎ型ＭＯＳトランジスタ５５，５６，５７，５８と、抵抗５４，５９とを有する。
ｎｐｎトランジスタ５０および５１は、互いのエミッタが共通接続されたトランジスタ対を構成する。ｎｐｎトランジスタ５０および５１のベース間には、差動電圧としてローカル信号ＬＯ＿Ｉが入力される。
ｎ型ＭＯＳトランジスタ５５および５６は、カレントミラー回路を構成する。ｎ型ＭＯＳトランジスタ５５および５６のゲートは互いに接続され、そのソースはグランド電位ＧＮＤの供給線（以降、ＧＮＤ線と表記する）に接続される。ｎ型ＭＯＳトランジスタ５６のコレクタは自身のゲートに接続されており、差動電流として変調信号ＩＭＯＤ＿Ｉを構成する２つの電流の一方（ＩＭＯＤ１）が入力される。ｎ型ＭＯＳトランジスタ５５のコレクタは、ｎｐｎトランジスタ５０および５１の共通エミッタに接続されており、これに電流ＩＭＯＤ１と同じ電流を供給する。
ｎ型ＭＯＳトランジスタ５５および５６は、カレントミラー回路を構成する。ｎ型ＭＯＳトランジスタ５５および５６のゲートは互いに接続され、そのソースはグランド電位ＧＮＤの供給線（以降、ＧＮＤ線と表記する）に接続される。ｎ型ＭＯＳトランジスタ５６のコレクタは自身のゲートに接続されており、差動電流として変調信号ＩＭＯＤ＿Ｉを構成する２つの電流の一方（ＩＭＯＤ１）が入力される。ｎ型ＭＯＳトランジスタ５５のコレクタは、ｎｐｎトランジスタ５０および５１の共通エミッタに接続されており、これに電流ＩＭＯＤ１と同じ電流を供給する。
ｎｐｎトランジスタ５２および５３は、互いのエミッタが共通接続されたトランジスタ対を構成する。ｎｐｎトランジスタ５２および５３のベース間には、差動電圧としてローカル信号ＬＯ＿Ｉが入力される。ｎｐｎトランジスタ５２のベースはｎｐｎトランジスタ５１のベースに接続され、ｎｐｎトランジスタ５３のベースはｎｐｎトランジスタ５０のベースに接続される。
ｎ型ＭＯＳトランジスタ５７および５８は、カレントミラー回路を構成する。ｎ型ＭＯＳトランジスタ５７および５８のゲートは互いに接続され、そのソースはＧＮＤ線に接続される。ｎ型ＭＯＳトランジスタ５８のコレクタは自身のゲートに接続されており、差動電流として変調信号ＩＭＯＤ＿Ｉを構成する２つの電流の一方（ＩＭＯＤ２）が入力される。ｎ型ＭＯＳトランジスタ５７のコレクタは、ｎｐｎトランジスタ５２および５３の共通エミッタに接続されており、これに電流ＩＭＯＤ２と同じ電流を供給する。
ｎ型ＭＯＳトランジスタ５７および５８は、カレントミラー回路を構成する。ｎ型ＭＯＳトランジスタ５７および５８のゲートは互いに接続され、そのソースはＧＮＤ線に接続される。ｎ型ＭＯＳトランジスタ５８のコレクタは自身のゲートに接続されており、差動電流として変調信号ＩＭＯＤ＿Ｉを構成する２つの電流の一方（ＩＭＯＤ２）が入力される。ｎ型ＭＯＳトランジスタ５７のコレクタは、ｎｐｎトランジスタ５２および５３の共通エミッタに接続されており、これに電流ＩＭＯＤ２と同じ電流を供給する。
ｎｐｎトランジスタ５０および５２のコレクタは互いに接続されており、この接続点と電源電圧ＶＣＣの供給線（以降、ＶＣＣ線と表記する）との間に抵抗５４が接続される。また、ｎｐｎトランジスタ５１および５３のコレクタは互いに接続されており、この接続点とＶＣＣ線との間に抵抗５４が接続される。
上述した構成によると、ｎ型ＭＯＳトランジスタ５５および５６のカレントミラー回路によって折り返された電流ＩＭＯＤ１は、ｎｐｎトランジスタ５０および５１の共通エミッタに供給され、ローカル信号ＬＯ＿Ｉに応じた割合でｎｐｎトランジスタ５０および５１の各々に分流する。同様に、ｎ型ＭＯＳトランジスタ５７および５８のカレントミラー回路によって折り返された電流ＩＭＯＤ２は、ｎｐｎトランジスタ５２および５３の共通エミッタに供給され、ローカル信号ＬＯ＿Ｉに応じた割合でｎｐｎトランジスタ５２および５３の各々に分流する。そして、ｎｐｎトランジスタ５０および５２のコレクタ電流が合成されるとともに、ｎｐｎトランジスタ５１および５３のコレクタ電流が合成されることにより、差動電流が生成される。この差動電流は、変調信号ＩＭＯＤ＿Ｉとローカル信号ＬＯ＿Ｉとを掛け合わせた値にほぼ比例する。この差動電流が抵抗５４および５９に流れることにより、差動電圧としてのローカル変調信号Ｉ＿ＭＩＸが生成される。
以上が、乗算回路１６、１７の説明である。
以上が、乗算回路１６、１７の説明である。
加算回路１８は、乗算回路１６において生成されるローカル変調信号Ｉ＿ＭＩＸと、乗算回路１７において生成されるローカル変調信号Ｑ＿ＭＩＸとを加算し、直交変調信号ＭＩＸとして出力する。
可変利得回路２０，２１，２２は、互いに縦続接続されており、各々が入力信号を増幅して出力する。可変利得回路２０，２１，２２の縦続接続回路によって直交変調信号ＭＩＸが増幅される。この増幅の利得は、制御電圧発生回路１９において発生する制御電圧ＶＣに応じて制御される。
ドライブ回路２３は、縦続接続された可変利得回路２０，２１，２２の終段より出力される信号を更に増幅し、アンテナ等の負荷２４に出力する。
制御電圧発生回路１９は、可変利得回路２０，２１，２２に供給する制御電圧ＶＣを発生する。
ここで、上述した構成を有する図１に示す通信装置の動作を説明する。
ローカル発振器１１において発生したローカル発振信号ＬＯは、シングル−差動変換器１２において差動信号に変換された後、分周回路１３において２分の１に分周されて、Ｉ成分のローカル信号ＬＯ＿ＩおよびＱ成分のローカル信号ＬＯ＿Ｑに変換される。乗算回路１６では、Ｉ成分のローカル信号ＬＯ＿Ｉと、電圧電流変換部１４において差動電圧から差動電流に変換された変調信号ＩＭＯＤ＿Ｉとが掛け合わされて、ローカル変調信号Ｉ＿ＭＩＸが生成される。乗算回路１７では、Ｑ成分のローカル信号ＬＯ＿Ｑと、電圧電流変換部１５において差動電圧から差動電流に変換された変調信号ＩＭＯＤ＿Ｑとが掛け合わされて、ローカル変調信号Ｑ＿ＭＩＸが生成される。このローカル変調信号Ｉ＿ＭＩＸおよびＱ＿ＭＩＸが加算回路１８において加算されることにより、直交変調信号ＭＩＸが生成される。直交変調信号ＭＩＸは、縦続された可変利得回路２０，２１，２２によって、制御電圧発生回路１９の制御電圧ＶＣに応じた利得で増幅され、更にドライブ回路２３において増幅された後、送信信号としてアンテナ等の負荷２４に供給される。
ローカル発振器１１において発生したローカル発振信号ＬＯは、シングル−差動変換器１２において差動信号に変換された後、分周回路１３において２分の１に分周されて、Ｉ成分のローカル信号ＬＯ＿ＩおよびＱ成分のローカル信号ＬＯ＿Ｑに変換される。乗算回路１６では、Ｉ成分のローカル信号ＬＯ＿Ｉと、電圧電流変換部１４において差動電圧から差動電流に変換された変調信号ＩＭＯＤ＿Ｉとが掛け合わされて、ローカル変調信号Ｉ＿ＭＩＸが生成される。乗算回路１７では、Ｑ成分のローカル信号ＬＯ＿Ｑと、電圧電流変換部１５において差動電圧から差動電流に変換された変調信号ＩＭＯＤ＿Ｑとが掛け合わされて、ローカル変調信号Ｑ＿ＭＩＸが生成される。このローカル変調信号Ｉ＿ＭＩＸおよびＱ＿ＭＩＸが加算回路１８において加算されることにより、直交変調信号ＭＩＸが生成される。直交変調信号ＭＩＸは、縦続された可変利得回路２０，２１，２２によって、制御電圧発生回路１９の制御電圧ＶＣに応じた利得で増幅され、更にドライブ回路２３において増幅された後、送信信号としてアンテナ等の負荷２４に供給される。
次に、電圧電流変換部１４，１５の詳細な構成について説明する。
図３は、電圧電流変換部１４の構成の一例を示す図である。特に図示しないが、電圧電流変換部１５も例えばこれと同様な構成を有する。
図３に示す電圧電流変換部１４は、第１の電圧電流変換回路２５−１と、第２の電圧電流変換回路２５−２とを有する。
第１の電圧電流変換回路２５−１は、本発明の第１の電圧電流変換回路の一実施形態である。
第２の電圧電流変換回路２５−２は、本発明の第２の電圧電流変換回路の一実施形態である。
図３に示す電圧電流変換部１４は、第１の電圧電流変換回路２５−１と、第２の電圧電流変換回路２５−２とを有する。
第１の電圧電流変換回路２５−１は、本発明の第１の電圧電流変換回路の一実施形態である。
第２の電圧電流変換回路２５−２は、本発明の第２の電圧電流変換回路の一実施形態である。
第１の電圧電流変換回路２５−１は、差動電圧としての変調信号ＶＭＯＤ＿Ｉを端子ＩＮ＋およびＩＮ−に入力し、これを電流ＩＭＯＤ１に変換して端子Ｏから出力する。
第２の電圧電流変換回路２５−２は、差動電圧としての変調信号ＶＭＯＤ＿Ｉを端子ＩＮ＋およびＩＮ−に入力し、これを電流ＩＭＯＤ２に変換して端子Ｏから出力する。ただし、第２の電圧電流変換回路２５−２の端子ＩＮ＋およびＩＮ−には、第１の電圧電流変換回路２５−１の端子ＩＮ＋およびＩＮ−に入力される信号に対して逆相の信号が入力される。
第２の電圧電流変換回路２５−２は、差動電圧としての変調信号ＶＭＯＤ＿Ｉを端子ＩＮ＋およびＩＮ−に入力し、これを電流ＩＭＯＤ２に変換して端子Ｏから出力する。ただし、第２の電圧電流変換回路２５−２の端子ＩＮ＋およびＩＮ−には、第１の電圧電流変換回路２５−１の端子ＩＮ＋およびＩＮ−に入力される信号に対して逆相の信号が入力される。
第１の電圧電流変換回路２５−１および第２の電圧電流変換回路２５−２は端子ＩＮ＋およびＩＮ−に入力される差動電圧を電流に変換し、端子Ｏから出力する回路であり、その機能は同等である。以降の説明では、両者を共に‘電圧電流変換回路２５’と表記する。
図４は、電圧電流変換回路２５の構成の一例を示す図である。
図４に示す電圧電流変換回路２５は、ｎｐｎトランジスタ１０１，１０２と、ｐ型ＭＯＳトランジスタ１０５，１０６，１０９，１１０，１１６，１１７と、ｎ型ＭＯＳトランジスタ１０７，１０８，１１２，１１３，１１４，１１５と、抵抗１０３，１０４，１１８，１２０，１２１と、キャパシタ１１９と、定電流回路１１１と、定電圧回路１２２とを有する。
また、ｎｐｎトランジスタ１０１，１０２およびｎ型ＭＯＳトランジスタ１１３は、差動電流出力回路２０１を構成する。
ｎ型ＭＯＳトランジスタ１０７および１０８は、カレントミラー回路２０２を構成する。
ｐ型ＭＯＳトランジスタ１０９および１１０は、電圧フォロワ回路２０３を構成する。
図４に示す電圧電流変換回路２５は、ｎｐｎトランジスタ１０１，１０２と、ｐ型ＭＯＳトランジスタ１０５，１０６，１０９，１１０，１１６，１１７と、ｎ型ＭＯＳトランジスタ１０７，１０８，１１２，１１３，１１４，１１５と、抵抗１０３，１０４，１１８，１２０，１２１と、キャパシタ１１９と、定電流回路１１１と、定電圧回路１２２とを有する。
また、ｎｐｎトランジスタ１０１，１０２およびｎ型ＭＯＳトランジスタ１１３は、差動電流出力回路２０１を構成する。
ｎ型ＭＯＳトランジスタ１０７および１０８は、カレントミラー回路２０２を構成する。
ｐ型ＭＯＳトランジスタ１０９および１１０は、電圧フォロワ回路２０３を構成する。
図４に示す電圧電流変換回路２５の構成要素と本発明の構成要素との対応関係は次の通りである。
抵抗１０３は、本発明の第１の抵抗の一実施形態である。
抵抗１０４は、本発明の第２の抵抗の一実施形態である。
差動電流出力回路２０１は、本発明の差動電流出力回路の一実施形態である。
ｎｐｎトランジスタ１０１および１０２は、本発明のトランジスタ対の一実施形態である。
カレントミラー回路２０２は、本発明のカレントミラー回路の一実施形態である。
ｎ型ＭＯＳトランジスタ１０７は、本発明の第３のトランジスタの一実施形態である。
ｎ型ＭＯＳトランジスタ１０８は、本発明の第４のトランジスタの一実施形態である。
ｐ型ＭＯＳトランジスタ１０５は、本発明の第１の可変インピーダンス回路の一実施形態であるとともに、本発明の第１のトランジスタの一実施形態である。
ｐ型ＭＯＳトランジスタ１０６は、本発明の第２の可変インピーダンス回路の一実施形態であるとともに、本発明の第２のトランジスタの一実施形態である。
電圧フォロワ回路２０３は、本発明の電圧フォロワ回路の一実施形態である。
ｐ型ＭＯＳトランジスタ１０９は、本発明の電流制御回路の一実施形態である。
抵抗１２１は、本発明の第３の抵抗の一実施形態である。
抵抗１０３は、本発明の第１の抵抗の一実施形態である。
抵抗１０４は、本発明の第２の抵抗の一実施形態である。
差動電流出力回路２０１は、本発明の差動電流出力回路の一実施形態である。
ｎｐｎトランジスタ１０１および１０２は、本発明のトランジスタ対の一実施形態である。
カレントミラー回路２０２は、本発明のカレントミラー回路の一実施形態である。
ｎ型ＭＯＳトランジスタ１０７は、本発明の第３のトランジスタの一実施形態である。
ｎ型ＭＯＳトランジスタ１０８は、本発明の第４のトランジスタの一実施形態である。
ｐ型ＭＯＳトランジスタ１０５は、本発明の第１の可変インピーダンス回路の一実施形態であるとともに、本発明の第１のトランジスタの一実施形態である。
ｐ型ＭＯＳトランジスタ１０６は、本発明の第２の可変インピーダンス回路の一実施形態であるとともに、本発明の第２のトランジスタの一実施形態である。
電圧フォロワ回路２０３は、本発明の電圧フォロワ回路の一実施形態である。
ｐ型ＭＯＳトランジスタ１０９は、本発明の電流制御回路の一実施形態である。
抵抗１２１は、本発明の第３の抵抗の一実施形態である。
差動電流出力回路２０１は、端子ＩＮ＋とノードＮ５との間の電圧差に応じた差動電流Ｉ３およびＩ４を出力する。
差動電流出力回路２０１は、例えば図４に示すように、ｎｐｎトランジスタ１０１および１０２と、ｎ型ＭＯＳトランジスタ１１３とを有する。
ｎｐｎトランジスタ１０１および１０２は、エミッタが共通接続されたトランジスタ対を構成する。
ｎｐｎトランジスタ１０１のベースは端子ＩＮ＋に接続され、ｎ型ＭＯＳトランジスタ１０２のベースはノードＮ５に接続される。ｎｐｎトランジスタ１０１および１０２の共通エミッタには、ｎ型ＭＯＳトランジスタ１１３のドレイン電流が供給され、両者のコレクタからは差動電流として電流Ｉ３およびＩ４が出力される。
ｎ型ＭＯＳトランジスタ１１３のドレインは、ｎｐｎトランジスタ１０１および１０２の共通エミッタに接続され、そのソースはＧＮＤ線に接続され、そのゲートにはｎ型ＭＯＳトランジスタ１１２のゲートに生じる一定の電圧が入力される。そのため、ｎ型ＭＯＳトランジスタ１１３は、ｎｐｎトランジスタ１０１および１０２の共通エミッタからＧＮＤ線へ流れる電流を一定に保つ定電流回路として動作する。
抵抗１０３は、差動電流出力回路２０１の電流Ｉ３が出力されるノードＮ１（図４の例ではｎｐｎトランジスタ１０１のコレクタ）とＶＣＣ線との間に接続される。
抵抗１０４は、差動電流出力回路２０１の電流Ｉ４が出力されるノードＮ２（図４の例ではｎｐｎトランジスタ１０２のコレクタ）とＶＣＣ線との間に接続される。
抵抗１０４は、差動電流出力回路２０１の電流Ｉ４が出力されるノードＮ２（図４の例ではｎｐｎトランジスタ１０２のコレクタ）とＶＣＣ線との間に接続される。
カレントミラー回路２０２は、ノードＮ３からＧＮＤ線へ流れる電流Ｉ１と、ノードＮ４からＧＮＤ線へ流れる電流Ｉ２とが等しくなるように、電流Ｉ２を制御する。
カレントミラー回路２０２は、例えば図４に示すように、ｎ型ＭＯＳトランジスタ１０７および１０８を有する。
ｎ型ＭＯＳトランジスタ１０７のドレインとゲートはノードＮ３に接続され、そのソースはＧＮＤ線に接続される。ｎ型ＭＯＳトランジスタ１０８のドレインはノードＮ４に接続され、そのゲートはｎ型ＭＯＳトランジスタ１０７のゲートに接続され、そのソースはＧＮＤ線に接続される。
ｎ型ＭＯＳトランジスタ１０７のドレインとゲートはノードＮ３に接続され、そのソースはＧＮＤ線に接続される。ｎ型ＭＯＳトランジスタ１０８のドレインはノードＮ４に接続され、そのゲートはｎ型ＭＯＳトランジスタ１０７のゲートに接続され、そのソースはＧＮＤ線に接続される。
ｐ型ＭＯＳトランジスタ１０５は、そのソースがノードＮ１に接続され、そのドレインがノードＮ３に接続され、そのゲートに一定の電圧Ｖ１が印加される。
ｐ型ＭＯＳトランジスタ１０６は、そのソースがノードＮ２に接続され、そのドレインがノードＮ４に接続され、そのゲートに一定の電圧Ｖ１が印加される。
ｐ型ＭＯＳトランジスタ１０６は、そのソースがノードＮ２に接続され、そのドレインがノードＮ４に接続され、そのゲートに一定の電圧Ｖ１が印加される。
ｐ型ＭＯＳトランジスタ１０５のしきい値を‘Ｖｔｈ’とした場合、ｐ型ＭＯＳトランジスタ１０５は、ノードＮ１の電圧とグランド電位ＧＮＤからの電圧‘Ｖ１＋Ｖｔｈ’との差が小さくなるようにノードＮ１−Ｎ３間のインピーダンスを変化させる。
すなわち、ｐ型ＭＯＳトランジスタ１０５が飽和領域で動作するとき、そのゲート−ソース間の電圧は概ねしきい値Ｖｔｈとなる。そのため、ノードＮ１の電圧が‘Ｖ１＋Ｖｔｈ’より高くなると、ｐ型ＭＯＳトランジスタ１０５のゲート−ソース間にはしきい値Ｖｔｈを超える電圧が印加され、ｐ型ＭＯＳトランジスタ１０５のドレイン−ソース間のインピーダンスは小さくなる。他方、ノードＮ１の電圧が‘Ｖ１＋Ｖｔｈ’より低くなると、ｐ型ＭＯＳトランジスタ１０５のゲート−ソース間の電圧はしきい値Ｖｔｈより小さくなり、ｐ型ＭＯＳトランジスタ１０５のドレイン−ソース間のインピーダンスは大きくなる。
すなわち、ｐ型ＭＯＳトランジスタ１０５が飽和領域で動作するとき、そのゲート−ソース間の電圧は概ねしきい値Ｖｔｈとなる。そのため、ノードＮ１の電圧が‘Ｖ１＋Ｖｔｈ’より高くなると、ｐ型ＭＯＳトランジスタ１０５のゲート−ソース間にはしきい値Ｖｔｈを超える電圧が印加され、ｐ型ＭＯＳトランジスタ１０５のドレイン−ソース間のインピーダンスは小さくなる。他方、ノードＮ１の電圧が‘Ｖ１＋Ｖｔｈ’より低くなると、ｐ型ＭＯＳトランジスタ１０５のゲート−ソース間の電圧はしきい値Ｖｔｈより小さくなり、ｐ型ＭＯＳトランジスタ１０５のドレイン−ソース間のインピーダンスは大きくなる。
ｐ型ＭＯＳトランジスタ１０６もｐ型ＭＯＳトランジスタ１０５と同様であり、ｐ型ＭＯＳトランジスタ１０６のしきい値を‘Ｖｔｈ’とした場合、ｐ型ＭＯＳトランジスタ１０６は、ノードＮ２の電圧と‘Ｖ１＋Ｖｔｈ’との差が小さくなるようにノードＮ２−Ｎ４間のインピーダンスを変化させる。
電圧フォロワ回路２０３は、ノードＮ４の電圧に応じた電圧をノードＮ５に出力する。
電圧フォロワ回路２０３は、例えば図４に示すように、ｐ型ＭＯＳトランジスタ１０９および１１０を有する。
ｐ型ＭＯＳトランジスタ１０９のゲートはノードＮ４に接続され、そのソースはノードＮ５に接続され、そのドレインは端子Ｏに接続される。ｐ型ＭＯＳトランジスタ１０９は、ノードＮ４とノードＮ５との電圧差に応じてノードＮ５から端子Ｏへ流れる電流Ｉｏｕｔを制御する電流制御回路として動作する。
ｐ型ＭＯＳトランジスタ１１０のドレインはノードＮ５に接続され、そのソースはＶＣＣ線に接続され、そのゲートにはｐ型ＭＯＳトランジスタ１１６のゲートに生じる一定の電圧が入力される。ｐ型ＭＯＳトランジスタ１１０は、ＶＣＣ線からノードＮ５へ流れる電流を一定に保つ定電流回路として動作する。
抵抗１２１は、一方の端子がノードＮ５に接続され、他方の端子が端子ＩＮ−に接続される。
定電圧回路１２２は、端子ＩＮ−を所定の電圧に保つ。
定電圧回路１２２は、端子ＩＮ−を所定の電圧に保つ。
ｐ型ＭＯＳトランジスタ１１７、ｎ型ＭＯＳトランジスタ１１４および抵抗１１８は、ｎ型ＭＯＳトランジスタ１０５および１０６のゲート電圧を一定電圧Ｖ１に保つ定電圧回路を構成する。
ｐ型ＭＯＳトランジスタ１１７のソースは、抵抗１１８を介してＶＣＣ線に接続され、そのドレインは自身のゲートに接続される。
ｎ型ＭＯＳトランジスタ１１４のドレインは、ｐ型ＭＯＳトランジスタ１１７のドレインとゲートに接続され、そのソースはＧＮＤ線に接続され、そのゲートにはｎ型ＭＯＳトランジスタ１１２のゲートに生じる一定の電圧が入力される。
ｎ型ＭＯＳトランジスタ１１４には、ｎ型ＭＯＳトランジスタ１１２のゲート電圧に応じた一定の電流が流れるため、抵抗１１８には一定の電圧降下が生じる。したがって、ｐ型ＭＯＳトランジスタ１１７のゲートとドレインとの接続点に発生する電圧Ｖ１は、抵抗１１８の電圧降下とｐ型ＭＯＳトランジスタ１１７のしきい値に応じて決まる一定の電圧となる。
ｐ型ＭＯＳトランジスタ１１７のソースは、抵抗１１８を介してＶＣＣ線に接続され、そのドレインは自身のゲートに接続される。
ｎ型ＭＯＳトランジスタ１１４のドレインは、ｐ型ＭＯＳトランジスタ１１７のドレインとゲートに接続され、そのソースはＧＮＤ線に接続され、そのゲートにはｎ型ＭＯＳトランジスタ１１２のゲートに生じる一定の電圧が入力される。
ｎ型ＭＯＳトランジスタ１１４には、ｎ型ＭＯＳトランジスタ１１２のゲート電圧に応じた一定の電流が流れるため、抵抗１１８には一定の電圧降下が生じる。したがって、ｐ型ＭＯＳトランジスタ１１７のゲートとドレインとの接続点に発生する電圧Ｖ１は、抵抗１１８の電圧降下とｐ型ＭＯＳトランジスタ１１７のしきい値に応じて決まる一定の電圧となる。
定電流回路１１１は、ＶＣＣ線からｎ型ＭＯＳトランジスタ１１２のドレインに所定の電流を流す。ｎ型ＭＯＳトランジスタ１１２のソースはＧＮＤ線に接続されており、そのゲートは自身のドレインに接続される。
ｎ型ＭＯＳトランジスタ１１２のゲートは、ｎ型ＭＯＳトランジスタ１１３，１１４，１１５の各ゲートに接続されており、これらのトランジスタとカレントミラー回路を構成する。そのため、ｎ型ＭＯＳトランジスタ１１３，１１４，１１５には、定電流回路１１１の電流に応じた一定の電流が流れる。
ｎ型ＭＯＳトランジスタ１１２のゲートは、ｎ型ＭＯＳトランジスタ１１３，１１４，１１５の各ゲートに接続されており、これらのトランジスタとカレントミラー回路を構成する。そのため、ｎ型ＭＯＳトランジスタ１１３，１１４，１１５には、定電流回路１１１の電流に応じた一定の電流が流れる。
ｐ型ＭＯＳトランジスタ１１６は、そのソースがＶＣＣ線に接続され、そのドレインとゲートがｎ型ＭＯＳトランジスタ１１５のドレインに接続される。これにより、ｐ型ＭＯＳトランジスタ１１６には、ｎ型ＭＯＳトランジスタ１１５の一定電流が流れる。また、ｐ型ＭＯＳトランジスタ１１６とｐ型ＭＯＳトランジスタ１１０は互いのゲートが接続されており、カレントミラー回路を構成する。したがって、ｐ型ＭＯＳトランジスタ１１０には、定電流回路１１１の電流に応じた一定の電流が流れる。
キャパシタ１１９および抵抗１２０は、互いに直列に接続されており、この直列回路がノードＮ３とノードＮ４の間に接続される。
ここで、上述した構成を有する図４に示す電圧電流変換回路２５の動作を説明する。
端子ＩＮ＋の電圧がノードＮ５の電圧に比べて高くなる場合、電流Ｉ３が電流Ｉ４に比べて大きくなり、抵抗１０３の電圧降下が抵抗１０４の電圧降下に比べて大きくなり、ノードＮ１の電圧がノードＮ２の電圧に比べて低くなる。
ノードＮ１の電圧が低くなると、ｐ型ＭＯＳトランジスタ１０５のインピーダンスが大きくなり、電流Ｉ１が小さくなる。電流Ｉ１が小さくなると、抵抗１０３の電圧降下が抑制されるため、電流Ｉ１の減少が抑制される。これにより、電流Ｉ１は電流Ｉ３の増加分だけ減少し、ノードＮ１の電圧は概ね‘Ｖ１＋Ｖｔｈ’に保たれる。
他方、ノードＮ２の電圧が高くなると、ｐ型ＭＯＳトランジスタ１０６のインピーダンスが小さくなり、これに流れる電流Ｉ２が大きくなる。電流Ｉ２が大きくなると、抵抗１０４の電圧降下が増えるため、電流Ｉ２の増大が抑制される。これにより、電流Ｉ２は電流Ｉ４の減少分だけ増加し、ノードＮ２の電圧は概ね‘Ｖ１＋Ｖｔｈ’に保たれる。
電流Ｉ１が減少し電流Ｉ２が増加すると、ｎ型ＭＯＳトランジスタ１０８の電流に比べて電流Ｉ２が大きくなるため、ノードＮ４からｐ型ＭＯＳトランジスタ１０９のゲートに電流が流れ込み、ノードＮ４の電圧が上昇する。
ノードＮ４の電圧が上昇すると、ノードＮ５の電圧が上昇するため、端子ＩＮ＋とノードＮ５との電位差が小さくなるように制御が働く。
ノードＮ４の電圧が上昇すると、ノードＮ５の電圧が上昇するため、端子ＩＮ＋とノードＮ５との電位差が小さくなるように制御が働く。
上述とは逆に、端子ＩＮ＋の電圧がノードＮ５の電圧に比べて低くなる場合は、電流Ｉ１が増加し、電流Ｉ２が減少して、ノードＮ４およびＮ５の電圧が低下するため、この場合も、端子ＩＮ＋とノードＮ５との電位差が小さくなるように制御が働く。
したがって、ノードＮ５の電圧は端子ＩＮ＋の電圧とほぼ等しくなる。
したがって、ノードＮ５の電圧は端子ＩＮ＋の電圧とほぼ等しくなる。
抵抗１２１は、ノードＮ５と端子ＩＮ−との間に接続されているため、ノードＮ５の電圧が端子ＩＮ＋の電圧とほぼ等しくなると、抵抗１２１には端子ＩＮ＋およびＩＮ−の入力電圧Ｖｉｎとほぼ等しい電圧が印加される。抵抗１２１の抵抗値を‘Ｒ’とすると、抵抗１２１には‘Ｖｉｎ／Ｒ’で表される電流Ｉ６が流れる。
他方、ノードＮ５には、ｐ型ＭＯＳトランジスタ１１０から一定の電流Ｉ５が供給される。そのため、ノードＮ５から出力端子Ｏに流れる電流Ｉｏｕｔは、次式のように表される。
他方、ノードＮ５には、ｐ型ＭＯＳトランジスタ１１０から一定の電流Ｉ５が供給される。そのため、ノードＮ５から出力端子Ｏに流れる電流Ｉｏｕｔは、次式のように表される。
［数１］
Ｉｏｕｔ＝Ｉ５−（Ｖｉｎ／Ｒ） ・・・ （１）
Ｉｏｕｔ＝Ｉ５−（Ｖｉｎ／Ｒ） ・・・ （１）
このように、図４に示す電圧電流変換回路２５では、入力電圧Ｖｉｎに応じて直線的に変化する出力電流Ｉｏｕｔが得られる。
ここで、上述した本実施形態に係る電圧電流変換回路とは別の方式により電圧電流変換を行う回路の例を挙げて、両者を比較対照することにより、本実施形態に係る電圧電流変換回路の特徴を説明する。
図５は、その別方式の電圧電流変換回路の一例を示す図である。この回路では、初段の差動増幅回路に負荷としてカレントミラー回路が用いられている。
図５に示す電圧電流変換回路２５は、ｎｐｎトランジスタ３０１，３０２と、ｐ型ＭＯＳトランジスタ３０３，３０４，３０５，３０６，３０７，３１４と、ｎ型ＭＯＳトランジスタ３１０，３１１，３１２，３１３と、抵抗３０８，３１６と、キャパシタ３１７と、定電流回路３０９と、定電圧回路３１５とを有する。
ｎｐｎトランジスタ３０１および３０２は、互いのエミッタが共通に接続されており、この共通エミッタがｎ型ＭＯＳトランジスタ３１１を介してグランド電位ＧＮＤに接続される。
ｎｐｎトランジスタ３０１のゲートは端子ＩＮ＋に接続され、ｎｐｎトランジスタ３０２のゲートはノードＮ１１に接続される。
ｎｐｎトランジスタ３０１のドレインは、ｐ型ＭＯＳトランジスタ３０３を介してＶＣＣ線に接続され、ｎｐｎトランジスタ３０２のドレインは、ｐ型ＭＯＳトランジスタ３０４を介してＶＣＣ線に接続される。
ｎｐｎトランジスタ３０１のゲートは端子ＩＮ＋に接続され、ｎｐｎトランジスタ３０２のゲートはノードＮ１１に接続される。
ｎｐｎトランジスタ３０１のドレインは、ｐ型ＭＯＳトランジスタ３０３を介してＶＣＣ線に接続され、ｎｐｎトランジスタ３０２のドレインは、ｐ型ＭＯＳトランジスタ３０４を介してＶＣＣ線に接続される。
ｐ型ＭＯＳトランジスタ３０３および３０４は、互いのゲートが共通に接続されており、ｐ型ＭＯＳトランジスタ３０４のゲートは自身のドレインに接続される。
ｐ型ＭＯＳトランジスタ３０３および３０４はカレントミラー回路を構成しており、ｎｐｎトランジスタ３０１および３０２のドレイン電流が互いに等しくなるようにｐ型ＭＯＳトランジスタ３０３のゲートが駆動される。
ｐ型ＭＯＳトランジスタ３０３および３０４はカレントミラー回路を構成しており、ｎｐｎトランジスタ３０１および３０２のドレイン電流が互いに等しくなるようにｐ型ＭＯＳトランジスタ３０３のゲートが駆動される。
ｐ型ＭＯＳトランジスタ３０５は、そのソースが電源電圧ＶＣＣの供給ラインに接続され、そのゲートがｎｐｎトランジスタ３０１のドレイン（ノードＮ１２）に接続され、そのドレインがｎ型ＭＯＳトランジスタ３１２を介してＧＮＤ線に接続される。
ｐ型ＭＯＳトランジスタ３０６は、そのソースがノードＮ１１に接続され、そのドレインが端子Ｏに接続され、そのゲートがｐ型ＭＯＳトランジスタ３０５のドレインに接続される。
ノードＮ１１とＶＣＣ線との間には、ゲートに一定電圧が供給されたｐ型ＭＯＳトランジスタ３０７が接続される。ｐ型ＭＯＳトランジスタ３０７は、ＶＣＣ線からノードＮ１１へ一定の電流Ｉ１１を供給する。
ノードＮ１１とＶＣＣ線との間には、ゲートに一定電圧が供給されたｐ型ＭＯＳトランジスタ３０７が接続される。ｐ型ＭＯＳトランジスタ３０７は、ＶＣＣ線からノードＮ１１へ一定の電流Ｉ１１を供給する。
抵抗３０８は、ノードＮ１１と端子ＩＮ−との間に接続される。
定電圧回路３１５は、端子ＩＮ−の電圧を所定の電圧に保持する。
定電圧回路３１５は、端子ＩＮ−の電圧を所定の電圧に保持する。
定電流回路３０９は、ＶＣＣ線からｎ型ＭＯＳトランジスタ３１０のドレインに所定の電流を流す。ｎ型ＭＯＳトランジスタ３１０のソースはＧＮＤ線に接続され、そのゲートは自身のドレインに接続される。
ｎ型ＭＯＳトランジスタ３１０のゲートは、ｎ型ＭＯＳトランジスタ３１１，３１２，３１３の各ゲートに接続されており、これらのトランジスタとカレントミラー回路を構成する。そのため、ｎ型ＭＯＳトランジスタ３１１，３１２，３１３には、定電流回路３０９の電流に応じた一定の電流が流れる。
ｎ型ＭＯＳトランジスタ３１０のゲートは、ｎ型ＭＯＳトランジスタ３１１，３１２，３１３の各ゲートに接続されており、これらのトランジスタとカレントミラー回路を構成する。そのため、ｎ型ＭＯＳトランジスタ３１１，３１２，３１３には、定電流回路３０９の電流に応じた一定の電流が流れる。
ｐ型ＭＯＳトランジスタ３１４は、そのソースがＶＣＣ線に接続され、そのドレインとゲートがｎ型ＭＯＳトランジスタ３１３のドレインに接続される。これにより、ｐ型ＭＯＳトランジスタ３１４には、ｎ型ＭＯＳトランジスタ３１３の一定電流が流れる。また、ｐ型ＭＯＳトランジスタ３１４とｐ型ＭＯＳトランジスタ３０７は互いのゲートが接続されており、カレントミラー回路を構成する。したがって、ｐ型ＭＯＳトランジスタ３０７には、定電流回路３０９の電流に応じた一定の電流が流れる。
キャパシタ３１７および抵抗３１６は、互いに直列に接続されており、この直列回路がｐ型ＭＯＳトランジスタ３０５のドレインとゲートとの間に接続される。
図５に示す電圧電流変換回路によると、初段の差動増幅回路（３０１，３０２，３０３，３０４，３１１）において端子＋とノードＮ１１との電圧差が増幅されて、その増幅された電圧信号がノードＮ１２から出力される。ノードＮ１２の電圧信号は、更に次段の電圧増幅回路（３０５，３１２）において増幅されて、終段の電圧フォロワ回路（３０６，３０７）を介しノードＮ１１から出力される。ノードＮ１１の電圧が初段の差動増幅回路に負帰還されるため、ノードＮ１１の電圧は端子ＩＮ＋の電圧とほぼ等しくなる。
これにより、抵抗３０８には入力電圧Ｖｉｎとほぼ等しい電圧が印加され、その電流Ｉ１２は入力電圧Ｖｉｎに応じて直線的に変化する。したがって、出力電流Ｉｏｕｔは、入力電圧Ｖｉｎに応じて直線的に変化する。
これにより、抵抗３０８には入力電圧Ｖｉｎとほぼ等しい電圧が印加され、その電流Ｉ１２は入力電圧Ｖｉｎに応じて直線的に変化する。したがって、出力電流Ｉｏｕｔは、入力電圧Ｖｉｎに応じて直線的に変化する。
この図５に示す電圧電流変換回路では、初段の差動増幅回路においてｐ型ＭＯＳトランジスタによるカレントミラー回路（３０３，３０４）が電圧増幅用の負荷としての役割を有している。このカレントミラー回路が正常に動作するとき、ｎｐｎトランジスタ３０２のコレクタはｐ型ＭＯＳトランジスタ３０４のしきい値だけ電源電圧ＶＣＣより低い電圧になる。
また、ｎｐｎトランジスタ３０２のエミッタは、そのしきい電圧分だけノードＮ１１より低い電圧になる。ノードＮ１１は端子ＩＮ＋とほぼ同じ電圧になるように制御されるため、ｎｐｎトランジスタ３０２のエミッタは端子ＩＮ＋の電圧よりしきい値だけ低い電圧になる。
また、ｎｐｎトランジスタ３０２のエミッタは、そのしきい電圧分だけノードＮ１１より低い電圧になる。ノードＮ１１は端子ＩＮ＋とほぼ同じ電圧になるように制御されるため、ｎｐｎトランジスタ３０２のエミッタは端子ＩＮ＋の電圧よりしきい値だけ低い電圧になる。
低ノイズの送信装置を実現するためには、元となる変調信号も十分に高いレベルを持っている必要があり、例えば１．４Ｖを中心として正負に０．３Ｖ程度の振幅をもつ変調信号が電圧電流変換回路に入力される。例えば電源電圧が２．７Ｖの場合、このようなレベルの変調信号が入力されても図５に示す電圧電流変換回路は正常に動作可能である。しかしながら、電源電圧を１．８Ｖまで低下させた場合、上述したｎｐｎトランジスタ３０２のコレクタ電圧が問題となる。すなわち、電源電圧が１．８Ｖのときに端子ＩＮ＋の電圧が１．７Ｖ（１．４Ｖ＋０．３Ｖ）になると、ｎｐｎトランジスタ３０２のコレクタ−エミッタ間電圧は飽和電圧（０．３Ｖ）より小さくなってしまい、ｎｐｎトランジスタ３０２は正常に動作できなくなる。
また、ｎｐｎトランジスタ３０１についても、ｐ型ＭＯＳトランジスタ３０５のゲートにしきい値以上の電圧を確保するためには、電源電圧が１．８Ｖの場合においてコレクタ−エミッタ間電圧を飽和電圧より小さくしなくてはならず、正常に動作できなくなる。特にｐ型ＭＯＳトランジスタＶｔｈが高い電圧にばらついた場合、この傾向は顕著になる。
したがって、図５に示す回路では、電源電圧ＶＣＣをあまり低くできないという不利益がある。
また、ｎｐｎトランジスタ３０１についても、ｐ型ＭＯＳトランジスタ３０５のゲートにしきい値以上の電圧を確保するためには、電源電圧が１．８Ｖの場合においてコレクタ−エミッタ間電圧を飽和電圧より小さくしなくてはならず、正常に動作できなくなる。特にｐ型ＭＯＳトランジスタＶｔｈが高い電圧にばらついた場合、この傾向は顕著になる。
したがって、図５に示す回路では、電源電圧ＶＣＣをあまり低くできないという不利益がある。
これに対し、図４に示す回路では、差動電流出力回路２０１の出力（ノードＮ１，Ｎ２）とＶＣＣ線との間に抵抗１０３，１０４が接続される。そして、ノードＮ１，Ｎ２の電圧がほぼ一定の電圧（Ｖ１＋Ｖｔｈ）となるようにｐ型ＭＯＳトランジスタ１０５，１０６のインピーダンスが変化する。したがって、例えば抵抗１１８の電圧降下が０．３Ｖ程度となるように抵抗１１８の抵抗値と定電流回路１１１の電流値を定めれば、抵抗１０３，１０４の電圧降下もこれとほぼ同じ０．３Ｖに保つことが可能である。この場合、たとえ電源電圧が１．８Ｖまで低下し、端子ＩＮ＋が１．７Ｖまで高くなっても、ｎｐｎトランジスタ１０１，１０２のコレクタ−エミッタ間には飽和電圧（０．３Ｖ）より高い電圧を確保することができるため、電圧電流変換回路２５は正常に動作可能である。
このように、本実施形態によれば、差動電流出力回路２０１の出力（ノードＮ１，Ｎ２）とＶＣＣ線との間にトランジスタ等の素子を介在させることなく、入力電圧Ｖｉｎの増幅および電圧電流変換を行うことができる。そのため、この間にｐ型ＭＯＳトランジスタ等で構成される回路（カレントミラー回路など）を介在させて電圧増幅、電圧電流変換を行う場合に比べて、低い電源電圧での動作が可能になる。
また、ｐ型ＭＯＳトランジスタ１０５，１０６，１１７のしきい値が相対的に揃っている場合、しきい値の絶対値がばらついても、抵抗１０３，１０４の電圧降下は抵抗１１８の電圧降下とほぼ等しくなる。そのため、素子特性のバラツキによるノードＮ１，Ｎ２の電圧のバラツキが小さくなり、電源電圧の低下にともなう動作の不安定化を抑制することができる。
図６は、電源電圧ＶＣＣを１．８Ｖとした場合における、図４および図５に示す電圧電流変換回路の入出力特性の一例を示す図である。
図６において、縦軸は出力電流Ｉｏｕｔ（単位：μＡ）を示し、横軸は入力電圧Ｖｉｎ（単位：Ｖ）を示す。
図６を見ると、図４に示す電圧電流回路は、図５に示す電流電圧回路に比べてより高い電圧範囲まで線形に動作することが分かる。
図６において、縦軸は出力電流Ｉｏｕｔ（単位：μＡ）を示し、横軸は入力電圧Ｖｉｎ（単位：Ｖ）を示す。
図６を見ると、図４に示す電圧電流回路は、図５に示す電流電圧回路に比べてより高い電圧範囲まで線形に動作することが分かる。
また、図５に示す回路では、初段の差動増幅回路のトランジスタ対（３０１，３０２）に接続されるｐ型ＭＯＳトランジスタ３０３，３０４によって電圧増幅を行っている。一般にｐ型ＭＯＳトランジスタは、高周波領域のゲインが低いため、安定に負帰還を働かせるためには、低い周波数においてゲインを制限する必要がある。したがって、図５に示す回路の高周波特性はあまり良くない。
これに対し、図４に示す回路では、ｎ型ＭＯＳトランジスタで構成されるカレントミラー回路２０２によって電圧増幅を行うため、ｐ型ＭＯＳトランジスタを使用する場合に比べて高周波数特性を向上することができる。
これに対し、図４に示す回路では、ｎ型ＭＯＳトランジスタで構成されるカレントミラー回路２０２によって電圧増幅を行うため、ｐ型ＭＯＳトランジスタを使用する場合に比べて高周波数特性を向上することができる。
したがって、本実施形態によれば、低い電源電圧でも電圧増幅と電圧電流変換を行うことができるため、送信回路の低電圧化が可能になる。
また、高い周波数において電圧増幅と電圧電流変換を行うことができるため、高周波の変調信号を扱うことが可能となり、高ビットレートでの信号送信を行うことが可能になる。
また、高い周波数において電圧増幅と電圧電流変換を行うことができるため、高周波の変調信号を扱うことが可能となり、高ビットレートでの信号送信を行うことが可能になる。
以上、本発明の実施形態について説明したが、本発明は上記の形態に限定されるものではなく、種々のバリエーションを含んでいる。
例えば、上述の実施形態ではトランジスタとしてＭＯＳトランジスタとバイポーラトランジスタとを併用しているが、本発明はこれに限定されない。例えば、ＭＯＳトランジスタのみやバイポーラトランジスタのみを用いて構成することも可能であるし、他の種々のトランジスタを用いて構成することも可能である。
また、上述の実施形態において示されている回路は、本発明を実現する際の一例であるため、これに限定されることなく、同様な機能を持った別の回路に任意に置き換えることが可能である。
１１…ローカル発振器、１２…シングル−差動変換回路、１３…分周回路、１６，１７…乗算回路、１４，１５…電圧電流変換部、１８…加算回路、１９…制御電圧発生回路、２０，２１，２２…可変利得回路、２３…ドライブ回路、２５−１，２５−２…電圧電流変換回路、１０１，１０２…ｎｐｎトランジスタ、１０５，１０６，１０９，１１０，１１６，１１７…ｐ型ＭＯＳトランジスタ、１０７，１０８，１１２，１１３，１１４，１１５…ｎ型ＭＯＳトランジスタ、１０３，１０４，１１８，１２０，１２１…抵抗、１１９…キャパシタ、１１１…定電流回路、１２２…定電圧回路。
Claims (10)
- 入力される差動電圧に応じた差動電流を出力する差動電流出力回路と、
上記差動電流の一方の電流が出力される第１のノードと第１の電圧の供給線との間に接続される第１の抵抗と、
上記差動電流の他方の電流が出力される第２のノードと上記第１の電圧の供給線との間に接続される第２の抵抗と、
第３のノードと第２の電圧の供給線との間に流れる第１の電流と、第４のノードと上記第２の電圧の供給線との間に流れる第２の電流とが等しくなるように、当該第２の電流を制御するカレントミラー回路と、
上記第１のノードの電圧と、上記第１の電圧および上記第２の電圧の間の所定の電圧との電圧差が小さくなるように、上記第１のノードと上記第３のノードとの間のインピーダンスを変化させる第１の可変インピーダンス回路と、
上記第２のノードの電圧と上記所定の電圧との電圧差が小さくなるように、上記第２のノードと上記第４のノードとの間のインピーダンスを変化させる第２の可変インピーダンス回路と
を有する増幅回路。 - 上記第１の可変インピーダンス回路は、上記第１のノードと上記第３のノードとの間に接続され、制御端子に一定のバイアス電圧が入力される第１のトランジスタを含み、
上記第２の可変インピーダンス回路は、上記第２のノードと上記第４のノードとの間に接続され、制御端子に上記一定のバイアス電圧が入力される第２のトランジスタを含む、
請求項１に記載の増幅回路。 - 上記第１の可変インピーダンス回路は、上記第１のノードと上記第３のノードとの間に接続され、制御端子に一定のバイアス電圧が入力されるｐ型の第１のトランジスタを含み、
上記第２の可変インピーダンス回路は、上記第２のノードと上記第４のノードとの間に接続され、制御端子に上記一定のバイアス電圧が入力されるｐ型の第２のトランジスタを含み、
上記カレントミラー回路は、
上記第１の電流に応じたバイアス電圧を発生するｎ型の第３のトランジスタと、
上記第３のトランジスタのバイアス電圧に応じた上記第２の電流を出力するｎ型の第４のトランジスタとを含む、
請求項１に記載の増幅回路。 - 上記差動電流出力回路は、
対をなす制御端子に上記差動電圧が入力され、対をなす第１の端子が共通に接続され、対をなす第２の端子から上記差動電流を出力するトランジスタ対と、
上記共通接続された第１の端子と上記第２の電圧の供給線との間に流れる電流を一定に保つ第１の定電流回路と
を含む、
請求項１に記載の増幅回路。 - 第１の入力ノードと第１の出力ノードとの電圧差に応じた差動電流を出力する差動電流出力回路と、
上記差動電流の一方の電流が出力される第１のノードと第１の電圧の供給線との間に接続される第１の抵抗と、
上記差動電流の他方の電流が出力される第２のノードと上記第１の電圧の供給線との間に接続される第２の抵抗と、
第３のノードと第２の電圧の供給線との間に流れる第１の電流と、第４のノードと上記第２の電圧の供給線との間に流れる第２の電流とが等しくなるように、当該第２の電流を制御するカレントミラー回路と、
上記第１のノードの電圧と、上記第１の電圧および上記第２の電圧の間の所定の電圧との差が小さくなるように、上記第１のノードと上記第３のノードとの間のインピーダンスを変化させる第１の可変インピーダンス回路と、
上記第２のノードの電圧と上記所定の電圧との差が小さくなるように、上記第２のノードと上記第４のノードとの間のインピーダンスを変化させる第２の可変インピーダンス回路と、
上記第４のノードの電圧に応じた電圧を上記第１の出力ノードから出力する電圧フォロワ回路と、
一方の端子が上記第１の出力ノードに接続され、他方の端子が第２の入力ノードに接続された第３の抵抗と
を有し、
上記電圧フォロワ回路は、上記第４のノードと上記第１の出力ノードとの電圧差に応じて、上記第１の出力ノードと第２の出力ノードとの間に流れる電流を制御する電流制御回路を含み、
上記第１の入力ノードおよび上記第２の入力ノードに入力される差動電圧に応じた電流を上記第２の出力ノードから出力する、
電圧電流変換回路。 - 上記第１の可変インピーダンス回路は、上記第１のノードと上記第３のノードとの間に接続され、制御端子に一定のバイアス電圧が入力される第１のトランジスタを含み、
上記第２の可変インピーダンス回路は、上記第２のノードと上記第４のノードとの間に接続され、制御端子に上記一定のバイアス電圧が入力される第２のトランジスタを含む、
請求項５に記載の電圧電流変換回路。 - 上記第１の可変インピーダンス回路は、上記第１のノードと上記第３のノードとの間に接続され、制御端子に一定のバイアス電圧が入力されるｐ型の第１のトランジスタを含み、
上記第２の可変インピーダンス回路は、上記第２のノードと上記第４のノードとの間に接続され、制御端子に上記一定のバイアス電圧が入力されるｐ型の第２のトランジスタを含み、
上記カレントミラー回路は、
上記第１の電流に応じたバイアス電圧を発生するｎ型の第３のトランジスタと、
上記第３のトランジスタのバイアス電圧に応じた上記第２の電流を出力するｎ型の第４のトランジスタとを含む、
請求項５に記載の電圧電流変換回路。 - 上記差動電流出力回路は、
対をなす制御端子に上記差動電圧が入力され、対をなす第１の端子が共通に接続され、対をなす第２の端子から上記差動電流を出力するトランジスタ対と、
上記共通接続された第１の端子と上記第２の電圧の供給線との間に流れる電流を一定に保つ第１の定電流回路と
を含む、
請求項５に記載の電圧電流変換回路。 - 上記電圧フォロワ回路は、
上記第１の出力ノードと上記第２の出力ノードとの間に接続され、上記第４のノードの電圧が制御端子に入力される第５のトランジスタと、
上記第１の電圧の供給線と上記第１の出力ノードとの間に流れる電流を一定に保つ第２の定電流回路と
を含む、
請求項５に記載の電圧電流変換回路。 - 所定の周波数を有する第１の信号と第１の変調信号とを混合する第１のミキサ部と、
上記第１の信号に直交する第２の信号と第２の変調信号とを混合する第２のミキサ部と、
上記第１のミキサ部および第２のミキサ部でそれぞれ混合された信号を加算する加算部と、
上記加算部の出力信号を増幅する増幅部と
を有し、
上記第１のミキサ部および上記第２のミキサ部は、
上記第１の変調信号若しくは上記第２の変調信号としての第１の差動電圧を電流に変換する第１の電圧電流変換回路と、
上記第１の差動電圧と逆相の差動電圧を電流に変換する第２の電圧電流変換回路と、
上記第１の電圧電流変換回路の出力電流と上記第２の電圧電流変換回路の出力電流とが対をなした第１の差動電流と、上記第１の信号若しくは上記第２の信号としての第２の差動電圧とを乗算する乗算回路と
をそれぞれ有し、
上記第１の電圧電流変換回路および上記第２の電圧電流変換回路は、
第１の入力ノードと第１の出力ノードとの電圧差に応じた差動電流を出力する差動電流出力回路と、
上記差動電流の一方の電流が出力される第１のノードと第１の電圧の供給線との間に接続される第１の抵抗と、
上記差動電流の他方の電流が出力される第２のノードと上記第１の電圧の供給線との間に接続される第２の抵抗と、
第３のノードと第２の電圧の供給線との間に流れる第１の電流と、第４のノードと上記第２の電圧の供給線との間に流れる第２の電流とが等しくなるように、当該第２の電流を制御するカレントミラー回路と、
上記第１のノードの電圧と、上記第１の電圧および上記第２の電圧の間の所定の電圧との差が小さくなるように、上記第１のノードと上記第３のノードとの間のインピーダンスを変化させる第１の可変インピーダンス回路と、
上記第２のノードの電圧と上記所定の電圧との差が小さくなるように、上記第２のノードと上記第４のノードとの間のインピーダンスを変化させる第２の可変インピーダンス回路と、
上記第４のノードの電圧に応じた電圧を上記第１の出力ノードから出力する電圧フォロワ回路と、
一方の端子が上記第１の出力ノードに接続され、他方の端子が第２の入力ノードに接続された第３の抵抗と
をそれぞれ有し、
上記電圧フォロワ回路は、上記第４のノードと上記第１の出力ノードとの電圧差に応じて、上記第１の出力ノードと第２の出力ノードとの間に流れる電流を制御する電流制御回路を含み、
上記第１の入力ノードおよび上記第２の入力ノードに入力される上記第１の差動電圧若しくはその逆相の差動電圧に応じた電流を上記第２の出力ノードから出力する、
送信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005110827A JP2006295374A (ja) | 2005-04-07 | 2005-04-07 | 増幅回路、電圧電流変換回路および送信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005110827A JP2006295374A (ja) | 2005-04-07 | 2005-04-07 | 増幅回路、電圧電流変換回路および送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006295374A true JP2006295374A (ja) | 2006-10-26 |
Family
ID=37415481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005110827A Pending JP2006295374A (ja) | 2005-04-07 | 2005-04-07 | 増幅回路、電圧電流変換回路および送信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006295374A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010220195A (ja) * | 2009-03-18 | 2010-09-30 | Honeywell Internatl Inc | カレントコンベアベースの計器増幅器 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945706A (ja) * | 1982-09-09 | 1984-03-14 | Nippon Shiguneteitsukusu Kk | 差動増幅回路 |
| JPS59134910A (ja) * | 1983-01-21 | 1984-08-02 | Toshiba Corp | 増幅回路 |
| JPS6086905A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | 平衡・不平衡変換回路 |
| JPS6387811A (ja) * | 1986-10-01 | 1988-04-19 | Matsushita Electric Ind Co Ltd | 差動増幅器 |
| JPS63107210A (ja) * | 1986-07-31 | 1988-05-12 | ハネウエル・インコ−ポレ−テツド | 差電圧−電流変換器 |
| JPH0629748A (ja) * | 1992-04-07 | 1994-02-04 | Hughes Aircraft Co | シングルエンド差動電圧電流変換回路を有する平衡能動ミキサ |
| JPH0697744A (ja) * | 1991-01-18 | 1994-04-08 | New Japan Radio Co Ltd | 電圧／電流変換回路 |
| JPH08250941A (ja) * | 1995-02-10 | 1996-09-27 | At & T Corp | 低歪差動増幅回路 |
| JPH08288749A (ja) * | 1994-11-07 | 1996-11-01 | Alcatel Nv | 電流モード入力を備えた送信ミキサ |
| JPH09116350A (ja) * | 1995-10-13 | 1997-05-02 | Nec Corp | Ｏｔａ及びマルチプライヤ |
| JPH09275321A (ja) * | 1996-04-05 | 1997-10-21 | Toshiba Corp | 直交変調器 |
| JP2002055724A (ja) * | 2000-06-13 | 2002-02-20 | Em Microelectronic Marin Sa | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス |
| JP2002237732A (ja) * | 2000-12-11 | 2002-08-23 | Texas Instruments Inc | 相互コンダクタンス回路及び相互コンダクタンスを発生する方法 |
-
2005
- 2005-04-07 JP JP2005110827A patent/JP2006295374A/ja active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5945706A (ja) * | 1982-09-09 | 1984-03-14 | Nippon Shiguneteitsukusu Kk | 差動増幅回路 |
| JPS59134910A (ja) * | 1983-01-21 | 1984-08-02 | Toshiba Corp | 増幅回路 |
| JPS6086905A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | 平衡・不平衡変換回路 |
| JPS63107210A (ja) * | 1986-07-31 | 1988-05-12 | ハネウエル・インコ−ポレ−テツド | 差電圧−電流変換器 |
| JPS6387811A (ja) * | 1986-10-01 | 1988-04-19 | Matsushita Electric Ind Co Ltd | 差動増幅器 |
| JPH0697744A (ja) * | 1991-01-18 | 1994-04-08 | New Japan Radio Co Ltd | 電圧／電流変換回路 |
| JPH0629748A (ja) * | 1992-04-07 | 1994-02-04 | Hughes Aircraft Co | シングルエンド差動電圧電流変換回路を有する平衡能動ミキサ |
| JPH08288749A (ja) * | 1994-11-07 | 1996-11-01 | Alcatel Nv | 電流モード入力を備えた送信ミキサ |
| JPH08250941A (ja) * | 1995-02-10 | 1996-09-27 | At & T Corp | 低歪差動増幅回路 |
| JPH09116350A (ja) * | 1995-10-13 | 1997-05-02 | Nec Corp | Ｏｔａ及びマルチプライヤ |
| JPH09275321A (ja) * | 1996-04-05 | 1997-10-21 | Toshiba Corp | 直交変調器 |
| JP2002055724A (ja) * | 2000-06-13 | 2002-02-20 | Em Microelectronic Marin Sa | 実質的に温度非依存性の電流を生成する方法およびその実施を許容するデバイス |
| JP2002237732A (ja) * | 2000-12-11 | 2002-08-23 | Texas Instruments Inc | 相互コンダクタンス回路及び相互コンダクタンスを発生する方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010220195A (ja) * | 2009-03-18 | 2010-09-30 | Honeywell Internatl Inc | カレントコンベアベースの計器増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7432765B2 (en) | Variable gain amplifier, mixer and quadrature modulator using the same | |
| US7973587B2 (en) | Transconductor having high linearity and programmable gain and mixer using the same | |
| US20020111152A1 (en) | Low noise mixer circuit with improved gain | |
| US7598787B2 (en) | Signal generation apparatus, frequency converting apparatus, and receiver | |
| JPH08288749A (ja) | 電流モード入力を備えた送信ミキサ | |
| US20060220590A1 (en) | Operational amplifier, and amplitude modulator and transmitter using the same | |
| US8953346B2 (en) | Converting circuit for converting input voltage into output current | |
| US7877065B2 (en) | Signal processing circuit and communication device using the same | |
| US7161406B1 (en) | Method and apparatus for providing non 2:1 Gilbert cell mixer | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US6275688B1 (en) | Double balanced mixer | |
| US6366165B1 (en) | Amplifier with stabilization means | |
| US6657494B2 (en) | Variable gain mixer-amplifier with fixed DC operating voltage level | |
| EP1537651B1 (en) | System and method for establishing a bias current using a feedback loop | |
| US6759887B2 (en) | Mixer circuit | |
| US7425868B2 (en) | Apparatus and method for canceling DC output offset | |
| US6531920B1 (en) | Differential amplifier circuit | |
| JP2007243777A (ja) | 半導体集積回路 | |
| US7038542B2 (en) | Variable gain amplifier | |
| US6781462B2 (en) | Power amplifier | |
| JP2006295374A (ja) | 増幅回路、電圧電流変換回路および送信装置 | |
| US7847645B2 (en) | Oscillation control apparatus and oscillator | |
| US6552586B2 (en) | Biasing of a mixer | |
| KR930007099A (ko) | 위상 시프트회로 | |
| KR101013382B1 (ko) | 주파수 혼합기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080306 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |