KR930007099A - 위상 시프트회로 - Google Patents
위상 시프트회로 Download PDFInfo
- Publication number
- KR930007099A KR930007099A KR1019920017853A KR920017853A KR930007099A KR 930007099 A KR930007099 A KR 930007099A KR 1019920017853 A KR1019920017853 A KR 1019920017853A KR 920017853 A KR920017853 A KR 920017853A KR 930007099 A KR930007099 A KR 930007099A
- Authority
- KR
- South Korea
- Prior art keywords
- transistors
- transistor
- connection
- input signal
- amplifying means
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
본원 발명의 위상시프트회로에 있어서, 제2의 차동증폭수단을 구성하는 제5 및 제8의 트랜지스터의 한쪽에 가변바이어스전압에 의해 신호전류를 소정비율로 분류(分流)한 제1 및 제2의 전류를 공급하고, 당해 제1 및 제2의 전류에 의해 각각 구동제어되는 제3 및 제4의 차동증폭수단의 제5 및 제6의 트랜지스터 및 제7 및 제8의 트랜지스터를 통해 제3, 제4, 제5 및 제6의 전류를 공급하고, 신호전류를 다시 소정비율로 분류한 제7 및 제8의 전류를 제1 및 제2의 접속중점으로 부터 제9 및 제10의 트랜지스터 또는 제11 및 제12의 트랜지스터에 공급한다. 이때, 2승성분을 포함하는 소정 비율로 분류한 제1 및 제2의 총합전류를 제1 및 제2의 부하저항에 부여하고, 제4의 접속중점에 입력신호에 대해 위상이 45° 앞선 제1의 접속중점전압과, 입력신호에 대해 위상이 45° 뒤진 제2의 접속중점전압과의 벡터합성으로 부여되는 출력전압을 출력함으로써, 위상의 가변범위내에서 대략 일정이득의 출력신호를 얻을 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제9도는 본원 발명에 의한 위상시프트회로의 제1의 실시예의 접속도,
제10도는 제9도의 위상시프트회로의 요부의 등가회로의 접속도,
제14도는 본원 발명에 의한 위상시프트회로의 제2의 실시예의 접속도,
제15도는 본원 발명에 의한 위상시프트회로의 제3의 실시예의 접속도.
Claims (6)
- 제1 및 제2의 트랜지스터에 의해 구성되고, 공통에미터에 입력신호가 공급되는 제1의 차동증폭수단과, 제3 및 제4의 트랜지스터에 의해 구성되고, 공통에미터에 상기 입력신호가 공급되는 제2의 차동증폭수단과, 제5 및 제6의 트랜지스터에 의해 구성되고, 공통에미터가 상기 제2의 차동증폭수단을 구성하는 상기 제3의 트랜지스터의 콜렉터에 접속되는 제3의 차동증폭수단과, 제7 및 제8의 트랜지스터에 의해 구성되고, 공통에미터가 상기 제2의 차동증폭수단을 구성하는 상기 제4의 트랜지스터의 콜렉터에 접속되는 제4의 차동증폭수단과, 상기 제5 및 제8의 트랜지스터와 기준전압원에 각각 접속된 제1 및 제2의 부항저항과, 제9 및 제10의 트랜지스터에 의해 구성되고, 공통에미터에 상기 입력신호의 소정 배의 신호가 공급되는 동시에, 각 콜렉터가 상기 제3 및 제4의 차동증폭수단과 상기 제3 및 제4의 트랜지스터와의 제1 및 제2의 접속중점에 접속되어, 마이너스 신호전압을 발생시키는 제5의 차동증폭수단과, 상기 제1 및 제2의 트랜지스터의 콜렉터에 각각 캐스코드 접속되는 동시에, 타단이 상기 제1의 부하저항과 상기 제5의 트랜지스터 및 상기 제2의 부하저항과 상기 제8의 트랜지스터와의 제3 및 제4의 접속중점에 각각 접속되는 제11 및 제12의 트랜지스터와, 상기 제3의 접속중점과 상기 제5의 트랜지스터와의 제5의 접속중점에 베이스가 접속되는 동시에, 에미터에 전류원이 접속된 버퍼 트랜지스터와, 상기 버퍼트랜지스터 및 상기 전류원과의 제6의 접속중점에 일단에서 접속되는 동시에, 상기 제6의 접속중점 및 상기 제8의 트랜지스터와의 제7의 접속중점에 타단에서 접속된 위상소자를 구비하고, 상기 제1, 제3 및 제9의 트랜지스터는 소정 바이어스전압으로 구동되고, 상기 제2, 제4 및 제10의 트랜지스터는 가변바이어스 전압으로 구동되고, 상기 제5 및 제7의 트랜지스터는 상기 제1 및 제11의 트랜지스터와의 접속중점전위로 구동제어되고, 상기 제6 및 제8의 트랜지스터는 상기 제2 및 제12의 트랜지스터와의 접속중점전위로 구동제어되고, 상기 제7의 접속중점은 상기 제1 및 제2의 차동증폭수단에 공급되는 상기 입력신호의 위상을 가변하여 출력하는 것을 특징으로 하는 위상시프트회로.
- 제1 및 제2의 트랜지스터에 의해 구성되고, 공통에미터에 입력신호가 공급되는 제1의 차동증폭수단과, 제3 및 제4의 트랜지스터에 의해 구성되고, 공통에미터에 상기 입력신호가 공급되는 제2의 차동증폭수단과, 제5 및 제6의 트랜지스터에 의해 구성되고, 공통에미터가 상기 제2의 차동증폭수단을 구성하는 상기 제3의 트랜지스터의 콜렉터에 접속되는 제3의 차동증폭수단과, 제7 및 제8의 트랜지스터에 의해 구성되고, 공통에미터가 상기 제2의 차동증폭수단을 구성하는 상기 제4의 트랜지스터의 콜렉터에 접속되는 제4의 차동증폭수단과, 상기 제5 및 제8의 트랜지스터와 기준전압원에 각각 접속된 제1 및 제2의 부하저항과, 제9 및 제10의 트랜지스터에 의해 구성되고, 공통에디터에 상기 입력신호의 소정 배의 전류가 인출되는 동시에, 각 콜렉터는 상기 제1 및 제2의 정전류원을 통해 기준전압에 접속되고, 당해 제1 및 제2의 정류전원과 상기 각 콜렉터와의 제1 및 제2의 접속중점이 상기 제3 및 제4의 차동증폭수단과 상기 제3 및 제4의 트랜지스터와의 제3 및 제4의 접속중점에 접속되어 마이너스신호전압을 발생시키는 제5의 차동증폭수단과, 상기 제1 및 제2의 트랜지스터의 콜렉터에 각각 캐스코드 접속되는 동시에, 타단이 상기 제1의 부하저항과 상기 제5의 트랜지스터 및 상기 제2의 부하저항과 상기 제8의 트랜지스터와의 제5 및 제6의 접속중점에 각각 접속되는 제11 및 제12의 트랜지스터와, 상기 제3의 접속중점과 상기 제5의 트랜지스터와의 제7의 접속중점에 베이스가 접속되는 동시에, 에미터에 전류원이 접속된 버퍼 트랜지스터와, 상기 버퍼트랜지스터 및 상기 전류원과의 제8의 접속중점에 일단에서 접속되는 동시에, 상기 제6의 접속중점 및 상기 제8의 트랜지스터와의 제9의 접속중점에 타단에서 접속된 위상소자를 구비하고, 상기 제1, 제3 및 제9의 트랜지스터는 소정 바이어스전압으로 구동되고, 상기 제2, 제4 및 제10의 트랜지스터는 가변바이어스전압으로 구동되고, 상기 제5 및 제7의 트랜지스터는 상기 제1 및 제11의 트랜지스터와의 접속중점전위로 구동제어되고, 상기 제6 및 제8의 트랜지스터는 상기 제2 및 제12의 트랜지스터와의 접속중점전위로 구동제어되고, 상기 제9의 접속중점은 상기 제1 및 제2의 차동증폭수단에 공급되는 상기 입력신호의 위상을 가변하여 출력하는 것을 특징으로 하는 위상시프트회로.
- 제1항 또는 제2항에 있어서, 상기 제1, 제2 및 제5의 차동증폭수단에 접속되어 상기 입력신호로서 수정발진자로부터의 발진출력을 공급하는 수정발진수단과, 출력전압을 출력하는 필터수단을 구비하고, 필터수단으로부터 출력되는 출력전압에 의거하여 상기 가변바이어스전압을 제어하여 상기 수정발진자의 발진주파수를 소정주파수에 인입하는 것을 특징으로 하는 위상시프트회로.
- 제1 및 제2의 트랜지스터에 의해 구성되고, 공통에미터에 입력신호가 공급되는 제1의 차동증폭수단과, 제3 및 제4의 트랜지스터에 의해 구성되고, 공통에미터에 상기 입력신호가 공급되는 제2의 차동증폭수단과, 제5 및 제6의 트랜지스터에 의해 구성되고, 공통에미터가 상기 제2의 차동증폭수단을 구성하는 상기 제3의 트랜지스터의 콜렉터에 접속되는 제3의 차동증폭수단과, 제7 및 제8의 트랜지스터에 의해 구성되고, 공통에미터가 상기 제2의 차동증폭수단을 구성하는 상기 제4의 트랜지스터의 콜렉터에 접속되는 제4의 차동증폭수단과, 상기 제5 및 제8의 트랜지스터와 기준전압원에 각각 접속된 제1 및 제2의 부하저항과, 상기 제1 및 제2의 트랜지스터의 콜렉터에 각각 캐스코드 접속되는 동시에, 타단이 상기 제1의 부하저항과 상기 제5의 트랜지스터 및 상기 제2의 부하저항과 상기 제8의 트랜지스터와의 제1 및 제2의 접속중점에 각각 접속되는 제9 및 제10의 트랜지스터와 상기 제1의 접속중점에 베이스가 접속되는 동시에, 에미터에 전류원이 접속된 버퍼트랜지스터와, 상기 버퍼트랜지스터 및 상기 전류원과의 제3의 접속중점에 일단에서 접속되는 동시에, 상기 제2의 접속중점 및 상기 제8의 트랜지스터와의 제4의 접속중점에 타단에서 접속된 위상소자를 구비하고, 상기 제1 및 제3의 트랜지스터는 소정 바이어스전압으로 구동되고, 상기 제2 및 제4의 트랜지스터는 가변바이어스 전압으로 구동되고, 상기 제5 및 제7의 트랜지스터는 상기 제1 및 제9의 트랜지스터와의 접속중점전위로 구동제어되고, 상기 제6 및 제8의 트랜지스터는 상기 제2 및 제10의 트랜지스터와의 접속중점전위로 구동제어되고, 상기 제4의 접속중점은 상기 제1 및 제2의 차동증폭수단에 공급되는 상기 입력신호의 위상 가변하여 출력하는 것을 특징으로 하는 위상시프트회로.
- 제1 및 제2의 트랜지스터에 의해 구성되고, 공통에미터에 입력신호가 공급되는 제1의 차동증폭수단과, 제3 및 제4의 트랜지스터에 의해 구성되고, 공통에미터에 상기 입력신호가 공급되는 제2의 차동증폭수단과, 제5 및 제6의 트랜지스터에 의해 구성되고, 공통에미터가 상기 제2의 차동증폭수단을 구성하는 상기 제3의 트랜지스터의 콜렉터에 접속되는 제3의 차동증폭수단과, 제7 및 제8의 트랜지스터에 의해 구성되고, 공통에미터가 상기 제2의 차동증폭수단을 구성하는 상기 제4의 트랜지스터의 콜렉터에 접속되는 제4의 차동증폭수단과, 상기 제5 및 제8의 트랜지스터와 기준전압원에 각각 접속된 제1 및 제2의 부하저항과, 상기 제1 및 제2의 트랜지스터의 콜렉터에 각각 캐스코드 접속되는 동시에, 타단이 상기 기준전원에 접속되는 제9 및 제10의 트랜지스터와, 제11 및 제12의 트랜지스터에 의해 구성되고, 공통에미터에 상기 입력신호가 공급되는 동시에, 상기 제1의 부하저항과 상기 제5의 트랜지스터 및 상기 제2의 부하저항과 상기 제8의 트랜지스터와의 제1 및 제2의 접속중점에 콜렉터로 각각 접속되는 제5의 차동증폭수단과, 상기 제1의 접속중점에 베이스가 접속되는 동시에, 에미터에 전류원이 접속된 버퍼트랜지스터와, 상기 버퍼트랜지스터 및 상기 전류원과의 제3의 접속중점에 일단에서 접속되는 동시에, 상기 제2의 접속중점 및 상기 제8의 트랜지스터와의 제4의 접속중점에 타단에서 접속된 위상소자론 구비하고, 상기 제1, 제3 및 제11의 트랜지스터는 소정 바이어스전압으로 구동되고, 상기 제2, 제4 및 제12의 트랜지스터는 가변바이어전압으로 구동되고, 상기 제5 및 제7의 트랜지스터는 상기 제1 및 제9의 트랜지스터와의 접속중점전위로 구동제어되고, 상기 제6 및 제8의 트랜지스터는 상기 제2 및 제10의 트랜지스터와의 접속중점전위로 구동제어되고, 상기 제4의 접속중점은 상기 제1 및 제2의 차동증폭수단에 공급되는 상기 입력신호의 위상을 가변하여 출력하는 것을 특징으로 하는 위상시프트회로.
- ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP91-278,788 | 1991-09-30 | ||
| JP3278788A JPH0595283A (ja) | 1991-09-30 | 1991-09-30 | 位相シフト回路 |
| JP91-278,787 | 1991-09-30 | ||
| JP03278787A JP3112188B2 (ja) | 1991-09-30 | 1991-09-30 | 位相シフト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930007099A true KR930007099A (ko) | 1993-04-22 |
| KR100188344B1 KR100188344B1 (ko) | 1999-06-01 |
Family
ID=26553042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920017853A KR100188344B1 (ko) | 1991-09-30 | 1992-09-30 | 위상시프트회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5317200A (ko) |
| KR (1) | KR100188344B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2617252B2 (ja) * | 1991-07-11 | 1997-06-04 | 三田工業株式会社 | プリンタ |
| JPH0786839A (ja) * | 1993-09-16 | 1995-03-31 | Rohm Co Ltd | 移相器及びそれを用いたｆｍ受信機 |
| US5942929A (en) * | 1997-05-22 | 1999-08-24 | Qualcomm Incorporated | Active phase splitter |
| JP3664010B2 (ja) * | 1999-12-10 | 2005-06-22 | 岩崎通信機株式会社 | アナログ・スイッチ回路 |
| US6744296B1 (en) | 2003-05-05 | 2004-06-01 | Linear Technology Corporation | Circuits and methods for accurately setting a phase shift |
| US7728576B1 (en) | 2004-01-07 | 2010-06-01 | The United States Of America As Represented By The Secretary Of The Air Force | Programmable multi-channel amplitude and phase shifting circuit |
| US9698760B1 (en) * | 2014-01-31 | 2017-07-04 | Marvell International Ltd. | Continuous-time analog delay device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663594A (en) * | 1984-09-13 | 1987-05-05 | Motorola, Inc. | Electronic phase shifter circuit and method |
| JPS62281506A (ja) * | 1986-05-29 | 1987-12-07 | Victor Co Of Japan Ltd | 可変移相回路 |
| JPH0681317B2 (ja) * | 1986-06-16 | 1994-10-12 | 株式会社日立製作所 | 色同期回路 |
-
1992
- 1992-09-28 US US07/952,656 patent/US5317200A/en not_active Expired - Lifetime
- 1992-09-30 KR KR1019920017853A patent/KR100188344B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5317200A (en) | 1994-05-31 |
| KR100188344B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549540B2 (ja) | レベルシフト回路 | |
| US5475343A (en) | Class AB complementary output stage | |
| JPH07183741A (ja) | 差動入力回路 | |
| US20020089377A1 (en) | Constant transconductance differential amplifier | |
| US5774019A (en) | Low distortion differential amplifier circuit | |
| JPH0360209A (ja) | 増幅器回路とこの回路を含む半導体集積回路 | |
| KR19980036295A (ko) | 복제 전압-전류 변환기를 사용한 혼합기 | |
| JP2556265B2 (ja) | 半導体集積回路 | |
| EP0730345B1 (en) | Variable gain circuit | |
| KR930007099A (ko) | 위상 시프트회로 | |
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| KR910003439B1 (ko) | 이득 분배 제어용 증폭기 | |
| JPS63240109A (ja) | 差動増幅器 | |
| US5162751A (en) | Amplifier arrangement | |
| US3445776A (en) | Phase splitting circuit for a direct coupled push-pull amplifier | |
| US20030038671A1 (en) | Current mirror | |
| US4757275A (en) | Wideband closed loop amplifier | |
| KR930017290A (ko) | 광대역증폭회로 | |
| US5028882A (en) | Multiple output operational amplifier | |
| US5497124A (en) | Class AB push-pull drive circuit, drive method therefor and class AB electronic circuit using the same | |
| US5552741A (en) | High impedance common-emitter amplifier stage | |
| EP0376471A1 (en) | Low distortion current mirror | |
| JP3091801B2 (ja) | 電流発生装置 | |
| JPH05235658A (ja) | 増幅器 | |
| JP2779388B2 (ja) | 定電圧発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061229 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |