KR101013382B1 - 주파수 혼합기 - Google Patents

주파수 혼합기 Download PDF

Info

Publication number
KR101013382B1
KR101013382B1 KR1020080115755A KR20080115755A KR101013382B1 KR 101013382 B1 KR101013382 B1 KR 101013382B1 KR 1020080115755 A KR1020080115755 A KR 1020080115755A KR 20080115755 A KR20080115755 A KR 20080115755A KR 101013382 B1 KR101013382 B1 KR 101013382B1
Authority
KR
South Korea
Prior art keywords
mos transistor
transistor
unit
resistor
core circuit
Prior art date
Application number
KR1020080115755A
Other languages
English (en)
Other versions
KR20100056783A (ko
Inventor
윤태열
서정배
김종하
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020080115755A priority Critical patent/KR101013382B1/ko
Publication of KR20100056783A publication Critical patent/KR20100056783A/ko
Application granted granted Critical
Publication of KR101013382B1 publication Critical patent/KR101013382B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Abstract

본 발명은 저전력으로 구동하면서 높은 변환 이득을 획득하는 주파수 혼합기에 관한 것이다. 상기 주파수 혼합기는 적어도 하나의 트랜지스터를 가지는 전달 컨덕턴스부, 상기 트랜지스터의 일단과 연결된 코어 회로부, 및 상기 트랜지스터의 타단과 전원전압단 사이에 연결되며, 상기 전달 컨덕턴스부를 통하여 입력된 RF 신호와 상기 코어 회로부를 통하여 입력된 LO 신호가 혼합됨에 의해 생성된 IF 신호를 출력시키는 부하부를 포함한다. 여기서, 상기 코어 회로부는 인버터로 이루어지며, 상기 트랜지스터는 문턱전압 영역에서 동작한다.
혼합기, mixer, 변환 이득, 저전력, LO 신호, IF 신호

Description

주파수 혼합기{FREQUENCY MIXER}
본 발명은 주파수 혼합기에 관한 것으로, 더욱 상세하게는 저전력으로 구동하면서 높은 변환 이득을 획득하는 주파수 혼합기에 관한 것이다.
주파수 혼합기는 수신단에서 안테나에 의해 수신된 매우 작은 RF 신호를 시스템 내부의 발진기로부터 출력되는 LO 신호(발진 신호)와 혼합하여 두 신호들의 주파수 차에 해당하는 IF 신호(베이스밴드 주파수 신호)로 변환하는 기능을 수행하는 장치를 의미하며, 무선통신시스템에서 널리 사용된다. 이러한 주파수 혼합기는 일반적으로 아래의 도 1에 도시된 구조를 가진다.
도 1은 종래의 주파수 혼합기를 도시한 회로도이다.
도 1을 참조하면, 상기 주파수 혼합기는 소스 회로부(100), 전달 컨덕턴스부(102), 코어 회로부(104) 및 부하부(106)를 포함한다.
소스 회로부(100)는 전류원으로서 역할을 수행하며, 하나의 엔-모스 트랜지스터(N-MOS transistor, M1)로 이루어진다.
전달 컨덕턴스부(102)는 입력된 RF 신호를 전달하며, 2개의 엔-모스 트랜지스터들(M2 및 M3)로 이루어진다. 여기서, 엔-모스 트랜지스터들(M2 및 M3)은 포화 영역(saturation region)에서 동작한다.
코어 회로부(104)는 게이트로 입력된 LO 신호와 전달 컨덕턴스부(102)로 입력된 RF 신호를 혼합하여 새로운 IF 신호를 출력시키며, 4개의 엔-모스 트랜지스터들(M4 내지 M7)로 이루어진다.
부하부(106)는 2개의 부하 저항들(RL)로 이루어지며, 전달 컨덕턴스부(102)로부터 출력된 IF 신호를 출력단들(IF+단 및 IF-단)을 통하여 출력시킨다.
이러한 구조의 주파수 혼합기에서, 소스 회로부(100), 전달 컨덕턴스부(102), 코어 회로부(104) 및 부하부(106)가 직렬로 배열되어 있으므로, 전원전압(VDD)이 특정 레벨 이상으로 항상 유지되어야 한다. 즉, 전원전압(VDD)이 높아질 수밖에 없었다.
또한, 상기 주파수 혼합기에 사용되는 모스-트랜지스터들(M1 내지 M7)이 모두 포화 영역에서 동작하므로, 모스-트랜지스터들(M1 내지 M7)을 통하여 많은 전류가 흐르게 된다. 따라서, 상기 주파수 혼합기를 저전력으로 구동시키기가 어려웠으며, 전압 헤드룸(Voltage Headroom)으로 인하여 변환 이득이 제한될 수 있었다.
본 발명의 목적은 저전력으로 구동하면서 변환 이득을 향상시키는 주파수 혼합기를 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 주파수 혼합기는 적어도 하나의 트랜지스터를 가지는 전달 컨덕턴스부; 상기 트랜지스터의 일단과 연결된 코어 회로부; 및 상기 트랜지스터의 타단과 전원전압단 사이에 연결되며, 상기 전달 컨덕턴스부를 통하여 입력된 RF 신호와 상기 코어 회로부를 통하여 입력된 LO 신호가 혼합됨에 의해 생성된 IF 신호를 출력시키는 부하부를 포함한다. 여기서, 상기 코어 회로부는 인버터로 이루어지며, 상기 트랜지스터는 문턱전압 영역에서 동작한다.
본 발명의 다른 실시예에 따른 주파수 혼합기는 적어도 하나의 제 1 트랜지스터를 가지는 전달 컨덕턴스부; 상기 제 1 트랜지스터의 일단과 연결된 코어 회로부; 및 상기 제 1 트랜지스터의 타단과 전원전압단 사이에 연결된 적어도 하나의 제 2 트랜지스터를 가지며, 상기 전달 컨덕턴스부를 통하여 입력된 RF 신호와 상기 코어 회로부를 통하여 입력된 LO 신호가 혼합됨에 의해 생성된 IF 신호를 출력시키는 부하부를 포함한다. 여기서, 상기 제 2 트랜지스터의 드레인과 게이트 사이에 제 1 저항이 배열되고, 상기 제 1 트랜지스터는 모스 트랜지스터로서 문턱전압 영역에서 동작한다.
본 발명에 따른 주파수 혼합기의 전달 컨덕턴스부에 사용되는 트랜지스터가 문턱전압 영역에서 동작하므로, 상기 주파수 혼합기가 저전력으로 구동될 수 있는 장점이 있다.
또한, 상기 주파수 혼합기의 코어 회로부가 인버터로 구성되므로, LO 신호의 입력 크기가 작아질 수 있다. 결과적으로, 상기 주파수 혼합기의 전력 소모가 감소한다.
게다가, 상기 주파수 혼합기의 부하부가 능동 소자인 모스 트랜지스터들과 높은 저항값을 가지는 부하 저항을 사용하므로, 전원전압의 크기가 낮아질 수 있고 상기 주파수 혼합기의 변환 이득이 높아질 수 있다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이 해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예들을 자세히 설명하도록 한다.
도 2는 본 발명의 일 실시예에 따른 이중 평형 구조의 주파수 혼합기를 도시한 회로도이다.
도 2를 참조하면, 본 실시예의 주파수 혼합기(frequency mixer)는 RF 신호와 발진기로부터 출력된 발진 신호인 LO 신호를 혼합하여 새로운 주파수를 가지는 IF 신호를 발생시키는 장치로서, 소스 회로부(200), 전달 컨덕턴스부(202), 코어 회로부(204) 및 부하부(206)를 포함한다. 특히, 본 실시예의 주파수 혼합기는 도 2에 도시된 바와 같이 RF단과 LO단 사이의 분리도 및 의사 잡음 제거 특성이 우수하고 2차 왜곡 선형성이 우수한 이중평형 구조로 구현될 수 있다.
소스 회로부(200)는 전류원 역할을 수행하며, 예를 들어 피-모스 트랜지스터(P-MOS transistor, M1)로 이루어질 수 있다. 여기서, 바이어스 전압(Vbias)이 제 1 피-모스 트랜지스터(M1)로 인가된다.
전달 컨덕턴스부(202)는 문턱전압 영역에서 동작하는 적어도 하나의 모스 트랜지스터를 포함한다. 여기서, 상기 문턱전압 영역(sub-threshold voltage region)은 (VGS(게이트와 소스 사이의 전압)≒VTH(상기 모스 트랜지스터의 문턱전압))인 영역을 의미한다. 결과적으로, 상기 모스 트랜지스터로 흐르는 전류의 양이 포화 영역에서 동작할 때의 전류의 양보다 상당히 작게 될 수 있어서 저전력 구현에 용이하다.
본 발명의 일 실시예에 따르면, 전달 컨덕턴스부(202)는 차동 쌍 구조로서, 4개의 엔-모스 트랜지스터들(N-MOS transistors, M6 내지 M9)로 이루어진다. 여기서, 엔-모스 트랜지스터(M6)의 드레인은 엔-모스 트랜지스터(M8)의 드레인과 연결되며, 엔-모스 트랜지스터(M7)의 드레인은 엔-모스 트랜지스터(M9)의 드레인과 연결된다. 또한, RF 신호가 RF+단을 통하여 엔-모스 트랜지스터들(M6 및 M9)의 게이트들로 입력되고, RF-단을 통하여 차동 쌍으로서 엔-모스 트랜지스터들(M7 및 M8) 의 게이트들로 입력된다.
이렇게 엔-모스 트랜지스터들(M6 내지 M9)의 게이트들로 입력된 RF 신호는 코어 회로부(204)로부터 출력된 LO 신호와 혼합됨에 의해 새로운 주파수를 가지는, 예를 들어 상기 RF 신호와 상기 LO 신호의 주파수 차에 해당하는 주파수를 가지는 IF 신호로 변환된다. 여기서, 상기 IF 신호는 상기 RF 신호와 주파수만 다를뿐 동일한 정보를 가진다.
코어 회로부(204)는 상기 LO 신호를 LO+단 및 LO-단을 통하여 입력받아 출력하는 회로로서 적어도 하나의 인버터로 이루어지며, 바람직하게는 대칭적으로 배열된 인버터들로 이루어진다. 상세하게는, 코어 회로부(204)는 마주보는 2개의 엔-모스 트랜지스터들(M2 및 M3) 및 마주보는 2개의 피-모스 트랜지스터들(M4 및 M5)을 포함한다. 여기서, LO+단이 엔-모스 트랜지스터(M2)의 게이트와 피-모스 트랜지스터(M4)의 게이트에 연결되어 제 1 인버터를 구현하며, LO-단이 엔-모스 트랜지스터(M3)의 게이트 및 피-모스 트랜지스터(M5)의 게이트로 연결되어 제 2 인버터를 구현한다. 이렇게 코어 회로부(204)를 인버터로 구현하면 상기 인버터가 증폭기 역할도 함께 수행하므로 LO+단 및 LO-단으로 입력되는 LO 신호의 레벨이 종래의 주파수 혼합기에 사용되는 LO 신호의 레벨보다 낮아도 코어 회로부(204)는 동일한 크기의 LO 신호를 출력할 수 있다. 따라서, 본 실시예의 주파수 혼합기의 전력 소모가 감소될 수 있다.
또한, 코어 회로부(204)는 LO+단과 노드(n1, 모스 트랜지스터들(M2 및 M4) 사이에 위치함) 사이에 연결되는 피드백 저항(RF)과 LO-단과 노드(n2, 모스 트랜지스터들(M3 및 M5) 사이에 위치함) 사이에 연결되는 피드백 저항(RF)을 더 포함할 수 있다. 이러한 저항들(RF)은 모스 트랜지스터들(M2 내지 M5)을 각기 포화 영역(saturation region)에서 동작시키는 역할을 수행한다. 상세하게는, 포화 영역 조건은 아래의 수학식1과 같다.
VGS-VTH≤VDS, 여기서, VGS는 게이트와 소스 사이의 전압이고, VTH는 해당 모스 트랜지스터의 문턱전압이며, VDS는 드레인과 소스 사이의 전압이다.
위 수학식 1을 살펴보면, VGS-VTH=VG-VS-VTH≤VD-VS이다. 여기서, DC 관점에서 각 모스 트랜지스터들(M2 내지 M5)의 드레인과 게이트가 연결되므로, 즉 VG=VD이므로, -VS-VTH≤-VS가 된다. 즉, 모스 트랜지스터들(M2 내지 M5)은 항상 포화 영역에서 동작하며, 결과적으로 코어 회로부(204)가 안정적으로 동작할 수 있다.
본 발명의 일 실시예에 따르면, 피-모스 트랜지스터들(M4 및 M5)의 폭(Width)은 엔-모스 트랜지스터들(M2 및 M3)의 폭의 두배인 것이 바람직하다. 이것은 엔-모스 트랜지스터의 전자 이동성이 피-모스 트랜지스터의 전자 이동성보다 2배 더 높기 때문이다. 이렇게 설정함에 의해 모스 트랜지스터들(M2 내지 M4)은 각기 대칭 전달 특성을 가지면서 큰 전압 스윙을 구현할 수 있다.
부하부(206)는 저항 2개로 이루어진 종래의 부하부와 달리 능동 소자인 모스 -트랜지스터들(M10 및 M11) 및 수동 소자인 저항들(RL)로 이루어진다.
모스 트랜지스터(M10)는 전원전압단과 전달 컨덕턴스부(202)의 모스 트랜지스터(M6) 사이에 연결되며, 모스 트랜지스터(M11)는 상기 전원전압단과 전달 컨덕턴스부(202)의 모스 트랜지스터(M9) 사이에 연결된다. 이 경우, 출력단들(IF+단 및 IF-단)은 모스 트랜지스터들(M10 및 M11)의 드레인들에 각기 연결된다. 여기서, 상기 IF 신호는 출력단들(IF+단 및 IF-단)을 통하여 타소자로 출력된다.
즉, 수동 소자인 저항들이 전원전압단과 코어 회로부에 배열되던 종래의 부하부와 달리, 본 실시예의 부하부(206)는 상기 전원전압단과 전달 컨덕턴스부(202) 사이에 모스 트랜지스터들(M10 및 M11)이 배열된다. 이 경우, 모스 트랜지스터들(M10 및 M11)의 전압 강하가 저항들의 전압 강하보다 작으므로, 전원전압(VDD)은 종래의 주파수 혼합기에서의 전원전압(VDD)보다 낮아질 수 있다.
또한, 저항(RL)은 모스 트랜지스터(M10)의 게이트와 드레인 사이 및 모스 트랜지스터(M11)의 게이트와 드레인 사이에 연결된다. 이 경우, 저항들(RL)은 높은 값을 가지도록 설정된다. 따라서, 저항들(RL) 사이의 노드(n7)는 AC 그라운드 역할을 하게 되며, 즉 모스 트랜지스터들(M10 및 M11)의 게이트들로 로우 로직(low logic)이 입력되며, 그 결과 모스 트랜지스터들(M10 및 M11)은 항상 온 상태를 유지한다.
이러한 구조에서, 본 실시예의 주파수 혼합기의 변환 이득(Conversion Gain), 즉 gmRL(gm은 전달 컨덕턴스부(202)의 모스 트랜지스터의 컨덕턴 스(conductance)를 의미함)을 살펴보면, 저항(RL)이 큰 값을 가지므로, 변환 이득 또한 높게 유지할 수 있다.
결론적으로, 종래의 주파수 혼합기에서와 달리, 본 실시예의 주파수 혼합기는 전력 소모를 감소시키면서도 변환 이득을 높게 유지할 수 있다. 상세하게는, 종래의 주파수 혼합기에서는 높은 값의 저항들(RL)로 인하여 전압 강하가 상당히 발생하며, 따라서 저항들(RL)로 인한 전압 강하로 인하여 헤드룸 문제가 발생되며, 그 결과 하단의 트랜지스터들이 트라이오드 영역에서 동작하게 된다. 그러나, 하단의 트랜지스터들이 포화 영역에서 동작하여야 하므로 저항들(RL)의 저항값을 작은 값으로 설정하여야만 했다. 결과적으로, 상기 주파수 혼합기의 변환 이득이 작아질 수 밖에 없었다. 그러나, 본 실시예의 주파수 혼합기의 부하부(206)는 모스 트랜지스터들(M10 및 M11)을 사용하여 저전력을 구현하면서 저항들(RL)의 저항값들을 크게 설정하여 변환 이득을 향상시킨다.
요컨대, 본 실시예의 주파수 혼합기는 위에서 설명한 바와 같이 세가지 특징들을 가진다.
첫째, 전달 컨덕턴스부(202)의 모스 트랜지스터들(M6 내지 M9)을 각기 문턱전압 영역에서 동작하도록 설정하여 전력 소모를 감소시킨다.
둘째, 코어 회로부(204)를 인버터로 구성함에 의해 LO 신호의 크기를 감소시켜 전력 소모를 감소시킨다. 물론, 저항들(RL)을 이용하여 코어 회로부(204)의 모스 트랜지스터들(M2 내지 M5)을 각기 포화 영역에서 동작시킨다.
셋째, 부하부(206)에서 상기 전원전압단과 전달 컨덕턴스부(202) 사이에 능동 소자인 모스 트랜지스터들(M10 및 M11)을 사용하여 전력 소모를 감소시킨다. 이와 함께, 상기 주파수 혼합기는 부하 저항들(RL)을 높은 값으로 설정하여 상기 주파수 혼합기의 변환 이득을 개선시킨다.
본 발명의 주파수 혼합기는 위 3가지 특징들을 혼합하여 다양하게 변형될 수 있다.
예를 들어, 전달 컨덕턴스부(202)의 모스 트랜지스터들(M6 내지 M9)을 각기 문턱전압 영역에서 동작시키도록 구현하고, 코어 회로부를 인버터 구조가 아닌 대칭적으로 배열된 모스 트랜지스터들로 구현하거나 부하부를 능동 소자인 모스 트랜지스터들을 사용하지 않고 저항들로만 구현할 수도 있다.
다른 예로, 코어 회로부를 인버터로 구현하고 전달 컨덕턴스부 및/또는 부하부를 종래의 주파수 혼합기와 동일하거나 유사한 구조로 구현할 수 있다.
또 다른 예로, 부하부를 능동 소자인 모스 트랜지스터들과 높은 저항값들을 가지는 저항들로 구현하고, 전달 컨덕턴스부 및/또는 코어 회로부는 종래의 주파수 혼합기와 동일하거나 유수한 구조로 구현할 수 있다.
위에서 언급하지는 않았지만, 소스 회로부(200)는 대칭적으로 배열된 2개의 모스 트랜지스터들을 사용하여 상기 모스 트랜지스터들을 스위칭적으로 동작시킬 수도 있다.
도 3은 LO 신호 파워값에 따른 주파수 혼합기의 변환 이득을 도시한 도면이다.
도 3을 참조하면, 본 발명의 주파수 혼합기의 코어 회로부(204)를 인버터로 구현함에 의해 약 -2㏈m 전후의 LO 신호 파워값에서 최대값 약 14㏈의 변환 이득을 얻음이 확인된다. 즉, 최소 0㏈m의 LO 신호 파워값을 보장하여야 했던 종래의 주파수 혼합기에 비하여 본 발명의 주파수 혼합기에서 더 낮은 LO 신호 파워값이 사용될 수 있다. 결과적으로, 본 발명의 주파수 혼합기의 전력 소모가 종래의 주파수 혼합기에 비하여 감소할 수 있다.
도 4는 RF 주파수에 따른 주파수 혼합기의 변환 이득을 도시한 도면이다.
도 4를 참조하면, 약 3.5㎓에서 최대 변환 이득인 14㏈를 얻음이 확인되며, 이는 종래의 주파수 혼합기에서의 최대 변환 이득보다 크다. 즉, 저항들만을 사용하였던 종래의 부하부와 달리, 본 발명의 주파수 혼합기는 부하부(206)를 능동 소자인 모스 트랜지스터들과 저항들을 사용하여 전압 헤드룸(Voltage Headroom) 문제를 해결함과 동시에 높은 변환 이득을 획득한다.
또한, 약 10㏈과 약 14㏈ 사이의 변환 이득은 주파수 혼합기에서 사용 가능한 변환 이득 범위로서, 본 발명의 주파수 혼합기가 약 3㎓ 내지 약 10.5㎓에서 이러한 변환 이득을 얻을 수 있으므로 상기 주파수 혼합기를 초광대역(Ultra Wide Band, UWB)에 사용할 수 있다.
상기한 본 발명의 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 주파수 혼합기를 도시한 회로도이다.
도 2는 본 발명의 일 실시예에 따른 이중 평형 구조의 주파수 혼합기를 도시한 회로도이다.
도 3은 LO 신호 파워값에 따른 주파수 혼합기의 변환 이득을 도시한 도면이다.
도 4는 RF 주파수에 따른 주파수 혼합기의 변환 이득을 도시한 도면이다.

Claims (12)

  1. 적어도 하나의 트랜지스터를 가지는 전달 컨덕턴스부;
    상기 트랜지스터의 일단과 연결된 코어 회로부; 및
    상기 트랜지스터의 타단과 전원전압단 사이에 연결되며, 상기 전달 컨덕턴스부를 통하여 입력된 RF 신호와 상기 코어 회로부를 통하여 입력된 LO 신호가 혼합됨에 의해 생성된 IF 신호를 출력시키는 부하부를 포함하되,
    상기 코어 회로부는 인버터로 이루어지고, 상기 트랜지스터는 문턱전압 영역에서 동작하는 것을 특징으로 하는 주파수 혼합기.
  2. 삭제
  3. 제 1 항에 있어서, 상기 전달 컨덕턴스부는 소스들이 상호 연결된 제 1 엔-모스 트랜지스터와 제 2 엔-모스 트랜지스터를 포함하며, 상기 코어 회로부는 직렬로 연결된 제 1 피-모스 트랜지스터 및 제 3 엔-모스 트랜지스터를 가지되,
    LO단이 상기 제 1 피-모스 트랜지스터와 상기 제 3 엔-모스 트랜지스터의 게이트들로 각기 연결되고, 제 1 엔-모스 트랜지스터의 소스와 상기 제 2 엔-모스 트랜지스터의 소스 사이의 제 1 노드는 상기 제 1 피-모스 트랜지스터의 드레인과 상기 제 3 엔-모스 트랜지스터의 드레인 사이의 제 2 노드와 연결되며, 상기 LO단과 상기 제 2 노드 사이에는 제 1 저항이 배열되는 것을 특징으로 하는 주파수 혼합기.
  4. 제 3 항에 있어서, 상기 부하부는,
    상기 제 1 엔-모스 트랜지스터와 상기 전원전압단 사이에 연결된 제 2 피-모스 트랜지스터; 및
    상기 제 2 피-모스 트랜지스터의 드레인과 게이트 사이에 연결된 제 2 저항을 포함하되,
    상기 제 2 저항은 상기 제 2 피-모스 트랜지스터가 항상 턴-온시키도록 큰 저항값을 가지는 것을 특징으로 하는 주파수 혼합기.
  5. 제 3 항에 있어서, 상기 주파수 혼합기는,
    상기 제 1 피-모스 트랜지스터와 상기 전원전압단 사이에 연결되며, 전류 소스원으로 동작하는 소스 회로부를 더 포함하되,
    상기 소스 회로부는 적어도 하나의 피-모스 트랜지스터를 가지는 것을 특징으로 하는 주파수 혼합기.
  6. 제 4 항에 있어서, 상기 전달 컨덕턴스부는 차동 쌍으로서 상기 제 1 엔-모스 트랜지스터 및 상기 제 2 엔-모스 트랜지스터와 대칭적으로 배열된 제 4 엔-모스 트랜지스터 및 제 5 엔-모스 트랜지스터를 더 포함하고,
    상기 코어 회로부는 차동 쌍으로서 상기 제 1 피-모스 트랜지스터, 상기 제 3 엔-모스 트랜지스터 및 제 1 저항과 대칭적으로 배열된 제 3 피-모스 트랜지스터, 제 6 엔-모스 트랜지스터 및 제 3 저항을 더 포함하며,
    상기 부하부는 차동 쌍으로서 제 2 피-모스 트랜지스터 및 제 2 저항과 대칭적으로 배열된 제 4 피-모스 트랜지스터 및 제 4 저항을 더 포함하되,
    상기 전달 컨덕턴스부의 엔-모스 트랜지스터들은 각기 문턱전압 영역에서 동작하며, 상기 코어 회로부 및 상기 부하부의 피-모스 트랜지스터들 및 엔-모스 트랜지스터들은 포화 영역에서 동작하는 것을 특징으로 하는 주파수 혼합기.
  7. 적어도 하나의 제 1 트랜지스터를 가지는 전달 컨덕턴스부;
    상기 제 1 트랜지스터의 일단과 연결된 코어 회로부; 및
    상기 제 1 트랜지스터의 타단과 전원전압단 사이에 연결된 적어도 하나의 제 2 트랜지스터를 가지며, 상기 전달 컨덕턴스부를 통하여 입력된 RF 신호와 상기 코어 회로부를 통하여 입력된 LO 신호가 혼합됨에 의해 생성된 IF 신호를 출력시키는 부하부를 포함하되,
    상기 제 2 트랜지스터의 드레인과 게이트 사이에 제 1 저항이 배열되고, 상기 제 1 트랜지스터는 모스 트랜지스터로서 문턱전압 영역에서 동작하는 것을 특징으로 하는 주파수 혼합기.
  8. 제 7 항에 있어서, 상기 코어 회로부는 인버터로 이루어지는 것을 특징으로 하는 주파수 혼합기.
  9. 제 8 항에 있어서, 상기 전달 컨덕턴스부는 소스들이 상호 연결된 제 1 엔-모스 트랜지스터와 제 2 엔-모스 트랜지스터를 포함하며, 상기 코어 회로부는 직렬로 연결된 제 1 피-모스 트랜지스터 및 제 3 엔-모스 트랜지스터를 가지되,
    LO단이 상기 제 1 피-모스 트랜지스터와 상기 제 3 엔-모스 트랜지스터의 게이트들로 각기 연결되고, 제 1 엔-모스 트랜지스터의 소스와 상기 제 2 엔-모스 트랜지스터의 소스 사이의 제 1 노드는 상기 제 1 피-모스 트랜지스터의 드레인과 상기 제 3 엔-모스 트랜지스터의 드레인 사이의 제 2 노드와 연결되며, 상기 LO단과 상기 제 2 노드 사이에는 제 2 저항이 배열되는 것을 특징으로 하는 주파수 혼합기.
  10. 제 9 항에 있어서, 상기 제 1 저항은 상기 제 2 피-모스 트랜지스터가 항상 턴-온시키도록 큰 저항값을 가지는 것을 특징으로 하는 주파수 혼합기.
  11. 제 9 항에 있어서, 상기 주파수 혼합기는,
    상기 제 1 피-모스 트랜지스터와 상기 전원전압단 사이에 연결되며, 전류 소스원으로 동작하는 소스 회로부를 더 포함하되,
    상기 소스 회로부는 적어도 하나의 피-모스 트랜지스터를 가지는 것을 특징으로 하는 주파수 혼합기.
  12. 제 10 항에 있어서, 상기 전달 컨덕턴스부는 차동 쌍으로서 상기 제 1 엔-모스 트랜지스터 및 상기 제 2 엔-모스 트랜지스터와 대칭적으로 배열된 제 4 엔-모스 트랜지스터 및 제 5 엔-모스 트랜지스터를 더 포함하고,
    상기 부하부는 차동 쌍으로서 제 2 피-모스 트랜지스터 및 제 1 저항과 대칭적으로 배열된 제 4 피-모스 트랜지스터 및 제 3 저항을 더 포함하며,
    상기 코어 회로부는 차동 쌍으로서 상기 제 1 피-모스 트랜지스터, 상기 제 3 엔-모스 트랜지스터 및 제 2 저항과 대칭적으로 배열된 제 3 피-모스 트랜지스터, 제 6 엔-모스 트랜지스터 및 제 4 저항을 더 포함하되,
    상기 전달 컨덕턴스부의 엔-모스 트랜지스터들은 각기 문턱전압 영역에서 동작하며, 상기 코어 회로부 및 상기 부하부의 피-모스 트랜지스터들 및 엔-모스 트랜지스터들은 포화 영역에서 동작하는 것을 특징으로 하는 주파수 혼합기.
KR1020080115755A 2008-11-20 2008-11-20 주파수 혼합기 KR101013382B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080115755A KR101013382B1 (ko) 2008-11-20 2008-11-20 주파수 혼합기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080115755A KR101013382B1 (ko) 2008-11-20 2008-11-20 주파수 혼합기

Publications (2)

Publication Number Publication Date
KR20100056783A KR20100056783A (ko) 2010-05-28
KR101013382B1 true KR101013382B1 (ko) 2011-02-14

Family

ID=42280732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080115755A KR101013382B1 (ko) 2008-11-20 2008-11-20 주파수 혼합기

Country Status (1)

Country Link
KR (1) KR101013382B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101663417B1 (ko) * 2015-03-30 2016-10-07 한양대학교 산학협력단 높은 이득을 가지는 단일 평형 주파수 혼합기 및 이중 평형 주파수 혼합기
KR102286754B1 (ko) * 2019-08-13 2021-08-06 경희대학교 산학협력단 폴디드 스위칭 구조의 단측파대역 주파수 혼합기

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0837556A1 (en) 1996-10-21 1998-04-22 Lucent Technologies Inc. Four terminal RF mixer device
KR20010027910A (ko) * 1999-09-16 2001-04-06 정선종 단극 스위치를 이용한 길버트 셀 주파수 혼합기
KR20060044314A (ko) * 2004-09-08 2006-05-16 삼성전자주식회사 주파수 혼합 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0837556A1 (en) 1996-10-21 1998-04-22 Lucent Technologies Inc. Four terminal RF mixer device
KR20010027910A (ko) * 1999-09-16 2001-04-06 정선종 단극 스위치를 이용한 길버트 셀 주파수 혼합기
KR20060044314A (ko) * 2004-09-08 2006-05-16 삼성전자주식회사 주파수 혼합 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"A CMOS Switched Transconductor Mixer", IEEE Journal of Solid-State Circuits, Vol. 39, NO.8 (2004.8).*

Also Published As

Publication number Publication date
KR20100056783A (ko) 2010-05-28

Similar Documents

Publication Publication Date Title
US7973587B2 (en) Transconductor having high linearity and programmable gain and mixer using the same
US7193466B2 (en) Operational transconductance amplifier with DC offset elimination and low mismatch
JP4850669B2 (ja) 低電圧低電力ａｂ級出力段
US9503022B2 (en) Balanced up-conversion mixer
KR100275177B1 (ko) 저전압차동증폭기
US8953346B2 (en) Converting circuit for converting input voltage into output current
KR101470509B1 (ko) 전압이득과 선형성이 개선된 주파수 혼합기
US9722553B2 (en) High-frequency amplifier circuit
KR101085698B1 (ko) 주파수 혼합 장치
EP1776765A1 (en) Frequency divider
US7642816B2 (en) Transconductor
JP4580882B2 (ja) 半導体集積回路
KR101013382B1 (ko) 주파수 혼합기
US10116267B2 (en) Single-ended amplifier circuit with improved chopper configuration
US6531920B1 (en) Differential amplifier circuit
US20070004369A1 (en) Mixer
US7379727B2 (en) RF front-end receiver
KR101002777B1 (ko) 능수동 주파수 변환기 및 그 구동 방법
JP2008206004A (ja) ミキサ回路
KR102056546B1 (ko) 주파수 혼합기
US20110063013A1 (en) Mixer circuit
JP2005269232A (ja) 周波数混合器
KR101013381B1 (ko) 주파수 혼합기
KR102030908B1 (ko) 저전력 cmos를 이용한 주파수 혼합기
KR20130032501A (ko) 주파수 혼합기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141203

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee