KR101085698B1

KR101085698B1 - 주파수 혼합 장치

Info

Publication number: KR101085698B1
Application number: KR1020050020622A
Authority: KR
Inventors: 비빈 조지 페루마나; 수딥토 차크라보티; 이창호; 조이 라스커; 우상현
Original assignee: 조지아 테크 리서치 코오포레이션; 삼성전자주식회사
Priority date: 2004-09-08
Filing date: 2005-03-11
Publication date: 2011-11-22
Also published as: KR20060044314A; US7113008B2; US20060057998A1

Abstract

본 발명은 P-채널 금속 산화물 반도체(P-channel Metal Oxide Semiconductor : PMOS)형 트랜지스터와 N-채널 금속 산화물 반도체(N-channel Metal Oxide Semiconductor : NMOS)형 트랜지스터를 캐스코드 방식으로 연결하고, PMOS형 트랜지스터와 NMOS형 트랜지스터의 벌크에 국부 발진 신호를 인가하여 게이트에 인가된 입력 신호를 LO 신호와 혼합하는 주파수 혼합 장치에 관한 것으로, LO 신호를 트랜지스터의 벌크에 인가하므로 벌크와 게이트의 높은 아이솔레이션 특성에 의해 LO 신호의 누설이 방지되어 직류 오프셋 전압이 줄어드는 효과가 있고, 이에 본 발명에 따른 주파수 혼합 장치는 직접 변환 수신기에 적용될 수 있다. 그리고 본 발명에 따른 주파수 혼합 장치는 PMOS형 트랜지스터와 NMOS형 트랜지스터가 캐스코드 방식으로 연결되어 그 구조가 인버터 구조와 유사하므로 SDR 적용 시 모뎀 부분의 FPGA에 통합 구현될 수 있다. 그리고 문턱 전압의 스위칭을 이용하여 주파수 혼합을 하므로 잡음 지수가 작고, 낮은 공급 전압 범위에서도 사용할 수 있어 전력 소모가 적은 효과가 있다.

주파수 혼합, 벌크

Description

주파수 혼합 장치{Apparatus for mixing frequency}

도 1은 종래의 주파수 혼합 장치의 구성도.

도 2는 본 발명의 제 1 실시 예에 따른 주파수 혼합 장치의 회로도.

도 3은 본 발명에 제 2 실시 예에 따른 주파수 혼합 장치의 회로도.

본 발명은 주파수 혼합 장치에 관한 것으로, 보다 상세하게는 P-채널 금속 산화물 반도체(P-channel Metal Oxide Semiconductor : PMOS)형 트랜지스터와 N-채널 금속 산화물 반도체(N-channel Metal Oxide Semiconductor : NMOS)형 트랜지스터를 캐스코드(Cascode) 방식으로 연결하고, PMOS형 트랜지스터와 NMOS형 트랜지스터의 벌크(Bulk)에 국부 발진(Local Oscillator : LO) 신호를 인가하여 게이트(Gate)에 인가된 입력 신호를 LO 신호와 혼합하는 주파수 혼합 장치에 관한 것이다.

일반적으로 이동통신 시스템의 라디오 주파수(Radio Frequency : RF) 트랜시 버(Transceiver)를 설계할 경우, 주파수 변환을 위하여 혼합 장치(Mixer)를 사용하게 되는데, 이러한 혼합 장치는 다이오드나 금속 반도체 전계 효과 트랜지스터(Metal-Semiconductor Field Effect Transistor)의 비선형성을 이용하므로 RF 신호(또는 중간 주파수(Intermediate Frequency : IF) 신호)와 LO 신호를 인가하였을 때, 다수의 원치 않는 불요파(고조파)와 상호변조 왜곡 신호가 발생된다.

도 1은 종래의 주파수 혼합 장치의 구성도이다. 도 1에 도시된 주파수 혼합 장치는 일종의 곱셈기로서, 출력 신호(V_out)는 입력 신호(V_in)와 LO 신호(V_LO)를 곱한 것과 같다. 즉, LO 신호(V_LO)의 전압 레벨에 입력 신호(V_in)가 실리게 되고, 주파수는 LO 신호(V_LO)의 주파수를 그대로 유지하는 출력 신호(V_out)를 얻게 된다.

도 1의 주파수 혼합 장치에는 모두 세 개의 차동 증폭기가 포함되어 있다. 먼저 두개의 트랜지스터 Q1, Q2로 이루어진 차동 증폭기는 입력 신호(V_in)의 차에 비례하는 출력(각 트랜지스터의 콜렉터 전류의 차 I_C1-I_C2)을 발생시킨다. 즉, 입력 신호(V_in)의 값이 (+) 방향과 (-) 방향으로 스윙함에 따라 각 트랜지스터 Q1, Q2의 콜렉터 전류(I_C1, I_C2)의 크기도 함께 스윙하는 것이다.

그러나 트랜지스터 Q1의 콜렉터 전류(I_C1)는 트랜지스터 Q3, Q4로 구성된 또 다른 차동 증폭기의 출력 전류이고, 트랜지스터 Q2의 콜렉터 전류(I_C2)도 트랜지스터 Q5, Q6으로 구성된 또 다른 차동 증폭기의 출력 전류이다. 트랜지스터 Q3, Q4로 구성된 차동 증폭기와 트랜지스터 Q5, Q6으로 구성된 차동 증폭기는 모두 LO 신호(V_LO)의 차에 비례하는 출력을 발생시킨다. 즉, 트랜지스터 Q3, Q4로 구성된 차동 증폭기와 트랜지스터 Q5, Q6으로 구성된 차동 증폭기 역시 LO 신호(V_LO)가 스윙함에 따라 각각의 출력 (I_C3-I_C5)과 (I_C4-I_C6) 역시 스윙하게 되는데, 이때 스윙 방향은 서로 반대 방향이다. 결과적으로 두개의 트랜지스터 Q3, Q4는 상보 동작하는 스위치로 대신할 수 있으며, 또 다른 두개의 트랜지스터 Q5, Q6 역시 상보 동작하는 스위치로 대신할 수 있다. 이 같은 스위치의 개념으로 볼 때 두개의 트랜지스터 Q3, Q6은 동시에 온·오프 되며, 또 다른 두개의 트랜지스터 Q4, Q5 역시 동시에 온·오프 됨을 알 수 있다.

저항 R_L1을 흐르는 전류(I_L1)는 곧 트랜지스터 Q3의 콜렉터 전류(I_C3)와 트랜지스터 Q5의 콜렉터 전류(I_C5)의 합과 같다. 또한 저항 R_L2을 흐르는 전류(I_L2) 역시 트랜지스터 Q4의 콜렉터 전류(I_C4)와 트랜지스터 Q6의 콜렉터 전류(I_C6)의 합과 같다.

따라서 트랜지스터 Q1과 Q2로 구성된 차동 증폭기의 동작이 트랜지스터 Q3과 Q4로 구성된 차동 증폭기와 트랜지스터 Q5와 Q6으로 구성된 차종 증폭기의 동작에 따라 좌우되며, 이는 곧 출력 신호(V_out)가 LO 신호(V_LO)의 전압 레벨에 입력 신호(V_in)의 파형이 실리게 됨을 의미하는 것이다. 이와 같은 차동 증폭기 타입의 주파 수 혼합 장치는 매우 일반적인 것으로, 그 출력 신호(V_out)는 V_out= R_L/R_{E ·}V_{in ·}V_LO와 같이 표현할 수 있다.

그러나 이와 같은 종래의 주파수 혼합 장치는 LO 신호를 통하여 입력 신호를 스위칭 제어함으로써 주파수의 혼합을 구현하는 것으로, 동작 특성 가운데 선형성이 극히 떨어지고, 낮은 공급 전압 범위에서는 사용할 수 없어 상대적으로 공급 전압 범위를 높이면 전력 소모가 커지는 문제점이 있으며, 트랜지스터의 누설 전류로 인해 직류(Direct Current : DC) 오프셋(Offset) 전압이 높은 문제점이 있다.

상술한 바와 같은 문제점을 해결하기 위하여, 본 발명의 목적은 트랜지스터를 캐스코드 방식으로 연결하여 낮은 공급 전압 범위에서 사용할 수 있는 주파수 혼합 장치를 제공하는데 있다.

본 발명의 다른 목적은 트랜지스터의 벌크 포트(Port)에 LO 신호를 인가하여 DC 오프셋 전압이 낮은 주파수 혼합 장치를 제공하는데 있다.

이를 위하여, 본 발명에 따른 주파수 혼합 장치는, 전원 전압에 소스(Source)가 연결되고, 게이트에 입력 신호가 인가되며, 벌크에 국부 발진 신호가 인가되는 PMOS형 트랜지스터와; 접지에 소스가 연결되고, 상기 PMOS형 트랜지스터 의 드레인(Drain)에 드레인이 연결되며, 게이트에 상기 입력 신호가 인가되고, 벌크에 상기 국부 발진 신호가 인가되는 NMOS형 트랜지스터를 구비하여, 상기 입력 신호와 상기 국부 발진 신호를 혼합하여 상기 PMOS형 트랜지스터 및 상기 NMOS형 트랜지스터의 드레인으로 출력하는 것을 특징으로 한다.

그리고, 본 발명은 상기 PMOS형 트랜지스터의 벌크와 상기 국부 발진 신호가 인가되는 단자 사이에 직렬 연결된 제 1 캐패시터; 상기 NMOS형 트랜지스터의 벌크와 상기 국부 발진 신호가 인가되는 단자 사이에 직렬 연결된 제 2 캐패시터; 상기 PMOS형 트랜지스터의 소스와 벌크 사이에 병렬 연결된 제 1 저항; 상기 NMOS형 트랜지스터의 소스와 벌크 사이에 병렬 연결된 제 2 저항; 상기 PMOS형 트랜지스터의 드레인과 상기 NMOS형 트랜지스터의 드레인이 연결된 단자와, 상기 접지 사이에 병렬 연결된 제 3 저항; 상기 PMOS형 트랜지스터의 게이트와 상기 NMOS형 트랜지스터의 게이트가 연결된 단자와, 상기 입력 신호가 인가되는 단자 사이에 인덕터를 더 구비할 수 있다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부 도면을 참조하여 상세히 설명한다.

도 2는 본 발명의 제 1 실시 예에 따른 주파수 혼합 장치의 회로도이다.

도시된 바와 같이 본 발명에 따른 주파수 혼합 장치는 PMOS형 트랜지스터(P1)와 NMOS형 트랜지스터(N1)가 캐스코드 방식으로 연결된다. 즉, PMOS형 트랜지스터(P1)의 드레인이 NMOS형 트랜지스터(N1)의 드레인과 연결된다.

그리고 본 발명은 PMOS형 트랜지스터(P1)의 게이트와 NMOS형 트랜지스터(N1) 의 게이트를 서로 연결하여 이곳으로 입력 신호(V_in)를 인가하고, PMOS형 트랜지스터(P1)와 NMOS형 트랜지스터(N1)의 벌크를 서로 연결하여 이곳으로 LO 신호(LO)를 인가한다.

한편 서로 연결된 PMOS형 트랜지스터(P1)와 NMOS형 트랜지스터(N1)의 드레인에서 출력 신호(V_out)가 출력된다.

PMOS형 트랜지스터(P1)의 소스는 전원 전압과 연결되고, NMOS형 트랜지스터(N1)의 소스는 접지된다.

본 발명에 따른 주파수 혼합 장치는, 입력 신호(V_in)로 RF 신호가 인가되면 LO 신호(LO)와 혼합하여 출력 신호(V_out)로 IF 신호를 출력하고, 입력 신호(V_in)로 IF 신호가 인가되면 LO 신호(LO)와 혼합하여 출력 신호(V_out)로 RF 신호를 출력한다.

이하, 주파수가 혼합되는 원리를 수학식을 참조하여 설명한다.

NMOS형 트랜지스터(N1)에 대하여 전류 i_D는 수학식 1과 같다.

수학식 1에서 β는 electron mobility, oxide capacitance, device width, device length의 상수값, v_GS는 NMOS형 트랜지스터(N1)의 게이트와 소스 간의 전압 값, v_t는 NMOS형 트랜지스터(N1)의 문턱(Threshold) 전압값, λ는 channel length modulation coefficient, v_DS는 NMOS형 트랜지스터(N1)의 드레인과 소스 간의 전압값이다.

그리고 v_t는 수학식 2와 같으므로, 수학식 1과 수학식 2에 의해 수학식 3을 구할 수 있다.

수학식 2에서 v_t0는 body effect가 없을 때의 threshold전압,

는 body effect coefficient, φ _f는 work function, v_SB는 NMOS형 트랜지스터(N1)의 소스와 벌크 간의 전압값이다.

수학식 3에서

에 대해 테일러 시리즈(Taylor Series) 전개식을 이용하면 수학식 4을 구할 수 있다.

수학식 4는

의 형태이므로, 수학식 4를

의 형태로 변환하면, 수학식 5와 같다.

이러한 수학식 5는 PMOS형 트랜지스터(P1)와 NMOS형 트랜지스터(N1)의 벌크로 LO 신호가 입력되면, 저조파(低調波, Subharmonic)의 혼합이 쉽게 수행되는 것을 보여준다.

고조파(高調波, Harmonic)의 혼합의 경우 변환 이득은 수학식 5에 의해 추론될 수 있다.

v_GS에 RF 신호가 인가되고, v_SB에 LO신호가 인가되므로, (v_GS-v_t)와 v_SB를 각각 수학식 6과 수학식 7로 가정하면, 수학식 5에 의해 고조파의 변환 이득은 수학식 8, 9, 10과 같이 나타낼 수 있다.

수학식 6에서 A'₁, B'₁, A₁, B₁는 상수이고 ω_RF는 RF 주파수이며, 수학식 7에서 A'₂, B'₂, A₂, B₂는 상수이고, ω_LO는 LO 주파수이다. 수학식 8은 LO 주파수에 의한 주파수 변환을, 수학식 9는 2×LO 주파수에 의한 주파수 변환을, 수학식 10은 3×LO 주파수에 의한 주파수 변환을 나타낸다. 이와 같이 혼합(Mixing)을 드레인 전류의 변화가 아닌 문턱전압의 변화를 이용하여 수행하는 것으로 구현될 수 있음을 증명한다.

도 3은 본 발명에 제 2 실시 예에 따른 주파수 혼합 장치의 회로도로, 도 2와 같은 구성에 대한 도면 부호는 동일하게 사용하며 중복된 설명은 생략한다.

도 3은 도시된 바와 같이 도 2의 구성에 저항과 캐패시터 및 인덕터를 더 구비한 것이다.

인덕터 L은 입력 신호(V_in)의 임피던스 매칭을 위해 구비되고, 캐패시터 C_c는 DC 성분을 제거하기 위해 구비되고, 저항 R_b와 R_L은 DC 전압을 조절하기 위하여 구비된 것이다.

상술한 바와 같이, 본 발명은 LO 신호를 트랜지스터의 벌크에 인가하므로 벌크와 게이트의 높은 아이솔레이션(Isolation) 특성에 의해 LO 신호의 누설이 방지되어 DC 오프셋 전압이 줄어드는 효과가 있고, 이에 본 발명에 따른 주파수 혼합 장치는 직접 변환 수신기(Direct Conversion Receiver : DCR)에 적용될 수 있다. 특히, 본 발명은 특정 애플리케이션(Application)이 아닌 범용 단말기에 적용될 수 있는 DC 오프셋 감쇄 방법이다.

그리고 본 발명에 따른 주파수 혼합 장치는 PMOS형 트랜지스터와 NMOS형 트랜지스터가 캐스코드 방식으로 연결되어 그 구조가 인버터(Inverter) 구조와 유사하므로 SDR(Software-Defined Radio) 적용 시 모뎀 부분의 FPGA(Field-Programmable Gate Array)에 통합 구현될 수 있다.

그리고 문턱전압의 스위칭을 이용하여 주파수 혼합을 하므로 잡음 지수가 작고, 낮은 공급 전압 범위에서도 사용할 수 있어 전력 소모가 적은 효과가 있다. 또한, PMOS형 트랜지스터와 NMOS형 트랜지스터 사이에서 출력을 뽑아내므로 출력 임피던스(Output Impedance)를 크게 하여 이득을 키울 수 있다.

또한, 기존의 DC 오프셋의 감쇄 방법은 애플리케이션별로 해결하는 방법이 다르고 가능한 애플리케이션이 한정되어 있으나, 본 발명은 근본적으로 DC 오프셋의 발생 원인을 차단하는 방법으로, 현재의 GSM(Global System for Mobile Telecommunication), CDMA(Code Division Multiple Access), WLAN(Wireless Local Area Network) 뿐만 아니라 4G(Fourth Generation Wireless) 이동통신 단말기 등 모든 소형, 저전력이 필요한 단말에 사용이 가능하다.

Claims

주파수 혼합 장치에 있어서,

전원 전압에 소스가 연결되고, 게이트에 입력 신호가 인가되며, 벌크에 국부 발진 신호가 인가되는 P-채널 금속 산화물 반도체(P-channel Metal Oxide Semiconductor: PMOS)형 트랜지스터와,

접지에 소스가 연결되고, 상기 PMOS형 트랜지스터의 드레인에 드레인이 연결되며, 게이트에 상기 입력 신호가 인가되고, 벌크에 상기 국부 발진 신호가 인가되는 N-채널 금속 산화물 반도체(N-channel Metal Oxide Semiconductor : NMOS)형 트랜지스터를 포함하며,

상기 입력 신호와 상기 국부 발진 신호를 혼합하여 상기 PMOS형 트랜지스터 및 상기 NMOS형 트랜지스터 각각의 드레인으로 출력함을 특징으로 하는 주파수 혼합 장치.
제 1항에 있어서,

상기 PMOS형 트랜지스터의 벌크와 상기 국부 발진 신호가 인가되는 단자 사이에 직렬 연결된 제 1 캐패시터와,

상기 NMOS형 트랜지스터의 벌크와 상기 국부 발진 신호가 인가되는 단자 사이에 직렬 연결된 제 2 캐패시터를 더 포함하는 주파수 혼합 장치.
제 1항에 있어서,

상기 PMOS형 트랜지스터의 소스와 벌크 사이에 병렬 연결된 제 1 저항과,

상기 NMOS형 트랜지스터의 소스와 벌크 사이에 병렬 연결된 제 2 저항을 더 포함하는 주파수 혼합 장치.
제 1항에 있어서,

상기 PMOS형 트랜지스터의 드레인과 상기 NMOS형 트랜지스터의 드레인이 연결된 단자와, 상기 접지 사이에 병렬 연결된 제 3 저항을 더 포함하는 주파수 혼합 장치.
제 1항에 있어서,

상기 PMOS형 트랜지스터의 게이트와 상기 NMOS형 트랜지스터의 게이트가 연결된 단자와, 상기 입력 신호가 인가되는 단자 사이에 인덕터를 더 포함하는 것을 특징으로 하는 주파수 혼합 장치.
제 1항에 있어서,

상기 PMOS형 트랜지스터 및 상기 NMOS형 트랜지스터 각각의 드레인 전류는 동일함을 특징으로 하는 주파수 혼합 장치.
제 6항에 있어서,

상기 드레인 전류는 하기와 같이 나타냄을 특징으로 하는 주파수 혼합 장치.

상기 β는 전자 이동도(electron mobility), 산화물 커패시턴스(oxide capacitance), 장치 두께(device width), 장치 길이(device length)의 상수값을 나타내고, 상기 v_GS는 상기 NMOS형 트랜지스터의 게이트와 소스 간의 전압값을 나타내고, 상기 v_t는 상기 NMOS형 트랜지스터의 문턱 전압값을 나타내고, 상기 λ는 채널 길이 변조 계수(channel length modulation coefficient)를 나타내고, 상기 v_DS는 상기 NMOS형 트랜지스터의 드레인과 소스 간의 전압값을 나타냄.