JP4580882B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4580882B2 JP4580882B2 JP2006065531A JP2006065531A JP4580882B2 JP 4580882 B2 JP4580882 B2 JP 4580882B2 JP 2006065531 A JP2006065531 A JP 2006065531A JP 2006065531 A JP2006065531 A JP 2006065531A JP 4580882 B2 JP4580882 B2 JP 4580882B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- signal
- mos transistor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
Description
無線周波数信号を電圧電流変換した第1の電流信号が入力される第1の端子にソースが接続され、第1の局部発振信号が第1の容量を介してゲートに入力され、前記第1の局部発振信号を重畳した第2の電流信号を出力する第2の端子にドレインが接続された、第1のMOSトランジスタ、および、前記第1の端子にソースが接続され、前記第1の局部発振信号の反転信号である第2の局部発振信号が第2の容量を介してゲートに入力され、前記第2の局部発振信号を重畳した第3の電流信号を出力する第3の端子にドレインが接続された、前記第1のMOSトランジスタと同一の導電型の第2のMOSトランジスタ、を有するミキサ回路と、
第1の電位にドレインが接続され、前記第1のMOSトランジスタおよび第2のMOSトランジスタと同一の導電型であるとともに同じ閾値を有する第3のMOSトランジスタと、
前記第3のMOSトランジスタのソースと第2の電位との間に接続された電流源と、
前記第1の電位と前記第2の電位との間に接続され、前記第1の電位と前記第2の電位との間の電圧を分圧し、この分圧を基準電圧として出力する分圧回路と、
前記基準電圧がその同相入力に入力されるとともに前記第3のMOSトランジスタのソースの電位がその逆相入力に入力され、出力が前記第3のMOSトランジスタのゲートに接続された差動増幅回路と、を備え、
前記差動増幅回路の出力電圧が、第1の抵抗を介して前記第1のMOSトランジスタのゲートに印加されるとともに第2の抵抗を介して前記第2のMOSトランジスタのゲートに印加され、
前記第1および第2のMOSトランジスタのソースおよびドレインに等しくなるように制御されることを特徴とする。
2 第1の容量
3 第2の端子
4 第1のMOSトランジスタ
5 第2の容量
6 第3の端子
7 第2のMOSトランジスタ
8 ミキサ回路
9 第3のMOSトランジスタ
10 電流源
11 分圧回路
12 差動増幅回路
13 第1の抵抗
14 第2の抵抗
15 RF信号入力端子
16 電圧電流変換回路
17 第1のIF信号出力端子
18 第1の電圧電流変換回路
19 第2のIF信号出力端子
20 第2の電圧電流変換回路
100、200 半導体集積回路
Claims (5)
- 無線周波数信号を電圧電流変換した第1の電流信号が入力される第1の端子にソースが接続され、第1の局部発振信号が第1の容量を介してゲートに入力され、前記第1の局部発振信号を重畳した第2の電流信号を出力する第2の端子にドレインが接続された、第1のMOSトランジスタ、および、前記第1の端子にソースが接続され、前記第1の局部発振信号の反転信号である第2の局部発振信号が第2の容量を介してゲートに入力され、前記第2の局部発振信号を重畳した第3の電流信号を出力する第3の端子にドレインが接続された、前記第1のMOSトランジスタと同一の導電型の第2のMOSトランジスタ、を有するミキサ回路と、
第1の電位にドレインが接続され、前記第1のMOSトランジスタおよび第2のMOSトランジスタと同一の導電型であるとともに同じ閾値を有する第3のMOSトランジスタと、
前記第3のMOSトランジスタのソースと第2の電位との間に接続された電流源と、
前記第1の電位と前記第2の電位との間に接続され、前記第1の電位と前記第2の電位との間の電圧を分圧し、この分圧を基準電圧として出力する分圧回路と、
前記基準電圧がその同相入力に入力されるとともに前記第3のMOSトランジスタのソースの電位がその逆相入力に入力され、出力が前記第3のMOSトランジスタのゲートに接続された差動増幅回路と、を備え、
前記差動増幅回路の出力電圧が、第1の抵抗を介して前記第1のMOSトランジスタのゲートに印加されるとともに第2の抵抗を介して前記第2のMOSトランジスタのゲートに印加され、
前記第1および第2のMOSトランジスタのソースおよびドレインの直流電圧が、前記基準電圧に等しくなるように制御される
ことを特徴とする半導体集積回路。 - 前記電流源は、可変電流源であることを特徴とする請求項1に記載の半導体集積回路。
- 前記第1、第2、および、第3のMOSトランジスタは、同一の製造条件で形成されていることを特徴とする請求項1に記載の半導体集積回路。
- 前記無線周波数信号が入力される無線周波数信号入力端子と前記第1の端子との間に接続され、前記無線周波数信号を電圧電流変換し前記第1の電流信号を出力する電圧電流変換回路と、
前記第2の端子と第1の中間周波数信号が出力される第1の中間周波数信号出力端子との間に接続され、前記第2の電流信号を電流電圧変換し前記第1の中間周波数信号を出力する第1の電流電圧変換回路と、
前記第3の端子と第2の中間周波数信号が出力される第2の中間周波数信号出力端子との間に接続され、前記第3の電流信号を電流電圧変換し前記第2の中間周波数信号を出力する第2の電流電圧変換回路と、をさらに備え、
前記分圧回路が出力する前記基準電圧に応じて、前記第1および第2のMOSトランジスタのソースの直流電圧が前記電圧電流変換回路により前記基準電圧に等しくなるように制御され、
前記第1のMOSトランジスタのドレインの直流電圧が前記第1の電流電圧変換回路により前記基準電圧と等しくなるように制御され、
前記第2のMOSトランジスタのドレインの直流電圧が前記第2の電流電圧変換回路により前記基準電圧と等しくなるように制御されることを特徴とする請求項1に記載の半導体集積回路。 - 前記基準電圧は、前記第1の電位と前記第2の電位との中間の電圧であることを特徴とする請求項1ないし4の何れかに記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006065531A JP4580882B2 (ja) | 2006-03-10 | 2006-03-10 | 半導体集積回路 |
US11/684,128 US7623839B2 (en) | 2006-03-10 | 2007-03-09 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006065531A JP4580882B2 (ja) | 2006-03-10 | 2006-03-10 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007243777A JP2007243777A (ja) | 2007-09-20 |
JP4580882B2 true JP4580882B2 (ja) | 2010-11-17 |
Family
ID=38479572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006065531A Expired - Fee Related JP4580882B2 (ja) | 2006-03-10 | 2006-03-10 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7623839B2 (ja) |
JP (1) | JP4580882B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090088110A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Radio frequency receiver architecture |
US20090088124A1 (en) * | 2007-09-27 | 2009-04-02 | Nanoamp Solutions, Inc. (Cayman) | Radio Frequency Receiver Architecture |
JP4909862B2 (ja) * | 2007-10-02 | 2012-04-04 | 株式会社東芝 | 周波数変換回路および受信機 |
US8212546B2 (en) * | 2008-03-20 | 2012-07-03 | Entropic Communications, Inc. | Wideband CMOS RMS power detection scheme |
CN102611388B (zh) * | 2012-03-26 | 2015-04-22 | 常州大学 | 单参数鲁棒混沌信号源 |
JP7365483B1 (ja) | 2022-11-15 | 2023-10-19 | 株式会社フジクラ | パッシブミキサ回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03230605A (ja) * | 1990-02-05 | 1991-10-14 | Matsushita Electric Ind Co Ltd | 差動形発振回路及び周波数変換回路 |
JP2000196363A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 周波数変換回路、信号変換回路、信号増幅回路、歪み補償回路、及び高周波無線通信装置 |
JP2002111412A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 増幅回路 |
JP2005184141A (ja) * | 2003-12-16 | 2005-07-07 | Nec Corp | ミキサ回路、送信機、及び受信機 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5859559A (en) * | 1997-07-31 | 1999-01-12 | Raytheon Company | Mixer structures with enhanced conversion gain and reduced spurious signals |
JP2000299438A (ja) * | 1999-04-15 | 2000-10-24 | Hitachi Ltd | 半導体集積回路 |
JP4037029B2 (ja) * | 2000-02-21 | 2008-01-23 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2002043852A (ja) * | 2000-07-27 | 2002-02-08 | Mitsubishi Electric Corp | 半導体集積回路 |
FR2814607B1 (fr) * | 2000-09-26 | 2003-02-07 | St Microelectronics Sa | Polarisation d'un melangeur |
JP4282345B2 (ja) * | 2003-03-12 | 2009-06-17 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2004357091A (ja) | 2003-05-30 | 2004-12-16 | Sharp Corp | ミキサ回路 |
-
2006
- 2006-03-10 JP JP2006065531A patent/JP4580882B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-09 US US11/684,128 patent/US7623839B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03230605A (ja) * | 1990-02-05 | 1991-10-14 | Matsushita Electric Ind Co Ltd | 差動形発振回路及び周波数変換回路 |
JP2000196363A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 周波数変換回路、信号変換回路、信号増幅回路、歪み補償回路、及び高周波無線通信装置 |
JP2002111412A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 増幅回路 |
JP2005184141A (ja) * | 2003-12-16 | 2005-07-07 | Nec Corp | ミキサ回路、送信機、及び受信機 |
Also Published As
Publication number | Publication date |
---|---|
US20070213026A1 (en) | 2007-09-13 |
US7623839B2 (en) | 2009-11-24 |
JP2007243777A (ja) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6989660B2 (en) | Circuit arrangement for voltage regulation | |
US7659765B2 (en) | Resistor circuit | |
JP4512566B2 (ja) | 混合器構造、その使用、および周波数変換方法 | |
US9553548B2 (en) | Low drop out voltage regulator and method therefor | |
US20070052474A1 (en) | Amplifier and device having amplifier, and mutual conductance control method | |
US7193466B2 (en) | Operational transconductance amplifier with DC offset elimination and low mismatch | |
JP4580882B2 (ja) | 半導体集積回路 | |
US20110074507A1 (en) | Differential amplifier | |
US7816970B2 (en) | Low voltage mixer with improved gain and linearity | |
US8953346B2 (en) | Converting circuit for converting input voltage into output current | |
KR101085652B1 (ko) | 저전력 링 발진기용 지연회로 | |
US7382175B2 (en) | Frequency mixer preventing degradation in linearity on amplitude of input signal | |
US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
US9847758B2 (en) | Low noise amplifier | |
US6034518A (en) | Stabilized current mirror circuit | |
JP2017005063A (ja) | 電圧発生回路、負電圧発生回路、正負電圧論理回路、及び高周波スイッチ回路 | |
KR101013382B1 (ko) | 주파수 혼합기 | |
JP4693706B2 (ja) | スタンバイ機能付き増幅器 | |
CN112346505A (zh) | 增益调变电路 | |
CN106911306B (zh) | 一种混频器优化电路 | |
US11431298B2 (en) | Power amplifier with bias current generating and bias current limiting apparatus | |
KR20130032501A (ko) | 주파수 혼합기 | |
JP2006222645A (ja) | 温度補償型発振器 | |
JP2004080550A (ja) | 電圧制御発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100806 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |