JPH03230605A - 差動形発振回路及び周波数変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、無線通信機器の主として受信機に利用される
差動形発振回路及び周波数変換回路に関するものである
。

従来の技術 周波数変換回路は、無線通信機器の受信機には不可欠で
あり、近年、無線通信における受信機は小型化、軽量化
が進み、半導体集積回路化が進められている。以下に従
来の周波数変換回路（例えば特開昭５７−１０６２０２
号公報）について説明する。

第６図は従来の半導体集積回路に適した周波数変換回路
を示すものである。第６図において、Ｔ１、Ｔ２は差動
形発振回路、Ａｎ、Ａ２水は発振出力、Ｃ２は帰還容量
である。Ｔ３〜Ｔ８は３対のトランジスタ対からなるダ
ブルバランス形ミキサ回路、Ａ、、１．Ａ２は、中間周
波数出力である。

以上のように構成された周波数変換回路について、以下
その動作について説明する。

ます差動形発振回路の出力Ａ１水はダブルバランスミキ
サの第１のトランジスタ対Ｔ３、Ｔ４と第２のトランジ
スタ対Ｔ５、Ｔ６のそれぞれ片側のトランジスタのベー
スに注入され、もう一方のベースには、出力ＡＩ’＋に
対し逆相である信号Ａ２水が注入され、第３のトランジ
スタ対Ｔ７、Ｔ８のベースＥ１、Ｅ２には周波数変換さ
れろ信号がそれぞれ逆相で注入され、周波数変換された
出力が、Ａ１、Ａ２に出力される。

発明が解決しようとする課題 しかし、上記従来の回路構成を半導体集積回路内に構成
した場合、電源電圧として１ｖ程度の低電圧で消費電流
を抑えた状態で、十分な変換利得は得られない。

出力端子は、負荷抵抗を通じて電源電圧に接続されるが
、周波数変換利得は、この抵抗値と電流値にほぼ比例す
る。また出力インピーダンスはその抵抗値で決定する。

しかし、周波数の変換利得も次段の入力インピーダンス
が決まっている場合には、抵抗値を入力インピーダンス
に合わせる必要があり、周波数変換利得を高くするには
、電流を多く流す必要がある。

半導体集積回路内で容量を構成する場合、容量の一方の
端子側にはサブストレートとグランド間にその容量値の
３分の１程度の寄生容量が必ず存在するため、寄生容量
の影響を抑えろような回路構成をとる必要がある。差動
形発振回路のベースとコレクタ間に帰還容量として、半
導体集積回路内の容量を用いる場合、トランジスタのベ
ースまたはコレクタのどちらかに容量が対グランドに寄
生する。

低電圧での動作の場合、トランジスタのベース、エミッ
タ間の電圧ＶＢＥを小さくする必要がある。

ＶＢＥＯ値は、トランジスタのエミッタサイズを大きく
することにより小さくすることができるが、遮断周波数
が低くなるため、例えば半導体集積回路内の複数個のト
ランジスタを並列に接続する等して、適切な大きさのト
ランジスタを選択する必要がある。

中間周波数に対しては、セラミックフィルタなどのバン
ドパスフィルタにより、ＲＦやＬＯの周波数を抑圧する
Ｏセラミックフィルタの入力インピーダンスは、数にΩ
で、ミキサのみでインピーダンス整合を行うためにはミ
キサの負荷抵抗をフィルタの入力インピーダンスに合わ
せる必要がある。負荷抵抗が固定されると、周波数変換
利得は、ミキサに流す電流値にほぼ比例する。この状態
で十分な周波数変換利得を得るためには、十分な電流を
流す必要があり、消費電流の増加につながる。

本発明は上記従来の問題点を解決するもので、低電圧（
１ｖ）かつ低消費電流で、周波数変換利得が得られ、外
付部品が少なく半導体集積回路化に適した周波数変換回
路を提供することを目的とする。

課題を解決するための手段 この目的を達成するために本発明は、差動形発振回路と
して、第１に、差動増幅回路の第１のトランジスタのベ
ースと第２のトランジスタのベースの間に、共振素子を
接続し、前記第１のトランジスタのベースと、前記第２
のトランジスタのコレクタとの間に、第１の帰還容量を
接続し、前記第２のトランジスタのベースと、前記第１
のトランジスタのコレクタ間に、第２の帰還容量を接続
し、前記共振素子を除く全ての回路素子を、半導体集積
回路内部に構成し、第１および第２の帰還容量に存在す
るサブストレートとグランド間の寄生容量を前記第１、
第２のトランジスタのベース側に付くように構成したも
のである。

また、第２に、第１および第２の帰還容量として、各々
２個以上の容量により、一方の容量のサブストレートと
グランド間の寄生容量を持つ端子と、他方の容量の寄生
容量を持たない端子同志を接続して並列接続として構成
した容量を用いて、寄生容量をトランジスタのベース側
とコレクタ側に分散させるように構成している。

一方、周波数変換回路としては、上記差動形発振回路の
出力を局部発振源として差動形／ングルバランスミキサ
に注入し、高周波入力信号を前記シングルバランスミキ
サに加えて混合することにより得られた信号を差動増幅
回路により増扁し、さらに前記差動形増幅回路の次段に
エミッタフォロワを接続した回路構成をとり、前記差動
形発振回路、前記差動形シングルバランスミキサ、前記
差動形ミキサ回路、および前記エミッタフォロワの回路
に使用するトランジスタについて、複数個のトランジス
タを並列に接続して用い、全てを半導体集積回路内に構
成したものである。

作用 本発明は、局部発振回路として、差動形の発振回路を用
いることにより、その出力として、位相の反転したバラ
ンス出力を直接得ることができることから、差動形シン
グルバランスミキサのバランス入力を容易にする。また
差動構成のトランジスタを利用することから、半導体集
積回路内に構成した場合に、バラツキに対しての影響を
小さくすることができろ。また帰還容量として、半導体
集積回路内で用いる容量には、必ず端子の片側に、対グ
ランドに容量値の３分の１程度の寄生容量が存在するが
、帰還容量に対する寄生容量をトランジスタのコレクタ
側でなくベース側に付くようにする、または容量を並列
接続してベース側とコレクタ側とに分散させることによ
り、寄生容量による、発振レベルの低下を抑え、起動特
性を確保することかできる。ミキサ段の電流を流すこと
により利得とインピーダンス整合を得るよりも、差動形
ミキサの後に利得を得る段とインピーダンスの調整段と
をそれぞれ別の段として設けた方が、全体で低消費電流
で必要な周波数変換利得とインピーダンス整合を行うこ
とができる。さらに差動形発振回路、差動形シングルバ
ランスミキサ、差動形増幅回路、エミッタフォロワのト
ランジスタサイズを等価的に大きくすることにより、ベ
ースとエミッタ間の電圧ＶＢＥを小さくでき低電圧での
動作に有効である。

実施例 以下本発明の実施例について、図面を参照しながら説明
する。第１図は本発明の第１の実施例における差動形発
振回路の回路図を示すものである。

第１図において１１．１２は差動構成のトランジスタで
エミッタサイズの大きなトランジスタを使用している。

１３ａ、１４ａは帰還容量で、１３ｂ１１４ｂは帰還容
量に寄生するサブストレートとグランド間の容量を示し
ている。１６は負荷抵抗、６は共振素子、１７は発振回
路の電流値を決定する電流源である。

上記構成において、電源電圧１．Ｏｖで動作させろ場合
、トランジスタのＶＢＥを低くすることが必要でありサ
イズの大きなトランジスタを使用することにより、ＶＢ
Ｅを低く抑えることができ、低電圧での動作に適してい
る。また集積回路内の容量を使用するために生ずる寄生
容量１３ｂ、１４ｂはトランジスタ１１．１２のコレク
タ側に付けるのではなく、ベース側に付けることによっ
て、少ない消費電流で発振回路としての負性抵抗を大き
くし、発振出力のレベル低下を小さくすることができ、
発振の起動特性を確保することができる。

第２図は本発明の第２の実施例における差動形発振回路
の回路図を示すものである。本実施例は第１の実施例に
対し、差動構成のトランジスタ１１．１２を６個並列に
接続し、トランジスタサイズを等価的に大きくしている
。また電流源として１６．１７によるカレントミラー回
路を使用している。また共振素子６として水晶振動子を
使用している。

第２の実施例の構成において、電流源としてトランジス
タによるカレントミラー回路を用いているため、電源電
圧１．○Ｖで動作させろ場合、カレントミラー回路のト
ランジスタ１７のコレクタ電圧が低くなりすぎろと、ト
ランジスタ１７は飽和領域になってしまうためにカレン
トミラーのミラー係数が正しく得られない。そこで、ト
ランジスタ１１．１２を６個のトランジスタを並列で使
用することにより、ＶＢＥを低くすることができ、トラ
ンジスタ１７が飽和領域になるのを防ぐことができろ。

第３図は本発明の第３の実施例におけろ差動形発振回路
の回路図を示すものである。本実施例は第１の実施例に
おいて、帰還容量１３ａ、１４ａにそれぞれ２個の容量
を用い、サブストレートとグランド間の寄生容量を両方
の端子に付加するように並列接続して用いている。

第３の実施例の構成において、帰還容量に付加する寄生
容量をトランジスタのコレクタ側にすへて付加するので
はなくベース側とコレクタ側に分散させろことにより、
少ない消費電流で発振回路としての負性抵抗を大きくし
、発振出力のレベル低下を小さくすることができ、発振
の起動特性を確保することができる。

第４図は本発明の第４の実施例におけろ周波数変換回路
のブｏ　、７り構成図を示す。周波数変換利得を得る手
段として、差動形シングルバランスミキサの後段の差動
形増幅回路では、電流値を低く抑え、高い負荷抵抗で利
得を得て、最終段のエミッタフォロワで、インピーダン
スを低く変換するという方式をとることで、消費電流を
低く抑え周波数変換利得を得ろことができる。

第５図は第４の実施例における回路接続図を示す。１は
差動形水晶発振回路、２１，２２．２３．２４．２５は
差動形シングルバランスミキサ、３１．３２．３３．３
４は差動形増幅回路、４１．４２はエミッタフォロワに
よるインピーダンス変換回路、６は定電流源回路である
。周波数変換回路の出カイ／ピーグンスは、次段に接続
する、セラミックフィルタ等のバンドパスフィルタのイ
ンピーダンスに合わせる必要がある。−例として、中心
周波数４５５　ｋＨｚのセラミックフィルタの場合、入
力インピーダンスは、１にΩから３にΩまでが一般的で
あり、差動形シングルバランスミキサの出力を直接中間
周波数の出力とする場合、差動形シングルバランスミキ
サの負荷抵抗をセラミックフィルタの入力インピーダン
スに合わせなければならず、周波数変換利得を大きくす
るためには、電流値な大きくする必要がある。また差動
形シングルバランスミキサ負荷抵抗を数１０にΩとし、
その後にエミッタフォロワによりインピーダンスを低く
変換する構成をとると、周波数変換利得は得られるもの
の、ＲＦとして大きな信号が入った場合、バイアスが正
しく得られない現象が起こる。差動形シングルバランス
ミキサの特性上、ＲＦとして大きな信号が入った場合、
本来のバイアス電流より、大きな電流が流れるため、負
荷抵抗として数１０にΩの抵抗を使用した場合、１０μ
Ａのバイアス電流の増加により、コレクタ電位が数１０
０ｍＶも低下するため、特に電源電圧が１Ｖという低電
圧での動作の場合、トランジスタが飽和領域になる可能
性が高い。周波数変換利得を得ろ手段として、差動形シ
ングルバランスミキサの後段の差動形増幅回路では、電
流値を数μへ〜数１ｏμＡと低く抑え、数１０にΩの高
い負荷抵抗で利得を得て、最終段のエミッタフォロワで
、インピーダンスを低く変換する方式をとることで、電
源電圧１ｖに対し、差動形水晶発振回路を含んだ全体と
しての消費電流を３００μ八以下に抑え、かつ１０ｄＢ
以上の周波数変換利得を得ることができる。

発明の効果 以上のように本発明は、周波数変換回路の局部発振回路
として、差動形の発振回路を適用し、トランジスタサイ
ズを大きくすることにより、低電圧での動作を可能にし
、帰還容量として半導体集積回路内部の容量に生じる寄
生容量をトランジスタのベース側またはベース側とコレ
クタ側に分散して付加することにより、寄生容量の影響
による出力レベルの低下を抑えることができ、小さな消
費電流でも、十分な起動特性が得られる半導体集積回路
化に適した発振回路を実現するものである。

前記効果に加え、局部発振回路とミキサの後段に、差動
形増幅回路と、エミッタフォロワによるインピーダンス
変換回路を設けろ構成により、消費電流が低くても、全
体としての変換利得が得られ、インピーダンス整合も行
う周波数変換回路を実現し、半導体集積回路化を行うこ
とにより、小形かつ低価格を実現するものである。

【図面の簡単な説明】

第１図は本発明における差動形発振回路の第１の実施例
の回路接続図、第２図は本発明におけろ差動形発振回路
の第２の実施例の回路接続図、第３図は本発明におげろ
差動形発振回路の第３の実施例の回路接続図、第４図は
本発明における周波数変換回路の一実施例のブロック結
線図、第５図は同本発明における周波数変換回路の一実
施例の回路接続図、第６図は周波数変換回路の従来の回
路接続図である。 １　・局部発振回路、２・・・ミキサ回路、３・・・差
動形増幅回路、４・・・インピーダンス変換回路、６・
・・定電流源、６・・・共振素子、１３．１４・・・帰
還容量、１３ｂ、１４ｂ・・・帰還容量のベース側寄生
容量、１３ｃ、１４ｃ・・・帰還容量のコレクタ側寄生
容量。

Claims (3)

【特許請求の範囲】
1. （１）差動増幅回路の第１のトランジスタのベースと第
   ２のトランジスタのベースの間に、共振素子を接続し、
   前記第１のトランジスタのベースと前記第２のトランジ
   スタのコレクタとの間に、第１の帰還容量を接続し、前
   記第２のトランジスタのベースと前記第１のトランジス
   タのコレクタ間に、第２の帰還容量を接続し、前記共振
   素子を除く全ての回路素子を、半導体集積回路内部に構
   成し、第１および第２の帰還容量に存在するサブストレ
   ートとグランド間の寄生容量を前記第１、第２のトラン
   ジスタのベース側に付くように構成したことを特徴とす
   る差動形発振回路。
2. （２）第１および第２の帰還容量として、各々２個以上
   の容量により、一方の容量のサブストレートとグランド
   間の寄生容量を持つ端子と、他方の容量の寄生容量を持
   たない端子同志を接続して並列接続として構成した容量
   を用いて、寄生容量をトランジスタのベース側とコレク
   タ側に分散させるように構成したことを特徴とする請求
   項１記載の差動形発振回路。
3. （３）差動形発振回路の出力を局部発振源として差動形
   シングルバランスミキサに注入し、高周波入力信号を前
   記シングルバランスミキサに加えて混合することにより
   得られた信号を差動増幅回路により増幅し、さらに前記
   差動形増幅回路の次段にエミッタフォロワを接続した回
   路構成をとり、前記差動形発振回路、前記差動形シング
   ルバランスミキサ、前記差動形増幅回路、および前記エ
   ミッタフォロワの回路に使用するトランジスタについて
   、複数個のトランジスタを並列に接続して用い、全てを
   半導体集積回路内に構成したことを特徴とする周波数変
   換回路。