JP4282820B2 - 周波数変換回路 - Google Patents
周波数変換回路 Download PDFInfo
- Publication number
- JP4282820B2 JP4282820B2 JP10318099A JP10318099A JP4282820B2 JP 4282820 B2 JP4282820 B2 JP 4282820B2 JP 10318099 A JP10318099 A JP 10318099A JP 10318099 A JP10318099 A JP 10318099A JP 4282820 B2 JP4282820 B2 JP 4282820B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transistor
- frequency
- electrically connected
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、異なる周波数を持つ二つの入力信号を受けて、これらの入力信号の各々の周波数に応じて新しい周波数を持つ信号を出力する周波数変換回路に関するものである。
【0002】
【従来の技術】
通信装置の送受信回路において、送信または受信信号と所定の発振周波数を持つ局部発振信号(ローカル信号)を用いて、新しい周波数を持つ送信信号または中間周波数信号を生成する周波数変換回路が一般的に利用されている。例えば、受信機において、受信された高周波信号(RF信号)とローカル信号とを用いて、所定の中間周波数を持つ中間周波数信号(IF信号)が生成される。このような周波数変換回路は、周波数の異なる二つの入力信号を受けて、これらの入力信号の周波数の差または和を新しい周波数とする出力信号を発生するので、通常、ミクサ回路とも呼ばれている。
【0003】
図15は、ギルバート乗算回路で構成されている周波数変換回路の一例を示している。ギルバート乗算回路は、二つの入力信号の乗算信号を出力する回路であって、乗算器として用いられるほか、振幅変調回路および周波数変換回路など種々の用途にも適用できる。
【0004】
図示のように、この周波数変換回路は、二重にした差動増幅回路により構成されている。npnトランジスタTr1とTr2により差動増幅回路を構成し、トランジスタTr1とTr2のベースはそれぞれ信号SA とSB の入力端子に接続され、これらのトランジスタのエミッタ同士が共通に接続され、その接続点が電流源IS1に接続されている。
npnトランジスタTr3,Tr4およびTr5,Tr6がそれぞれ差動増幅回路を構成している。トランジスタTr3とTr6のベースはともに信号SC の入力端子に接続され、トランジスタTr4とTr5のベースはともに信号SD の入力端子に接続されている。
【0005】
トランジスタTr3とTr4のエミッタ同士が接続され、その接続点がトランジスタTr1のコレクタに接続されている。また、トランジスタTr5とTr6のエミッタ同士が接続され、その接続点がトランジスタTr2のコレクタに接続されている。
トランジスタTr3とTr5のコレクタ同士が接続され、その接続点は負荷回路(load)L1を介して電源電圧VCCの供給線に接続され、トランジスタTr4とTr6のコレクタ同士が接続され、その接続点は負荷回路L2を介して電源電圧VCCの供給線に接続されている。
【0006】
上述したギルバート乗算回路で構成されている周波数変換回路において、信号SA とSB は、例えば、一対の差動信号からなるRF信号であり、信号SC とSD は、例えば、一対の差動信号からなるローカル信号(LO信号)である。
【0007】
ここで、信号SA とSB からなる差動RF信号の差動電圧をV1とし、信号SC とSD からなる差動LO信号の差動電圧をV2とする。また、負荷回路を流れる電流をΔIとすると、次式により示す関係が成り立つ。
【0008】
【数1】
ΔI=Iee[tanh(V1/(2VT ))] [tanh(V2/(2VT ))] …(1)
【0009】
式(1)において、Ieeは電流源IS1の供給電流である。また、VT =kT/q、kはボルツマン定数、Tはトランジスタの接合部の温度、qは電子の電荷である。絶対温度300°K(摂氏27°)において、VT =26mVである。
【0010】
V1,V2<<(2VT )とすると、式(1)は以下のように近似できる。
【0011】
【数2】
ΔI≒IeeV1V2/(4VT 2 ) …(2)
【0012】
即ち、入力される差動信号の振幅が十分小さいとき、出力信号VOUT は、近似的に入力信号V1とV2との乗算信号になる。
ここで、例えば、V1=a1 sin(2πf1 t+φ1 )、V2=a2 sin(2πf2 t+φ2 )とすると、式(2)によって、次式が得られる。
【0013】
【数3】
【0014】
式(3)によって、周波数f1 とf2 の差の周波数(f1 −f2 )成分および和の周波数成分(f1 +f2 )がそれぞれ存在することが分かる。通常、フィルタ回路によって何れか一つの周波数成分が取り出されて出力される。例えば、受信回路において、RF信号とローカル信号の差の周波数成分の信号が取り出され、中間周波数信号IFとして中間増幅回路に供給される。
【0015】
なお、ローカル信号は通常2VT に比べて十分大きな振幅を持つ矩形波を使用する。この場合、上記と同様に周波数変換の機能を有する。なお、この場合、式(1)においてV2が十分大きい場合に相当する。このとき、tanh(V2/(2VT ))≒1の近似式が成立する。ただし、この項は常に+1とはならず、信号SC またはSD の入力端子の差動電圧の極性により、+または−の符号を持つ。従って、V1<<(2VT )とすると、上述した式(1)は以下のように近似される。
【0016】
【数4】
ΔI=±IeeV1/(2VT ) …(4)
【0017】
式(4)において、信号SC の入力端子の電位が信号SD の入力端子の電位より高いとき、+の符号となり、逆に、信号SC の入力端子の電位が信号SD の入力端子の電位より低いとき、−の符号となる。即ち、この場合、ギルバート乗算回路は入力された差動RF信号V1をローカル信号V2の半周期毎に極性を反転させた波形に比例したものを出力する。言い換えると、信号IeeV1/(2VT )と図16に示す矩形波との乗算と考えることができる。
【0018】
ここで、図16に示す矩形波を信号f(t)とし、これをフーリエ級数展開すると、次式のような無限の級数になる。
【0019】
【数5】
f(t)=(4/π) [sin(2πf2t)+ (1/3)sin(6πf2t)+(1/5)sin(10πf2t)…] …(5)
【0020】
IeeV1/(2VT )とf(t)との乗算の結果には、式(5)に示すすべての項の影響が含まれる。現実には、式(5)の右辺第1項以外は、フィルタ回路およびトランジスタの周波数特性などの効果により、十分小さくなる。従って、第1項のみで考えればよい。また、V1=a 1 sin(2πf 1 t+φ 1 )を代入すると、次の式が求められる。
【0021】
【数6】
Iee (V1/(2V T )) f(t)= 2Iee a1/(VT π)sin(2πf2t) sin(2πf1t+φ2 )
…(6)
【0022】
式(3)と同様な計算により、周波数変換器としての機能が容易に理解できる。なお、ローカル信号として、大きな振幅を持つ矩形波を用いるメリットは、周波数変換回路の出力信号の振幅が大きくなり、また、その結果として、雑音指数NF(Noise figure)が改善されるなどの効果が挙げられる。
【0023】
【発明が解決しようとする課題】
ところで、上述した従来のギルバート乗算回路を用いた周波数変換回路では、トランジスタTr1とTr2のコレクタ、即ち、図15におけるノードND1とND2にローカル信号の2倍の周波数を有するパルス状の電圧ノイズが発生する。これは、トランジスタTr3〜Tr6を駆動する回路のスルーレートの制限により、理想的な矩形波は供給できず、立ち上がりおよび立ち下がりに有限の時間を持つ波形になるからである。さらに、トランジスタTr3とTr4、Tr5とTr6がそれぞれ差動増幅回路を構成しており、差動増幅回路の共通のエミッタの電位は差動増幅回路を構成する二つのトランジスタのベース電位の何れか高い方に追随するため、上記のパルス状の電圧ノイズが発生する。
図17は、トランジスタTr3,Tr4およびTr5,Tr6のベースにそれぞれ入力される信号SC ,SD の波形およびトランジスタTr1のコレクタに発生したパルス状のノイズ信号SG の波形を示している。なお、トランジスタTr2のコレクタに発生したノイズ信号SH はノイズ信号SG とほぼ同じ波形を有するので、図17においては信号SH が省略され、信号SG の波形のみが示されている。
【0024】
この電圧ノイズはパルス信号として現れるため、高調波成分を含み、トランジスタTr1およびTr2を経由して高周波のRF信号を構成する差動信号SA およびSB の入力端子にスプリアス(不要輻射)として漏れてしまう。いわゆるローカルリークが発生してしまう。このローカルリークはRF信号を出力する回路に悪影響を与えるという不利益がある。
【0025】
通常の送受信回路において、スプリアスは電波法で定めた値以下に抑える必要がある。また、最近のテレビ受信機においては、異なるチャネルを同時に受信できるように、複数のチューナーユニットを装備するものがある。ところが、テレビ放送に割り当てられた周波数範囲は広いので、低い周波数に割り当てられたチャネルを選択した場合にはローカル信号の周波数も低くなり、このローカル信号の高調波成分が他の高い周波数を持つチャネルの周波数帯域に入る場合がある。例えば、ローカル周波数として201.15MHzを使用した場合、その2倍の周波数である402.30MHzのパルス状のノイズが生じる。この402.3MHzの周波数が他のチャネルの周波数範囲に含まれる。また、4倍の周波数である804.60MHzの周波数も同様である。
【0026】
高い周波数成分を含むこのパルス状のノイズは、他のチューナーユニットに悪影響を及ぼす可能性があるので、十分に抑制しなければならない。しかしながら、このように悪影響を及ぼす高調波成分は数100MHzおよびそれ以上と非常に高いので、チューナーユニットの内部で大きく減衰させることは技術的に困難であり、しかもフィルタなどの部品の追加などによるコスト増が大きくなるという不利益が生ずる。
【0027】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、回路構成を大幅に変更することなく、ローカル信号およびその高調波成分の漏れを低減できる周波数変換回路を提供することにある。
【0028】
【課題を解決するための手段】
上記目的を達成するため、本発明の周波数変換回路は、
第1の周波数を持つ第1の差動信号の一方の信号が入力される第1の入力端子と、上記第1の差動信号の他方の信号が入力される第2の入力端子と、
第2の周波数を持つ第2の差動信号の一方の信号が入力される第3の入力端子と、上記第2の差動信号の他方の信号が入力される第4の入力端子と、
上記第1及び第2の周波数に応じた第3の周波数を持つ第3の差動信号の一方の信号が出力される第1の出力端子と、上記第3の差動信号の他方の信号が出力される第2の出力端子と、
上記第1の入力端子にベースが電気的に接続される第1のトランジスタと、上記第2の入力端子にベースが電気的に接続される第2のトランジスタと、上記第1のトランジスタのエミッタと第1のノードとの間に電気的に接続される第1の抵抗素子と、上記第2のトランジスタのエミッタと上記第1のノードとの間に電気的に接続される第2の抵抗素子とを含む第1の差動増幅回路と、
上記第1のノードに電流を供給する電流源回路と、上記第3の入力端子にベースが電気的に接続され、上記第1のトランジスタのコレクタにエミッタが電気的に接続され、上記第1の出力端子にコレクタが電気的に接続される第3のトランジスタと、上記第4の入力端子にベースが電気的に接続され、上記第1のトランジスタのコレクタにエミッタが電気的に接続され、上記第2の出力端子にコレクタが電気的に接続される第4のトランジスタとを含む第2の差動増幅回路と、
上記第4の入力端子にベースが電気的に接続され、上記第2のトランジスタのコレクタにエミッタが電気的に接続され、上記第1の出力端子にコレクタが電気的に接続される第5のトランジスタと、上記第3の入力端子にベースが電気的に接続され、上記第2のトランジスタのコレクタにエミッタが電気的に接続され、上記第2の出力端子にコレクタが電気的に接続される第6のトランジスタとを含む第3の差動増幅回路と、
上記第3のトランジスタのコレクタと上記第5のトランジスタのコレクタとに電気的に接続される第1の負荷回路と、
上記第4のトランジスタのコレクタと上記第6のトランジスタのコレクタとに電気的に接続される第2の負荷回路と、
上記第1のトランジスタのコレクタと所定の電圧供給端子との間に電気的に接続される第1のキャパシタと、
上記第2のトランジスタのコレクタと上記電圧供給端子との間に電気的に接続される第2のキャパシタとを有する。
【0029】
また、本発明の周波数変換回路において、好適には、上記電圧供給端子には電源電圧又は接地電位が印加されている。
【0030】
また、本発明の周波数変換回路においては、好適には、上記第1の差動信号が高周波信号であり、上記第2の差動信号がローカル信号であり、上記第3の差動信号が中間周波数信号である。
【0031】
また本発明の周波数変換回路において、好適には、上記第1および第2のキャパシタの容量値はそれぞれ、1/(2πf LO R)〜1/(2πf 0 R)の範囲の値に設定される。ただし、f 0 は、上記高周波信号の周波数であり、f LO は、上記ローカル信号の周波数であり、Rは、上記第3のトランジスタまたは上記第4のトランジスタの出力インピーダンスである。
【0032】
本発明によれば、第2の周波数を持つ第2の差動信号に含まれる第2の周波数成分およびその高調波成分の第1および第2のトランジスタのベース側への漏れが抑制される。
また、上記第1および第2のキャパシタの容量値は、第1と第2の周波数、所望の中間周波数信号出力レベルおよびローカルリーク抑制の効果に応じて適切に設定することができる。高周波信号の周波数変換回路においては、ICチップに内蔵可能な小さな容量であり、回路の複雑化および面積の増加を必要最小限に抑制できる。
【0033】
【発明の実施の形態】
第1実施形態
図1は本発明に係る周波数変換回路の第1の実施形態を示す回路図である。
図示のように、本実施形態の周波数変換回路は、二重にした差動増幅回路により構成されている。npnトランジスタTr1とTr2により差動増幅回路を構成し、トランジスタTr1とTr2のベースはそれぞれ信号SA とSB の入力端子に接続され、これらのトランジスタのエミッタ同士が共通に接続され、その接続点が電流源IS1に接続されている。電流源IS1により、トランジスタTr1とTr2からなる差動増幅回路に動作電流Ieeが供給される。
npnトランジスタTr3,Tr4およびTr5,Tr6がそれぞれ差動増幅回路を構成している。トランジスタTr3とTr6のベースはともに信号SC の入力端子に接続され、トランジスタTr4とTr5のベースはともに信号SD の入力端子に接続されている。
【0034】
トランジスタTr3とTr4のエミッタ同士が接続され、その接続点がトランジスタTr1のコレクタに接続されている。当該接続点によってノードND1が形成されている。また、トランジスタTr5とTr6のエミッタ同士が接続され、その接続点がトランジスタTr2のコレクタに接続されている。当該接続点によってノードND2が形成されている。
ノードND1と接地電位GNDとの間にキャパシタC1が接続され、さらに、ノードND2と接地電位GNDとの間にキャパシタC2が接続されている。
【0035】
トランジスタTr3とTr5のコレクタ同士が接続され、その接続点は負荷回路(load)L1を介して電源電圧VCCの供給線に接続され、トランジスタTr4とTr6のコレクタ同士が接続され、その接続点は負荷回路L2を回路電源電圧VCCの供給線に接続されている。
負荷回路L1およびL2は、例えば、抵抗素子により構成することができる。また、所望の周波数成分のみを取り出すため、例えば、中間周波数fI の周波数成分を含む中間信号のみを取り出すため、中間周波数fI を共振周波数とする共振回路によって構成することもできる。
【0036】
上述したギルバート乗算回路で構成されている周波数変換回路において、信号SA とSB は、例えば、一対の差動信号からなるRF信号であり、信号SC とSD は、一対の差動信号からなるローカル信号(LO信号)である。
【0037】
以下、等価回路を用いて本実施形態の周波数変換回路の動作について詳細に説明する。
図1に示す本実施形態の周波数変換回路では、左右対称の形になっているので、回路動作を解析するために、便宜上左または右半分の回路のみを用いる。ここで、例えば左半分の回路のみを取り出すと、図2に示す回路が得られる。図示のように、この回路においてトランジスタTr3とTr4は差動回路を構成し、トランジスタTr1および電流源IS1は、この差動回路に動作電流を供給する電流源に等しい。トランジスタTr3とTr4のベースに、例えば、差動信号形式のローカル信号が入力されるので、ある時点でみると、トランジスタTr3とTr4の内、何れか一方のみがオンし、他方がオフすることになり、図2をさらに図3のように簡略できる。
【0038】
図3に示す簡略回路において、通常トランジスタTr3を駆動する回路、即ち、ローカル信号発生回路の出力部分は、エミッタフォロワなどの低インピーダンス回路で構成されているので、トランジスタTr3は近似的にベース接地回路と見なせる。また、トランジスタTr1の出力はコレクタからなされるので、高インピーダンス出力、即ち、電流源と見なすことができる。
従って、図3の簡略回路は、図4に示す等価回路により表すことができる。ただし、図4において簡単のためにトランジスタTr1と電流源IS1は一つの電流源IS01で表されている。また、トランジスタTr3は近似的にベース接地回路とみなせるので、その入力インピーダンスR1は低く、キャパシタC1の容量の影響を比較的に受けにくい。
【0039】
図4に示すように、トランジスタTr1と電流源IS1は、近似的に電流源IS01により表される。並列に接続されているキャパシタC1とトランジスタTr3の入力インピーダンスR1にそれぞれ電流IC とIr が流れる。さらに、トランジスタTr3はベース接地回路とみなせるので、電流源IS02によって入力電流Ir と同じ電流が供給され、負荷回路L1に入力される。負荷回路L1に出力信号SE が発生される。
【0040】
以下、数式を用いて、キャパシタC1の容量値について考察する。
図4の等価回路において、電流源IS01の供給電流をIO とすると、トランジスタTr3に流れる電流Ir 、即ち、等価電流源IS02の供給電流Ir は、次式により求められる。
【0041】
【数7】
【0042】
式(7)により、角周波数ωに対して電流Ir の絶対値|Ir |は近似的に図5に示す特性を示している。図示のように、電流Ir は等価的に低域通過フィルタ(ローパスフィルタ)の出力信号とほぼ同じ特性を有する。そのカットオフ周波数fO 、即ち、電流|Ir |のレベルが最大値より3dB減衰したときの周波数fO は、次式により与えられる。
【0043】
【数8】
fO =ωO /(2π)=1/(2πR1C1)…(8)
【0044】
カットオフ周波数fO より高い周波数領域において、電流|Ir |のレベルは−6dB/Octで減衰していく。このため、カットオフ周波数fO より周波数の低い帯域で使用するのが適切である。即ち、図5に示すロールオフ点より左側のフラットな特性を持つ領域を使用することが適切である。
【0045】
ここで、実際の回路において、RF信号の周波数、即ち、電流源IS01の出力電流IOの周波数fOを170MHzとし、トランジスタTr3の出力電流Irを2.5mAとすると、トランジスタTr3の出力インピーダンスR1は、式(9)により、10Ωとなる。式(8)により、キャパシタC1の容量値が算出できる。ここで、C1=1/(2πfOR1)=93.6pFとなる。即ち、RF信号の周波数が170MHzの場合に、キャパシタC1の容量値が93.5pF以下に設定することにより、キャパシタC1による出力の減衰が少なく、図5に示す電流|Ir|の特性のフラットな部分において出力が得られる。
【0046】
【数9】
R1≒1/gm=kT/qIc≒26(mV)/Ic(mA)…(9)
k:ボルツマン定数
T:絶対温度
q:電子の電荷
Ic:トランジスタTr3のコレクタ電流
【0047】
図6は、シミュレーションで用いられている周波数変換回路の一回路例を示している。図示のように、この回路は、図1に示す本実施形態の周波数変換回路とほぼ同じ構成を有している。トランジスタTr1とTr2からなる差動増幅回路において、RF信号としてトランジスタTr1のベースに170MHzの発振信号が入力される。一方、トランジスタTr2のベースはキャパシタC4を介して接地されているので、等価的にトランジスタTr1とTr2のベースに170MHzの差動信号からなるRF信号が入力されている。
【0048】
図6に示すシミュレーション用回路において、ローカル信号として、210MHzの差動信号が用いられている。さらに、負荷回路として10Ωの抵抗値を持つ抵抗素子R11とR12がそれぞれ用いられている。
【0049】
このように構成された周波数変換回路において、トランジスタTr1とTr2のコレクタに接続されているキャパシタC1とC2の容量値を順次変えていく場合、図7に示すシミュレーションの結果が得られる。ここで、トランジスタTr1とTr2のコレクタ電流をそれぞれI1 ,I2 とし、抵抗素子R11とR12により生じた出力電圧をそれぞれV1 ,V2 とする。
図7は、キャパシタC1およびC2の容量値を変化させた場合の差電流I1 −I2 における170MHzの周波数成分の電流レベルおよび差電圧V1 −V2 における中間周波数40MHzの周波数成分の電圧レベルを示したグラフである。なお、図7において、それぞれの差電流および差電圧は、キャパシタC1とC2の容量が0の場合、即ち、トランジスタTr1とTr2のコレクタにキャパシタC1とC2を接続しない場合における差電流および差電圧で正規化して、さらにdBで表示したものである。
【0050】
図7に示すように、差電流I1 −I2 における170MHzの周波数成分は、キャパシタC1(またはC2)の容量値の増加に伴い低減する。C1=C2=0の場合の差電流I1 −I2 の値で正規化した場合、C1=C2=70pFのとき、差電流I1 −I2 の170MHzの周波数成分のレベルは、3dB低減した値となる。
負荷回路をなす抵抗素子R11とR12で取り出された電圧信号で求められた差電圧V1 −V2 における中間周波数成分、この場合40MHzの周波数成分は、図示のようにキャパシタC1またはC2の容量値の増加に伴い、最初にわずか(1dB以下)に増加するが、その後ほぼ差電流I1 −I2 と同じ傾向で低減していく。
【0051】
図7により、キャパシタC1およびC2の容量値を、例えば、70pF以下に設定することにより、出力される差動電流I1 −I2 の電流レベルおよび差電圧V1 −V2 の電圧レベルは、キャパシタC1およびC2を接続しない場合に比べて、レベルの減衰が3dB以下に抑えられる。
【0052】
次に、キャパシタC1およびC2を接続することにより、パルス状のノイズによる影響の低減について説明する。
図8は、図1に示す本実施形態の周波数変換回路の半分のみを取り出した簡略回路を示している。図示のように、トランジスタTr3とTr4により差動増幅回路が構成され、トランジスタTr1と電流源IS1は、この差動増幅回路に動作電流を供給する電流源として機能する。
【0053】
トランジスタTr3とTr4のベースに、ローカル信号として、図9(a)に示す電圧信号SC とSD がそれぞれ入力される。図9(a)に示すように、信号SC とSD は完全な方形波ではなく、立ち上がりおよび立ち下がりがそれぞれ一定のスルーレートを持つ波形となる。このため、トランジスタTr3とTr4のエミッタとトランジスタTr1のコレクタとの接続点、即ち、ノードND1には、同図(b)に示すパルス状の信号SG が現れる。当該パルス状の信号SG は、トランジスタTr3およびTr4のベースに入力される信号SC およびSD の半分の周期を持つので、ローカル信号の2倍の周波数成分を基本波として、広い帯域幅を持つ信号となる。
【0054】
ここで、トランジスタTr3とTr4のベースに入力されるローカル信号の周波数をfLOとすると、上述したようにパルス状の信号SG の周波数は2fLOとなる。そして、信号SG には、2fLOの整数倍の周波数成分が、トランジスタTr1のベースにローカルリークとして、信号漏れとなる。この漏れ信号により、例えば、受信機の動作が影響される。特に、複数のチャネルを同時に受信するテレビ受信機の場合、ローカルリークにより、他のチャネルの受信信号に漏れた周波数成分が混入し、信号の劣化が生じる。
【0055】
本実施形態においては、トランジスタTr1およびTr2のコレクタと接地電位GNDとの間にそれぞれキャパシタC1とC2が接続される。これらのキャパシタによりパルス状の信号SG のベース側への漏れを防止する。以下、等価回路および数式を用いて、これについてさらに詳細に説明する。
【0056】
図8に示す簡略回路において、ある時点でみると、差動増幅回路を構成するトランジスタTr3とTr4の内、何れか一つのみがオンし、他方がオフする。このため、図8はさらに簡略化できる。
図10は、図8に示す回路をさらに簡略化した回路を示している。図示のように、この簡略化回路は、トランジスタTr3が動作しているときの回路構成を等価的に示している。トランジスタTr3のコレクタは負荷回路L1に接続され、エミッタはトランジスタTr1のコレクタに接続されている。パルス状の信号SG のトランジスタTr1のベースへの漏れを考察する場合に、トランジスタTr3のベースにパルス状の信号SG が入力されることになる。このとき、トランジスタTr1のコレクタと接地電位GND間に接続されているキャパシタC1によって信号SG のトランジスタTr1のベースへの漏れがどの程度減衰されるかについて等価回路およびそれに基づいた数式を用いて分析する。
【0057】
図10に示す簡略化回路において、等価的にトランジスタTr3はエミッタフォロワを構成している。トランジスタTr1と電流源IS1により、当該エミッタフォロワに動作電流を供給する電流源が構成されている。このため、図10の回路は、図11に示す等価回路により表すことができる。図11の等価回路において、抵抗R2はトランジスタTr3からなるエミッタフォロワの出力抵抗である。
【0058】
図11において、信号SO はトランジスタTr3のベースに入力されるパルス状の信号を示す。信号SO の電圧レベルをVO とすると、ノードND1に現れる信号SG の電圧レベルVG は、次式により求められる。
【0059】
【数10】
【0060】
式(10)により、角周波数ωが大きくなるに伴い、トランジスタTr1のコレクタに現れるパルス信号SG の電圧レベルVG が低減する。なお、式(10)に基づき、パルス信号SG の基本波及び高周波成分のレベルは、近似的に図12に示す大きさで減衰される。なお、図12において、平坦な部分の減衰量は0dBである。図12におけるロールオフ点は、例えば、電圧VG が最大値より3dB減衰したことで定義される。
【0061】
同図に示すように、ロールオフ点に対応した角周波数(以下、便宜上カットオフ角周波数という)ωO より低い周波数領域において、電圧VG は周波数の上昇に伴う減衰が少なく、ほぼフラットな特性を有する。カットオフ周波数より高い周波数領域において、周波数の上昇に伴い電圧VG がほぼ−6dB/Octの割合で低下していく。
【0062】
式(10)に基づき、カットオフ周波数fO は、次式のように求められる。
【0063】
【数11】
fO =ωO /(2π)=1/(2πR2C1)…(11)
【0064】
ローカル信号の周波数fLOが決まると、ローカルリークを抑制するために必要なキャパシタC1の容量値を決められる。ここで、一例として、例えば、エミッタフォロワの出力インピーダンスR2を10Ωとし、ローカル信号の周波数fLOを210MHzとし、2fLO=420MHzとすると、キャパシタC1の容量値は、C1=1/(2πfO R2)=37.9pFとなる。即ち、トランジスタTr1のコレクタと接地電位GND間に37.9pFのキャパシタC1を接続することにより、トランジスタTr1のコレクタに現れるパルス状のノイズ信号SG のレベルVG を、キャパシタC1を接続しない場合に比べて、約3dBを低減させることができる。パルス状の信号SG に含まれている高調波成分も減衰される。特にレベルの大きい4fLO成分はほぼ6dB減衰される。
【0065】
トランジスタTr1およびTr2のコレクタに接続されているキャパシタC1およびC2の容量値を大きくすることにより、トランジスタTr1およびTr2のコレクタに現れるパルス状のノイズ信号SG のレベルをさらに減衰させることができ、ローカルリークを有効に防止できる。なお、キャパシタC1の容量を大きくすると、中間周波数信号IFの出力レベルも低下するので、キャパシタC1およびC2の容量値を適宜に設定することが必要である。
【0066】
前述したシミュレーションにおいて、RF信号の周波数が170MHz、ローカル信号の周波数が210MHzの場合において、キャパシタC1およびC2を接続しない場合に比べて、出力信号のレベルの減衰を3dB以下に抑制するために、キャパシタC1およびC2の容量値を、93.6pF以下に設定する必要がある。同様な条件においてローカルリークをキャパシタC1およびC2を接続しない場合に比べて3dB以上に抑えるために、キャパシタC1およびC2の容量値を、37.9pF以上に設定する必要がある。これらをあわせると、上述したシミュレーションの条件において、キャパシタC1およびC2の容量値を37.9pF<C1=C2<93.6pFの範囲内に設定すれば、所望の中間周波数信号出力レベルとローカル減衰特性を獲得できる。
【0067】
以上説明したように、本実施形態によれば、トランジスタTr1とTr2により差動回路を構成し、これらのトランジスタのベースに第1の周波数を持つ第1の差動信号を入力し、トランジスタTr3とTr4、トランジスタTr5とTr6によりそれぞれ差動回路を構成し、トランジスタTr3とTr4のエミッタをともにトランジスタTr1のコレクタに接続し、トランジスタTr5とTr6のエミッタをトランジスタTr2のコレクタに接続し、トランジスタTr3とTr6のベース同士の接続点およびトランジスタTr4とTr5のベース同士の接続点にそれぞれ第2の周波数を持つ第2の差動信号を入力する。トランジスタTr3,Tr5のコレクタ同士の接続点およびトランジスタTr4とTr6のコレクタ同士の接続点から第1と第2の周波数に基づいた第3の周波数を持つ信号が出力される。トランジスタTr1とTr2のコレクタと所定の共通電位間にそれぞれキャパシタC1およびC2を接続するので、トランジスタTr1とTr2のコレクタに第2の差動信号に応じて発生するパルス状のノイズ信号のレベルを低減でき、これらのトランジスタのベースへのノイズ信号の漏れを抑制できる。
【0068】
第2実施形態
図13は本発明に係る周波数変換回路の第2の実施形態を示す回路図である。図示のように、本実施形態の周波数変換回路において、トランジスタTr1とTr2のエミッタ間に抵抗素子RE1およびRE2が接続されている点を除けば、図1に示す第1の実施形態の周波数変換回路とほぼ同じ構成を有する。
【0069】
図13に示すように、トランジスタTr1およびTr2のベースは、それぞれ差動信号を構成する信号SA とSB の入力端子に接続されている。トランジスタTr1のエミッタとノードND3との間に、抵抗素子RE1が接続され、トランジスタTr2のエミッタとノードND3との間に、抵抗素子RE2が接続されている。さらに、ノードND3は電流源IS1に接続されている。なお、電流源IS1は、ノードND3に電流Ieeを供給する。
【0070】
図示のように、第1の実施形態とほぼ同様に、トランジスタTr1のコレクタと接地電位GNDとの間に、キャパシタC1が接続され、トランジスタTr2のコレクタと接地電位GNDとの間に、キャパシタC2が接続されている。これらのキャパシタC1とC2の容量値を適宜に設定することによって、出力される中間周波数信号のレベルを大きく減衰させることなく、ローカル信号およびその高周波成分のRF信号発生側への漏れを防止できる。
【0071】
第3実施形態
図14は本発明に係る周波数変換回路の第3の実施形態を示す回路図である。図示のように、本実施形態では、図1に示す第1の実施形態に比べて、トランジスタTr1とTr2のエミッタ間に抵抗素子RE3を設けたことと、トランジスタTr1とTr2のエミッタにそれぞれ電流源IS11とIS12を接続したこと点では異なる。それ以外の他の構成は、第1の実施形態とほぼ同じである。
【0072】
図示のように、トランジスタTr1とTr2のベースは、それぞれ差動信号を構成する信号SA とSB の入力端子に接続されている。トランジスタTr1とTr2のエミッタ間に、抵抗素子RE3が接続されている。さらに、トランジスタTr1のエミッタは、電流源IS11に接続され、トランジスタTr2のエミッタは電流源IS12に接続されている。なお、図1に示す第1の実施形態において、トランジスタTr1とTr2のエミッタ同士の接続点に接続されている電流源IS1は動作電流Ieeを供給するが、これに対して本実施形態における電流源IS11とIS12は、それぞれトランジスタTr1およびTr2のエミッタに動作電流Iee/2を供給する。
【0073】
以上説明したように、図13および図14に示す本発明の第2および第3の実施形態によれば、差動増幅回路を構成するトランジスタTr1とTr2のエミッタ同士が直接に接続されるのではなく、抵抗素子を介して接続される。これらのトランジスタのエミッタ同士間に接続されている抵抗素子に生じた電圧信号は、トランジスタTr1およびTr2の入力側にとって負帰還信号となる。この負帰還により、回路の周波数特性および動作の安定性などが改善される。
【0074】
なお、上述した本発明のそれぞれの実施形態において、トランジスタTr1とTr2のコレクタ側に接続されているキャパシタC1とC2の他方の端子は接地されているが、本発明はこれに限定されるものではなく、例えば、電源電圧の供給線側に接続しても、同様な効果が得られる。また、電源電圧の供給線および接地線以外でも、所定の定電圧を供給する低インピーダンスの基準電圧源に接続しても同様な効果が得られることはいうまでもない。
さらに、上述した各実施形態は、何れもnpnトランジスタで構成された周波数変換回路を例として説明したが、本発明はこれに限定されるものではなく、例えば、pnpトランジスタを用いて構成することもできる。
【0075】
【発明の効果】
以上説明したように、本発明の周波数変換回路によれば、回路構成を複雑化することなく、キャパシタを追加するといった簡単な変更でローカル信号で発生する高周波のパルスノイズおよびその高調波成分の漏れを抑制でき、回路の性能を改善できる利点がある。また、本発明により、回路に追加されるキャパシタの容量は小さく、IC化できるため、回路面積の増加を必要最小限に抑制できる。
【図面の簡単な説明】
【図1】本発明に係る周波数変換回路の第1の実施形態を示す回路図である。
【図2】図1の周波数変換回路を簡略化した回路である。
【図3】図2の回路をさらに簡略化した回路である。
【図4】図3に示す簡略化回路の等価回路である。
【図5】図4に示す等価回路における電流−周波数特性を示すグラフである。
【図6】シミュレーション回路の回路図である。
【図7】シミュレーション回路における信号の出力レベルとキャパシタの容量との関係を示すグラフである。
【図8】信号漏れを考察するための簡略化回路の回路図である。
【図9】入力信号およびそれに応じたパルス状のノイズの波形を示す図である。
【図10】図8の回路をさらに簡略化した回路である。
【図11】図10に示す簡略化回路の等価回路である。
【図12】図11の等価回路における信号漏れのレベルと周波数との関係を示すグラフである。
【図13】本発明に係る周波数変換回路の第2の実施形態を示す回路図である。
【図14】本発明に係る周波数変換回路の第3の実施形態を示す回路図である。
【図15】従来の周波数変換回路の一例を示す回路図である。
【図16】周波数変換回路に入力されるローカル信号を示す図である。
【図17】従来の周波数変換回路に入力されるローカル信号およびそれに応じて発生するパルス状のノイズの波形を示す波形図である。
【符号の説明】
Tr1,Tr2,Tr3,Tr4,Tr5,Tr6…トランジスタ、C1,C2…キャパシタ、L1,L2…負荷回路、RE ,RE1,RE2,R1,R2…抵抗素子、IS1,IS2,IS3…電流源、VCC,Vee…電源電圧、GND…接地電位。
Claims (4)
- 第1の周波数を持つ第1の差動信号の一方の信号が入力される第1の入力端子と、
上記第1の差動信号の他方の信号が入力される第2の入力端子と、
第2の周波数を持つ第2の差動信号の一方の信号が入力される第3の入力端子と、
上記第2の差動信号の他方の信号が入力される第4の入力端子と、
上記第1及び第2の周波数に応じた第3の周波数を持つ第3の差動信号の一方の信号が出力される第1の出力端子と、
上記第3の差動信号の他方の信号が出力される第2の出力端子と、
上記第1の入力端子にベースが電気的に接続される第1のトランジスタと、上記第2の入力端子にベースが電気的に接続される第2のトランジスタと、上記第1のトランジスタのエミッタと第1のノードとの間に電気的に接続される第1の抵抗素子と、上記第2のトランジスタのエミッタと上記第1のノードとの間に電気的に接続される第2の抵抗素子とを含む第1の差動増幅回路と、
上記第1のノードに電流を供給する電流源回路と、
上記第3の入力端子にベースが電気的に接続され、上記第1のトランジスタのコレクタにエミッタが電気的に接続され、上記第1の出力端子にコレクタが電気的に接続される第3のトランジスタと、上記第4の入力端子にベースが電気的に接続され、上記第1のトランジスタのコレクタにエミッタが電気的に接続され、上記第2の出力端子にコレクタが電気的に接続される第4のトランジスタとを含む第2の差動増幅回路と、
上記第4の入力端子にベースが電気的に接続され、上記第2のトランジスタのコレクタにエミッタが電気的に接続され、上記第1の出力端子にコレクタが電気的に接続される第5のトランジスタと、上記第3の入力端子にベースが電気的に接続され、上記第2のトランジスタのコレクタにエミッタが電気的に接続され、上記第2の出力端子にコレクタが電気的に接続される第6のトランジスタとを含む第3の差動増幅回路と、
上記第3のトランジスタのコレクタと上記第5のトランジスタのコレクタとに電気的に接続される第1の負荷回路と、
上記第4のトランジスタのコレクタと上記第6のトランジスタのコレクタとに電気的に接続される第2の負荷回路と、
上記第1のトランジスタのコレクタと所定の電圧供給端子との間に電気的に接続される第1のキャパシタと、
上記第2のトランジスタのコレクタと上記電圧供給端子との間に電気的に接続される第2のキャパシタと、
を有する周波数変換回路。 - 請求項1に記載の周波数変換回路であって、
上記電圧供給端子には電源電圧又は接地電位が印加されている周波数変換回路。 - 請求項1又は2に記載の周波数変換回路であって、
上記第1の差動信号が高周波信号であり、
上記第2の差動信号がローカル信号であり、
上記第3の差動信号が中間周波数信号である、
周波数変換回路。 - 請求項3に記載の周波数変換回路であって、
上記第1および第2のキャパシタの容量値はそれぞれ、
1/(2πf LO R)〜1/(2πf 0 R)の範囲の値に設定される、
ただし、f 0 は、上記高周波信号の周波数であり、
f LO は、上記ローカル信号の周波数であり、
Rは、上記第3のトランジスタまたは上記第4のトランジスタの出
力インピーダンスである。
周波数変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10318099A JP4282820B2 (ja) | 1999-04-09 | 1999-04-09 | 周波数変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10318099A JP4282820B2 (ja) | 1999-04-09 | 1999-04-09 | 周波数変換回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000295043A JP2000295043A (ja) | 2000-10-20 |
JP2000295043A5 JP2000295043A5 (ja) | 2006-06-08 |
JP4282820B2 true JP4282820B2 (ja) | 2009-06-24 |
Family
ID=14347321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10318099A Expired - Fee Related JP4282820B2 (ja) | 1999-04-09 | 1999-04-09 | 周波数変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4282820B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8617999B2 (en) | 2008-04-14 | 2013-12-31 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device and computer readable medium for storing pattern size setting program |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7383034B2 (en) | 2004-05-28 | 2008-06-03 | Matsushita Electric Industrial Co., Ltd. | Frequency conversion circuit, modulation circuit, polar modulation transmitting circuit, quadrature modulation transmitting circuit, communication instrument, and frequency conversion method |
-
1999
- 1999-04-09 JP JP10318099A patent/JP4282820B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8617999B2 (en) | 2008-04-14 | 2013-12-31 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device and computer readable medium for storing pattern size setting program |
Also Published As
Publication number | Publication date |
---|---|
JP2000295043A (ja) | 2000-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5929710A (en) | Cascode single-ended to differential converter | |
US5379457A (en) | Low noise active mixer | |
JP3390057B2 (ja) | 変換器回路及びこれを用いたダブルバランストミキサー回路 | |
US8279003B2 (en) | Differential RF amplifier | |
US4480337A (en) | Transistor mixer and amplifier input stage | |
KR100351215B1 (ko) | 이상증폭기및이를이용한재결합회로 | |
US7466175B2 (en) | Capacitance multiplier circuit | |
US5311086A (en) | Multiplying circuit with improved linearity and reduced leakage | |
JP2011512741A (ja) | ミキサ回路 | |
JP4282820B2 (ja) | 周波数変換回路 | |
KR20010006759A (ko) | 주파수 변환회로 | |
JP2561025B2 (ja) | アンバランス−バランス変換回路 | |
KR19990008229A (ko) | 주파수 의존 저항기 | |
US6239653B1 (en) | Biquadratic basic cell for programmable analog time-continuous filter | |
US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
RU2053592C1 (ru) | Усилитель | |
JP3108551B2 (ja) | フィルタ回路 | |
JPH03230605A (ja) | 差動形発振回路及び周波数変換回路 | |
JP3050185B2 (ja) | アナログ乗算回路 | |
JP4221131B2 (ja) | 可変利得増幅回路 | |
JPH0514471B2 (ja) | ||
JPH0573087B2 (ja) | ||
JPH10247824A (ja) | ミキサ回路 | |
JPH0439245B2 (ja) | ||
JPH05299948A (ja) | 差動アンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090318 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |