KR20010006759A

KR20010006759A - 주파수 변환회로

Info

Publication number: KR20010006759A
Application number: KR1020000011599A
Authority: KR
Inventors: 와타나베오사무; 야마지다카후미; 다니모토히로시; 오타카쇼지
Original assignee: 니시무로 타이죠; 가부시끼가이샤 도시바
Priority date: 1999-03-09
Filing date: 2000-03-08
Publication date: 2001-01-26
Also published as: EP1037380A3; CN1267130A; EP1037380B1; KR100371876B1; DE60008030D1; DE60008030T2; JP2000261250A; US6477360B1; EP1037380A2; CN1144354C; JP3504179B2

Abstract

주파수 변환회로는 승산회로(1)와 부하회로(2) 및 출력버퍼회로(3)를 포함한다. 승산회로(1)는 고주파(RF)신호와 국부발진기(LO)신호를 승산하여 양 신호주파수의 차이의 주파수를 갖는 차주파수신호를 출력하는 출력단자를 갖는다. 부하회로(2)는 승산회로(1)의 출력단자를 전원에 접속한다. 출력버퍼회로(3)는 승산회로의 출력단자에 접속된 입력단자와, 다음 단계로 신호를 출력하는 출력단자를 갖는다. 부하회로(2)에는 불필요 신호주파수 성분을 제거하기 위한 노치회로(4)가 결합된다. 노치회로(4)는 불필요 신호주파수에 있어서 임피던스가 급격하게 저하되어 골짜기 값이 출현하는 임피던스특성을 갖는다.

Description

주파수 변환회로{FREQUENCY CONVERTER}

본 발명은, 주로 무선통신기기에 사용되는 주파수 변환회로에 관한 것으로, 특히 광대역 신호를 출력하는 주파수 변환회로에 관한 것이다.

휴대무선기 등의 무선통신기기의 수신부에는, 수신신호를 소정의 주파수로 변환하기 위한 주파수 변환회로가 설치된다. 비교적 협대역의 신호를 다루는 주파수 변환회로로서, 예컨대 「Ken Leong Fong, Chistopher Dennis Hull, and Robert G, Meyer저작의 IEEE J.Solid-State Circuit, vol.32, No.8, AUGUST 1997, p.1166, "A Class AB Monolithic Mixer for 900-MHz Application"(문헌1)」에 기재된 주파수 변환회로가 공지되어 있다.

도 23은 문헌1에 기재된 주파수 변환회로를 나타낸다. 트랜지스터(Q101,Q102,Q103)는 승산회로(乘算回路;multiplying circuit)를 구성한다. 트랜지스터(Q102,Q103)의 콜렉터로부터 RF(고주파)신호주파수와 LO(국부)신호주파수의 차이 주파수신호인 IF(중간주파수)신호가 전류신호로서 출력된다. 이 승산회로의 출력단자에 접속된 부하회로에는 부하저항(R100,R101,R102)에 더해서 인덕터(L101, L102)와 캐패시터(C101, C102)로 이루어진 2개의 LC병렬공진회로가 접속되고, 이들이 대역통과필터의 기능을 갖는다. 이 부하회로는, 통상 전송선로의 임피던스(50Ω)로 정합을 취하도록 설계된다.

최근, 휴대전화 등의 이동통신 시스템에서, PHS(personal hand-phone system)나 GSM(global system for mobile communication) 등에 사용되는 수백 kHz의 협대역 변조방식을 대신해서 CDMA(code division multiple access)나 OFDM(orthogonal frequency division multiplex)와 같은 수백 MHz 혹은 그 이상의 광대역의 변조방식이 사용되기 시작하고 있다. 이와 같은 광대역의 변조신호를 200MHz 정도의 주파수의 IF신호로 변환하면, 신호의 비대역이 협대역의 변조방식의 경우에 비해 한자리수 이상 크게 된다.

도 23의 주파수 변환회로는 본래 협대역 방식의 신호를 주파수 변환하는 용도로 개발된 것이다. 이 회로에서는 광대역 변조방식에 의한 비대역이 큰 신호를 다루는 경우, 전체 신호대역에서 임피던스 정합을 얻을 수 없어 출력신호 레벨이 변동되어 버린다. 도 23에 있어서, LC병렬공진회로에 외부부착 소자를 이용해서 높은 Q값을 갖게한 부하회로로 신호대역을 넓게 하면, 회로구성이 복잡하게 된다. 이 경우, 외부부착 소자의 수가 많게 되어 집적회로화에 의한 소형화 및 저가격화의 요구에 반하게 된다. 또한, 광대역에 걸쳐 임피던스 정합을 얻는 수법으로서 공진회로의 Q값을 저하시키는 방법도 있다. 그러나, 이 경우 출력신호레벨이 낮아지고 S/N이 렬화된다.

한편, 광대역에 걸쳐 임피던스 정합이 얻어지는 주파수변환회로로서, 도 24에 나타낸 바와 같은 구성이 알려져 있다. 이 회로에서는, 승산회로를 구성하는 트랜지스터(Q102,Q103)의 콜렉터로부터, 전류원(CS104,CS105)을 부하로 하는 트랜지스터(Q104,Q105)에 의한 에미터플로워회로로 이루어지는 출력버퍼회로를 매개로 IF출력을 취출한다. 이 주파수변환회로로는 넓은 주파수영역에 걸쳐 임피던스정합을 얻을 수 있다. 또한, 변환이득은 트랜지스터(Q101,Q102,Q103)에 의한 변환트랜스콘덕턴스와 부하저항(R101, R102)에서 결정되고, 용이하게 큰 값이 얻어지므로 출력신호레벨이 충분히 확보된다.

그런데, 도 24의 주파수 변환회로에서는, 트랜지스터(Q102,Q103)의 콜렉터로부터의 출력신호로서 소망의 신호인 IF신호성분 이외의 레벨이 큰 LO신호의 주파수성분과 그 고조파의 주파수성분이 불필요 신호성분으로서 나타난다. 이와 같은 레벨이 큰 불필요 신호성분은 다음 단계의 출력버퍼회로의 트랜지스터(Q104,Q105)를 포화시키버리고, 그 결과로서 소망 신호를 왜곡시키는 문제가 있다.

LO신호의 주파수성분을 취소하는 수법으로서, 더블밸런스믹서(duble balancing mixer)가 알려져 있다. 그러나, 더블밸런스믹서에서는, 주로 LO신호주파수의 2배 조파가 믹서의 부하저항으로 흐르는 전류로서 나타난다. 특히, LO신호주파수가 높은 경우, 이 2배 주파수성분이 크게 되어 도 24의 회로와 동일한 문제가 발생된다.

즉, 상기와 같이 종래의 주파수 변환회로에서는 광대역의 신호를 주파수변화하도록 하면, S/N이나 왜곡특성이 희생되는 문제가 있다.

본 발명은 높은 S/N 및 낮은 왜곡을 확보하면서 광대역화를 가능하게 한 주파수 변환회로를 제공하는 것을 목적으로 한다.

도 1a는 본 발명의 실시형태에 따른 주파수 변환회로의 기본구성을 나타낸 블록도,

도 1b는 본 발명의 다른 실시형태에 따른 주파수변환회로의 기본 구성을 나타낸 블록도,

도 2는 도 1a에 도시된 주파수 변환회로의 구체적인 구성예를 나타낸 도면,

도 3 및 도 4는 본 발명의 주파수 변환회로에서 사용되는 승산회로의 변경예를 나타낸 도면,

도 5 내지 도 7은 본 발명의 주파수 변환회로에서 사용되는 부하회로와 노치회로(notch circuit)를 조합시킨 변경예를 나타낸 도면,

도 8은 도 7에 나타낸 노치회로의 임피던스특성을 나타낸 도면,

도 9 내지 도 13은 본 발명의 주파수 변환회로에서 사용되는 부하회로와 노치회로의 조합의 변경예를 나타낸 도면,

도 14 내지 도 15는 본 발명의 주파수 변환회로에서 사용되는 출력버퍼회로의 변경예를 나타낸 도면,

도 16은 도 15에 도시된 출력버퍼회로의 효과를 설명하기 위한 임피던스특성을 나타낸 도면,

도 17 및 도 18은 본 발명의 주파수 변환회로에서 사용되는 출력버퍼회로의 변경예를 나타낸 도면,

도 19는 도 2에 도시된 부하회로와 노치회로 조합의 등가회로를 나타낸 도면,

도 20은 도 19에 도시된 등가회로를 고려한 고주파 변환회로의 구성을 나타낸 도면,

도 21은 본 발명의 다른 실시형태에 따른 고주파 변환회로의 구성을 나타낸 도면,

도 22는 도 21에 도시된 고주파 변환회로에서 노치회로의 임피던스특성을 나타낸 도면,

도 23은 종래 고주파 변환회로의 구성을 나타낸 도면,

도 24는 종래의 고주파 변환회로의 다른 구성을 나타낸 도면이다.

본 발명의 제1형태는, 주파수 변환회로에 있어서, 고주파신호와 국부발진기 신호를 승산하여 양 신호의 주파수의 차이(差異)의 주파수를 갖는 차주파수신호를 출력하는 출력단자를 갖는 승산회로와,

이 승산회로의 상기 출력단자에 접속된 부하회로,

상기 승산회로의 상기 출력단자에 접속된 입력단자와, 다음 단계로 신호를 출력하는 출력단자를 갖는 출력버퍼회로 및,

불필요 신호주파수에 있어서 임피던스가 급격하게 저하되어 골짜기 값이 출현하는 임피던스특성을 갖도록 설정되고, 상기 출력버퍼회로의 상기 입력단자에 접속된 상기 차주파수신호로부터 불필요 신호주파수성분을 제거하는 노치회로를 구비하여 구성된 것이다.

본 발명의 제2형태는, 주파수 변환회로에 있어서,

고주파신호와 국부발진기신호를 승산하여 양 신호의 주파수의 차이의 주파수를 갖는 차주파수신호를 차동신호성분으로서 출력하는 제1 및 제2출력단자를 갖는 승산회로와,

이 승산회로의 상기 제1 및 제2출력단자에 접속된 부하회로,

상기 승산회로의 상기 제1 및 제2출력단자에 접속된 제1 및 제2입력단자와, 다음 단계로 신호를 출력하는 출력단자를 갖는 출력버퍼회로 및,

상기 불필요 신호주파수에 있어서 임피던스가 급격하게 저하되어 골짜기 값이 출현하는 임피던스특성을 갖도록 설정되고, 상기 제1 및 제2출력단자에 각각 접속된 제1 및 제2LC직렬공진회로를 구비하고, 이 제1 및 제2LC직렬공진회로의 공진주파수가 상기 불필요 신호주파수와 일치하고 상기 출력버퍼회로의 상기 제1 및 제2입력단자에 접속된, 상기 차주파수신호로부터 불필요 신호주파수의 성분을 제거하는 노치회로를 구비하여 구성된 것이다.

이하, 본 발명의 실시형태를 첨부도면을 참조로 상세히 설명한다. 또한, 이하의 설명에 있어서, 대략 동일한 기능 및 구성을 갖는 구성요소에 대해서는 동일한 참조부호를 붙이고, 중복설명은 필요한 경우만 행한다.

도 1a는 본 발명의 실시형태에 따른 주파수 변환회로의 기본 구성을 나타낸 블록도이다. 이 주파수 변환회로는 승산회로(1)와 부하회로(2) 및 출력버퍼회로(3)를 포함한다. 승산회로(1)는 입력된 고주파(RF)신호와 국부발진기(LO)신호를 승산하여 양 신호의 주파수의 차주파수를 갖는 차주파수신호를 출력단자로부터 출력한다. 부하회로(2)는 승산회로(1)의 출력단자 및 전원(V_cc; 전원전위점)에 접속된다. 출력버퍼회로(3)는 승산회로의 출력단자에 접속된 입력단자와 다음 단계로 신호를 출력하는 출력단자를 갖는다.

부하회로(2)에는 불필요 신호주파수의 성분을 제거하기 위한 노치회로(4)가 결합되고, 승산회로(1)의 출력단자를 전원전위점에 접속시킨다. 다시 말하면, 노치회로(4)는 출력버퍼회로(3)의 입력단자와 전원전위점(정전위점)을 접속시킨다. 노치회로(4)의 임피던스특성(임피던스의 주파수특성)은, 적어도 하나의 불필요 신호주파수와 일치된 노치주파수를 갖는다.

여기서, 노치주파수는, 임피던스특성에 있어서 임피던스가 급격하게 저하되어 골짜기 값(谷値)이 출현하는 주파수를 말한다. 바람직하게는, 이 골짜기 값은 불필요 신호주파수에서의 출력버퍼회로(3)의 임피던스 보다도 작다.

도 1b는 본 발명의 다른 실시형태에 따른 주파수 변환회로의 기본 구성을 나타낸 블록도이다. 이 주파수 변환회로도 도 1a에 나타낸 회로와 동일한 승산회로(1)와 부하회로(2) 및 출력버퍼회로(3)를 포함한다. 그러나, 노치회로(4)는 부하회로(2)에 결합되지 않고, 대신에 출력버퍼회로(3)의 입력단자와 그라운드 전위점(정전위점) AC-GRN를 접속시킨다. 이 노치회로(4)의 임피던스특성(임피던스의 주파수특성)도, 적어도 하나의 불필요 신호주파수와 일치된 노치주파수를 갖는다.

도 1a 및 도 1b에 나타낸 주파수 변환회로에 있어서는, 승산회로(1)의 출력에는 소망 신호성분, 즉 RF신호의 주파수와 LO신호의 주파수의 차주파수인 IF(중간주파수)신호성분 이외에, LO신호주파수성분과 LO신호주파수의 고조파성분 등이 불필요 신호성분으로서 나타난다. 그러나, 도시된 주파수 변환회로에서는 이들 LO신호주파수성분이나 그 고조파성분과 같은 레벨이 큰 불필요 신호성분이 승산회로(1)로부터 출력된 것이어도, 다음 단계의 출력버퍼회로(3)로 이들의 불필요 신호성분을 거의 전달시키지 않는다. 이는, 노치회로(4)의 임피던스특성이 불필요 신호성분의 주파수와 일치된 노치주파수를 갖는 것에 기인한다.

따라서, 불필요 신호에 의해서 출력버퍼회로(3)의 입력부가 포화하지 않게 되고, 왜곡이 작게된다. 또한, 불필요 신호성분을 노치회로(4)의 노치특성에 의해 제거하므로, 소망 신호대역에 있어서 노치회로(4)의 임피던스특성을 평탄하게 할 수 있다.

더욱이, 이와 같이 노치회로(4)의 임피던스특성이 소정 신호대역에서 평탄한 특성을 갖고, 출력버퍼회로의 임피던스특성도 평탄하게 된다. 이에 의해서, 도 1a 및 도 1b에 나타낸 주파수 변환회로에서는 소망 신호대역에서 충분한 변환이득을 갖고, 레벨이 충분히 큰 S/N이 높은 출력신호를 얻을 수 있다.

도 2는 도 1a에 나타낸 주파수 변환회로의 구체적인 예를 나타낸 도면이다. 또한, 도 2 내지 도 22를 참조로 설명하는 노치회로는 도 1b에 나타낸 주파수 변환회로의 노치회로(4)로서도 사용할 수 있다.

도 2에 있어서, 승산회로(1)는 트랜지스터(Q1,Q2,Q3)로 이루어진다. 트랜지스터(Q1)의 콜렉터단자는 트랜지스터(Q2,Q3)의 공통 에미터단자에 접속되고, 트랜지스터(Q1)의 에미터단자는 접지된다. 트랜지스터(Q1)의 베이스단자에 RF신호가 입력되고, 트랜지스터(Q2,Q3)의 베이스단자 사이에 LO신호가 입력된 이와 같은 구성에 의해 승산회로(1)의 출력단자인 트랜지스터(Q2,Q3)의 콜렉터단자로부터, 주로 승산회로(1)의 입력인 RF신호와 LO신호의 차주파수의 성분, 즉 IF신호성분이 전류신호로서 출력된다.

트랜지스터(Q2,Q3)의 콜렉터단자로부터 출력된 전류신호는 부하회로(2)내의 부하저항에 의해서 전류-전압 변환된다. 따라서, 트랜지스터(Q3)의 콜렉터단자로부터의 신호전류를 전류-전압 변환시킨 신호가 출력버퍼회로(3)에 입력된다. 부하회로(2)는, 이 예에서는 트랜지스터(Q2,Q3)의 콜렉터단자와 전원(V_cc) 사이에 각각 접속된 부하저항(R1,R2)으로 이루어진다.

노치회로(4)는 부하저항(R1,R2)과 각각 병렬로 접속된 2개의 LC직렬공진회로로 이루어진다. 부하저항(R1)에 병렬로 접속된 LC직렬공진회로는 인덕터(L1)와 캐패시터(C1)로 이루어진다. 부하저항(R2)에 병렬로 접속된 LC직렬공진회로는 인덕터(L2)와 캐패시터(C2)로 이루어진다.

승산회로(1)의 출력에는 소망 신호인 IF신호성분 이외에 불필요 신호로서, 주로 LO신호의 주파수성분이 포함된다. 그러나, 노치회로(4)에서의 LC직렬공진회로의 공진주파수를 LO신호주파수에 합치는 것에 의해 LO신호주파수성분을 제거할 수 있다. 즉, LC직렬공진회로는 공진주파수에서 임피던스가 극소값으로 되므로, 그 공진주파수에 LO신호주파수를 합치면 LO신호주파수에서의 이득은 거의 0이 된다. 이에 따라, LO신호주파수성분은 출력버퍼회로(3)에 전달되지 않게 되고, 출력버퍼회로(3)의 트랜지스터(Q4)가 LO신호주파수성분에 의해 포화하는 것을 방지할 수 있다.

따라서, 승산회로(1)로부터 LO신호주파수성분이나 그 고조파성분과 같은 불필요 신호성분이 출력되어도 출력버퍼회로(3)에 있어서 불필요한 왜곡을 발생시키지 않게 되고, 출력버퍼회로(3)로부터 낮은 왜곡의 소망 신호성분이 주파수변환출력으로서 얻어진다.

도 2에 도시된 구성내의 전체 트랜지스터의 도전형은 완전하게 역전할 수 있는 바, 즉 도 2에 도시된 NPN트랜지스터로부터 PNP트랜지스터로 할 수 있다. 이 경우, V_cc와 그라운드와의 관계도 반대로 된다. 더욱이, 도 2에 나타낸 바이폴라 트랜지스터를 대신하여 MOS트랜지스터를 사용할 수 있다.

이하, 도 1a 및 도 1b에 나타낸 실시형태의 각 부분의 다른 구체적인 구성예에 대해서 설명한다. 도 3과 도 4는 승산회로(1)의 변경예를 나타낸 도면이다.

도 3에 나타낸 승산회로에 있어서, 도 2에 도시된 트랜지스터(Q1)에 대응하는 트랜지스터(Q5)의 베이스단자에 직류 바이어스전압(Vb)이 인가되고, 트랜지스터(Q5)의 에미터단자에 전류원(CS5)이 접속된다. 또한, 트랜지스터(Q5)의 에미터단자에 RF신호주파수가 입력된다. 도 2에 나타낸 승산회로와 동일하게 소망 신호로서 RF신호주파수와 LO신호주파수의 차주파수의 성분인 IF신호성분이 출력된다. 또한, 불필요 신호로서 LO신호주파수와 그 고조파성분이 출력된다.

도 4에 나타낸 승산회로는, 트랜지스터(Q11~Q16)와 전류원(CS)으로 구성되는 공지의 평균변조기형 승산회로이다. RF신호는 콩통 에미터단자에 전류원(CS10)이 접속되는 트랜지스터(Q11,Q12)의 베이스단자 사이에 입력된다. 트랜지스터(Q11,Q12)의 콜렉터단자는 트랜지스터(Q13,Q14)의 콩통 에미터단자 및 트랜지스터(Q15,Q16)의 콩통 에미터단자에 각각 접속된다. 트랜지스터(Q13,Q14)의 베이스단자 사이 및 트랜지스터(Q15,Q16)의 베이스단자 사이에 각각 LO신호가 서로에 상반되게 입력된다.

트랜지스터(Q13,Q15)의 콜렉터단자 사이의 노드와 트랜지스터(Q14,Q16)의 콜렉터단자 사이의 노드로부터 소정 신호로서 RF신호주파수와 LO신호주파수의 차주파수의 성분인 IF신호성분이 반대 위상으로 출력된다. 또한, 이 도 4의 승산회로에 있어서는, 주로 LO신호의 2차 고조파성분이 불필요 신호로서 출력된다.

도 5와 도 6 및 도 7은 부하회로(2) 및 노치회로(4)의 조합의 변경예를 나타낸 도면이다. 도 5의 구성에는 부하저항(R1)에 인덕터(L1)와 캐패시터(C1)로 이루어진 LC직렬공진회로가 병렬로 접속된다. 도 6의 구성에는 저항(2)에 인덕터(L2)와 캐패시터(C2)로 이루어진 LC직렬공진회로가 병렬로 접속된다. 또한, 도 7의 구성에서는 인덕터(L1)와 캐패시터(C1)로 이루어진 LC직렬공진회로 및 인덕터(L2)와 캐패시터(C2)로 이루어진 LC직렬공진회로가 저항(R)에 병렬로 접속된다.

도 5와 도 6 및 도 7의 구성에 있어서는, 어느 한쪽 단자(입력단자 IN)가 승산회로(1)의 출력단에 접속되고, 다른쪽 단자가 전원(V_cc), 즉 AC-GND에 접속된다. 도 2 내지 도 4에 나타낸 것과 같이, 승산회로(1)의 출력이 차동으로 된 경우에는, 승산회로(1) 각각의 출력(+측, -측)에 부하회로와 노치회로를 조합시켜 회로를 접속하면 된다. 여기서, 승산회로(1)의 2개의 출력단자에 각각 접속된 2개의 조합회로는 회로의 밸런스를 고려하면, 실질적으로 동일한 것이 바람직하다. 또한, 2개의 조합회로의 AC-GND는 공통으로 하여도 되고, 별도로 하여도 된다.

여기서, 도 5와 도 6 및 도 7 중의 L1과 C1 및 C2는, 예컨대 다음식 (1)과 (2)를 만족하도록 설정된다.

ωLO=1/(L1·C1)^1/2...(1)

2ωLO=1/(L1·C1)^1/2...(2)

여기서, ωLO(=2πfLO)는 LO신호의 각주파수, 2ωLO는 그 2차 고조파의 각주파수이다. 따라서, 도 5와 도 6에 나타낸 회로의 임피던스특성은, 각각 주파수(fLO,2fLO)에 노치주파수를 갖는다. 또한, 도 7에 나타낸 부하회로의 임피던스특성은 도 8에 나타낸 바와 같이 이들 2개의 주파수(fLO,2fLO)에 노치주파수를 갖는다.

도 5와 도 6 및 도 7에 나타낸 회로는 부하저항과 LC직렬공진회로를 병렬로 접속한 것으로, 간단한 구성으로 실현가능하다. LC직렬공진회로의 Q값이 크거나 혹은 LO신호주파수와 IF신호주파수가 큰 경우, IF신호주파수에서 부하임피던스는 부하저항의 크기로 되고 IF신호주파수대역 전체에 걸쳐 평탄한 특성을 얻을 수 있다.

도 9 내지 도 13은 부하회로(2)와 노치회로(4)를 조합시킨 더욱 다른 변경예를 나타낸 도면이다. 노치회로(4)에 이용되는 LC직렬공진회로는 오프칩(외부부착 구조), 온칩의 어느 쪽으로도 구성 가능하다. 도 9에 나타낸 노치회로(4)는 LC직렬공진회로를 온칩으로 구성한 예이다. 여기서, 부하저항(R3)에 대해서, 온칩의 인덕터(L3; 본딩와이어의 인덕턴스를 포함) 및 캐패시터(C3)의 LC직렬공진회로가 접속된다.

이와 같이 LC직렬공진회로를 오프칩으로 구성하는 경우, 인덕터(L3) 및 캐패시터(C3)와 함께, 본딩와이어의 인덕턴스를 포함하여 높은 Q값의 부품을 사용할 수 있다. 또한, 도 9에 도시된 바와 같이 LC직렬공진회로의 한쪽 단자를 칩의 외부에 접지할 수 있으므로, 불필요 신호의 동일 위상(相) 성분, 차동성분과 함께 충분한 억압효과가 얻어진다.

도 10에 나타낸 노치회로(4)는, LC직렬공진회로를 온칩으로 구성한 예이다. 인덕터(L4) 및 캐패시터(C4)의 LC직렬공진회로가 부하저항(R4)에 병렬로 접속된다. 인덕터(L5) 및 캐패시터(C5)의 LC직렬공진회로가 부하저항(R5)에 병렬로 접속된다. 양 LC직렬공진회로는 온칩으로 구성된다. 양 LC직렬공진회로 각각의 한쪽 단자는 승산회로(1)의 2개의 출력단자에 접속된다. 양 LC직렬공진회로 각각의 다른쪽 단자는 패드의 기생캐패시터(Cp)를 매개로 집적회로의 기판 전위에 접속되면서 인덕턴스(Lb)의 본딩와이어를 매개로 전원(V_cc)에 접속되어 AC-GND 시킨다.

이와 같이 온칩으로 LC직렬공진회로를 구성하면, 공진회로의 Q값이 낮게 된다. 한편, 본딩와이어의 인덕턴스(Lb)의 오차가 큰 경우 등에는 온칩의 공진회로의 공진주파수를 합치는 것이 어렵다. 이에 따라, 온칩 공진회로의 쪽이 그 공진주파수를 목표주파수(LO신호주파수나 그 고조파의 주파수)에 합치는 것이 비교적 용이하게 된다. 또한, 불필요 신호가 차동신호로 되어 있는 경우는, LC공진회로를 온칩의 LC로 구성하여도 본딩와이어의 인덕턴스(Lb)나 패드의 캐패시턴스(Cp)의 영향을 받지 않고, 불필요 신호의 억압이 가능하다.

도 11 내지 도 13에 나타낸 부하 및 노치회로는 승산회로(1)로부터 출력되는 불필요 신호가 차동신호로 이루어진 경우의 구성예이다. 어느 쪽도 2개의 입력단자(IN1,IN2)를 갖는다. R6과, R7, R8 및, R9는 부하저항이고, 인덕터(L6,L7,L8,L9) 및 캐패시터(C6,C7,C8,C9)는 LC직렬공진회로를 구성한다. LC직렬공진회로는 입력단자(IN1,IN2) 사이에 접속된다. 도 12 및 도 13 각각에 있어서, 바람직하게는 2개의 LC직렬공진회로는, 실질적으로 동일하다.

이들 부하회로에 있어서는, 인덕터 및 캐패시터와 함께 온칩, 오프칩의 어느쪽으로 구성하는 것도 가능하다. 또한, LC직렬공진회로의 인덕터 및 캐패시터의 어느 한쪽을 온칩으로, 다른 쪽을 오프칩으로 하여 구성하여도 된다. 더욱이, 온칩, 오프칩의 LC직렬공진회로를 병용하여도 된다.

도 14 및 도 15는 출력버퍼회로(3)의 변경예를 나타낸 도면이다.

도 14에 나타낸 출력버퍼회로에서는 승산회로(1)의 트랜지스터(Q2,Q3)의 2개의 출력단자로부터의 IF신호전압이 입력된다. 입력신호는 트랜지스터(Q4,Q5)와 전류원(CS4,CS5)으로 이루어진 2조의 에미터플로워회로에 의해 전송선로의 임피던스, 예컨대 50Ω으로 임피던스변환되어 출력된다.

도 15에 나타낸 출력버퍼회로에서는, 승산회로(1)의 한쪽 출력단자로부터의 IF신호전압이 트랜지스터(Q8)와 부하저항(R10)으로 이루어진 에미터접지증폭기에 의해 증폭된다. 증폭된 신호는, 더욱 트랜지스터(Q5)와 전류원(CS5)로 이루어진 에미터플로워회로에 의해 전송선로의 임피던스, 예컨대 50Ω으로 임피던스 변환되어 출력된다.

그런데, LO신호주파수와 IF신호주파수와의 차주파수가 작은 경우 또는 LC직렬공진회로의 Q값이 작은 경우 등에는, 도 16에 점선으로 나타낸 바와 같이 IF신호대역에 있어서 노치회로의 임피던스특성이 평탄하게 되지 않는 경우가 있다. 그 결과, 소망 신호대역내에서 이득 변동을 발생시키고, 광대역 신호를 얻을 수 없게 된다.

이와 같은 경우, 입력임피던스를 작게 한 트랜스임피던스앰프(trans-impedence amp)로 출력버퍼회로(3)를 구성할 수 있다. 이에 의해, 승산회로(1)의 출력단자로부터 본 임피던스특성을 도 16의 실선과 같이 할 수 있고, IF신호대역에서 평탄한 출력신호레벨을 얻을 수 있다.

도 17 및 도 18은 이와 같은 트랜스임피던스앰프회로를 입력부에 구비한 출력버퍼회로(3)의 구성예를 나타낸 도면이다.

도 17에 나타낸 출력회로에서는 트랜지스터(Q6)와, 트랜지스터(Q6)의 에미터단자에 접속된 전류원(CS6), 트랜지스터(Q6)의 콜렉터단자와 베이스단자 사이에 접속된 저항(R11) 및, 트랜지스터(Q6)의 콜렉터단자와 전원(V_cc) 사이에 접속된 저항(R12)에 의해 트랜스임피던스앰프회로가 구성된다. 이 트랜스임피던스앰프회로의 출력은 트랜지스터(Q6)의 콜렉터단자로부터 취출되어 다음 단계의 트랜지스터(Q4)의 베이스단자에 입력된다.

도 18에 나타낸 출력버퍼회로에서는, 도 17에 있어서의 트랜스임피던스앰프회로의 저항(R11)을 제거하고, 대신 트랜지스터(Q6)의 베이스단자에 직류바이어스전압(Vb)을 인가한다. 이 경우도, 트랜스임피던스앰프회로의 출력은 트랜지스터(Q6)의 콜렉터단자로부터 취출되고, 다음 단계의 트랜지스터(Q4)의 베이스단자에 입력시킨다. 승산회로(1)의 출력이 차동으로 되어 있는 경우는, 승산회로(1)의 2개의 출력단자에 각각 트랜스임피던스앰프회로를 접속하면 된다. 여기서, 2개의 트랜스임피던스앰프회로는 승산회로의 밸런스를 고려하면, 실질적으로 동일한 것이 바람직하다.

도 17 및 도 18에 나타낸 출력버퍼회로는 어느 쪽도 트랜스임피던스앰프회로를 입력부에 구비하는 것에 의해, 그 입력임피던스를 부하회로(2)의 부하저항 보다도 작게하는 것이 가능하다. 따라서, 승산회로(1)의 출력단자에 있어서, 도 16의 실선과 같은 임피던스특성을 얻을 수 있다.

이때의 소망 신호에 대한 트랜스임피던스는 도 17의 경우는 저항(R11)의 값, 도 18의 경우는 저항(R12)의 값이 된다. 따라서, 이들의 저항값을 도 16의 임피던스(R)와 동일하게 하면, 소망 신호의 레벨을 광대역에 걸쳐 충분하게 얻을 수 있다. 또한, 불필요 신호는 노치회로(4)의 노치특성에 의해 제거할 수 있기 때문에, 불필요한 왜곡을 경감할 수 있다.

이와 같이, 출력버퍼회로(3)에 트랜스임피던스앰프회로와 같은 임피던스를 저하시키는 회로를 부가하는 것에 의해 소망 신호대역에서 이득을 실질적으로 일정하게 유지하고, 출력버퍼회로(3)에서 소망 신호가 왜곡을 회피할 수 있게 하며 저왜곡화에 보다 유리하게 된다.

이하, 도 19 내지 도 22를 참조하여 본 발명의 다른 실시형태에 관해 설명한다.

도 2에 나타낸 주파수 변환회로에 있어서, 실제의 집적회로상에는 트랜지스터(Q3)의 콜렉터단자와 기판 사이의 기생용량이나 배선의 기생용량이 존재한다. 이들이 기생용량을 포함하면, 부하 및 노치회로(2,4)는 등가적으로 도 19와 같이 표시된다. 단, 도 19에서는 승산회로(1)의 2개의 출력단자에 접속된 부하저항(R1,R2)과 이들에 병렬로 접속된 LC직렬공진회로를 구성하는 인덕터(L1,L2) 및 캐패시터(C1,C2)의 각 쌍 중 한쪽만을 고려하고, 각 R과 L 및 C로 나타낸다. 또한, 도 19에 있어서 C_기생은 상기된 전체의 기생용량을 나타낸다.

도 19에 나타낸 LC직렬공진회로의 임피던스는, 다음 식(3)으로 나타낸다.

Z_LC=J{(ω²LC-1)/ωc} ....(3)

여기서, J는 허수단위,ω는 각주파수이다.

즉, 이 LC직렬공진회로의 임피던스는 공지주파수 fO(=1/2π(LC)^1/2) 보다

높은 주파수에서는 유도성(허수성분이 정수)으로 된다. 이에 따라, 도 19 중의 C_기생과 같은 기생용량성분이 있으면, fO 이상의 주파수에서는 도 19의 회로는 저항(R)에 병렬로 LC병렬공진회로가 접속되는 것 같이 보인다. 보다 구체적으로는 도 19의 회로의 임피던스는 다음 식(4)으로 부여된다.

_기생=R[(1+JωR[C(1-ω²LC)^-1+C_기생])^-1] ...(4)

따라서, 주파수 f=fO=1/2π(LC)^1/2에서 직렬공진이 일어나고, 이 주파수에서 임피던스 0으로 되는 노치가 존재한다. 더욱이, 주파수 f=f1=f0(1+C/C_기생)^1/2에서 병렬공진이 일어나고, 이 주파수에서는 임피던스가 극대값(R)이 된다.

도 20은 도 19에 나타낸 기생용량(C_기생)을 고려한 주파수 변환회로를 나타낸다. 이 주파수 변환회로에 있어서 노치회로(4)의 LC직렬공진회로의 공진주파수 f0를 LO신호주파수로 한 경우를 고려한다. 이 경우, 노치회로의 임피던스특성에 있어서 LO신호주파수로 노치를 설치함으로써 LO신호주파수의 불필요 신호는 충분하게 억압된다.

그렇지만, 상기된 바와 같이 기생용량(C_기생)의 존재에 의해서, LO신호주파수(=직렬공진주파수) 보다도 높은 주파수(f1)에 병렬공진점이 존재한다. 이에 따라, 이 병렬공진주파수(f1)가 다른 불필요 신호, 예컨대 LO신호의 고조파수와 동일하거나 이들에 가까운 주파수로 되면, LO신호의 고조파성분이 불필요 신호로서 주파수변환출력으로 나타나고, 왜곡특성이 렬화된다.

도 21은 이 점을 개선시킨 본 발명의 다른 실시형태에 따른 주파수변환회로이다. 트랜지스터(Q2,Q3)의 콜렉터단자와 전원(V_cc) 사이에, 예컨대 부하저항(R1,R2)과 각각 병렬로 캐패시터(C21,C22)가 접속된다. 이와 같이 하면, 병렬공진주파수는 다음 식(5)으로 된다.

f2=f0{1+C/(C_기생+C')}^1/2≠(불필요 신호주파수) ...(5)

여기서, C는 LC직렬공진회로의 캐패시터(C1,C2)의 용량, C'는 추가된 캐패시터(C21,C22)의 용량이다.

즉, 캐패시터(C21,C22)를 설치하는 것에 의해 병렬공진주파수는 f1으로부터 f2로 벗어난다. 따라서, 이 병렬공진주파수(f2)가 LO신호의 고주파성분 등의 불필요 신호 이외의 주파수로 되도록 캐패시터(C21,C22)의 용량을 선택하는 것에 의해 주파수 변환출력에 불필요신호가 나타나지 않게 되고, 왜곡특성의 렬화가 방지될 수 있다.

여기서, 캐패시터(C21,C22)의 용량은 소망 신호인 IF신호대역에 영향이 나타나지 않는 값으로 선택한다. 구체적으로는, 1/2πR·C21＞＞fIF, 1/2πR·C22＞＞fIF를 만족하도록 캐패시터(C21,C22)의 용량은 선정된다. 이에 의해, IF신호대역에서의 광대역특성이 유지된다.

이 형태를 도시하면, 도 22에 나타낸 바와 같다. 도 22는 도 21 중의 노치회로의 임피던스특성을 나타내는바, 실선이 캐패시터(C21,C22)삽입 전의 특성이고, 점선이 캐패시터(C21,C22) 삽입 후의 특성이다. 단, 여기서는 LO신호주파수성분 이외의 제2의 불필요 신호로서, LO신호주파수의 2차 고조파성분을 판정한다.

도 22에 나타낸 바와 같이, 캐패시터(C21,C22)를 삽입하는 것에 의해 LO신호주파수의 2차 고조파성분(주파수 2fLO)의 억압비가 개선되고, 더욱이 3차 이상의 고조파성분의 억압비도 개선된다.

이상에서 설명한 바와 같이, 본 발명에 의하면, 높은 S/N 및 낮은 왜곡을 확보하면서 광대역화를 가능하게한 주파수 변환회로를 얻을 수 있다.

Claims

고주파신호와 국부발진기 신호를 승산하여 양 신호의 주파수의 차이의 주파수를 갖는 차주파수신호를 출력하는 출력단자를 갖는 승산회로와,

이 승산회로의 상기 출력단자에 접속된 부하회로,

상기 승산회로의 상기 출력단자에 접속된 입력단자와, 다음 단계로 신호를 출력하는 출력단자를 갖는 출력버퍼회로 및,

불필요 신호주파수에 있어서 임피던스가 급격하게 저하되어 골짜기 값이 출현하는 임피던스특성을 갖도록 설정되고, 상기 출력버퍼회로의 상기 입력단자에 접속된 상기 차주파수신호로부터 불필요 신호주파수성분을 제거하는 노치회로를 구비하여 구성된 것을 특징으로 하는 주파수 변환회로.
제1항에 있어서, 상기 노치회로는 LC직렬공진회로를 구비하고, 상기 LC직렬공진회로의 공진주파수는 상기 불필요 신호주파수와 일치하는 것을 특징으로 하는 주파수 변환회로.
제2항에 있어서, 상기 부하회로는 부하저항을 구비하고, 상기 LC직렬공진회로는 상기 부하저항에 병렬로 접속되는 것을 특징으로 하는 주파수 변환회로.
제3항에 있어서, 상기 노치회로는 상기 부하저항에 병렬로 접속된 캐패시터를 더 구비하여 구성된 것을 특징으로 하는 주파수 변환회로.
제2항에 있어서, 상기 승산회로의 출력단자는 차동신호성분을 출력하기 위한 제1 및 제2출력단자를 구비하고, 상기 LC직렬공진회로는 상기 제1 및 제2출력단자에 각각 접속된 제1 및 제2LC직렬공진회로를 구비하여 구성된 것을 특징으로 하는 주파수 변환회로.
제5항에 있어서, 상기 제1 및 제2LC직렬공진회로는 서로 실질적으로 동일한 것을 특징으로 하는 주파수 변환회로.
제2항에 있어서, 상기 승산회로의 상기 출력단자는 차동신호성분을 출력하기 위한 제1 및 제2출력단자를 구비하고, 상기 LC직렬공진회로는 상기 제1 및 제2출력단자를 서로 접속시킨 것을 특징으로 하는 주파수 변환회로.
제7항에 있어서, 상기 LC직렬공진회로는 서로 실질적으로 동일한 상기 제1 및 제2LC직렬병진회로를 구비하고, 상기 제1 및 제2LC직렬공진회로는 병렬이면서 서로 역방향으로 접속되는 것을 특징으로 하는 주파수 변환회로.
제7항에 있어서, 상기 LC직렬공진회로는 서로 실질적으로 동일한 상기 제1 및 제2LC직렬공진회로를 구비하고, 상기 제1 및 제2LC직렬공진회로는 직렬이면서 서로 역방향으로 접속되는 것을 특징으로 하는 주파수 변환회로.
제1항에 있어서, 상기 불필요 신호주파수는 상기 국부발진기 신호의 주파수와 일치하는 것을 특징으로 하는 주파수 변환회로.
제1항에 있어서, 상기 임피던스특성은 제2불필요 신호주파수에 있어서 임피던스가 급격하게 저하되어 제2골짜기 값이 출현하도록 설정된 것을 특징으로 하는 주파수 변환회로.
제11항에 있어서, 상기 제2불필요 신호주파수는 상기 국부발진기신호의 고조파의 주파수와 일치하는 것을 특징으로 하는 주파수 변환회로.
제11항에 있어서, 상기 노치회로는 병렬로 접속된 제1 및 제2LC직렬공진회로를 구비하고, 상기 제1 및 제2LC직렬공진회로의 공진주파수는 상기 불필요 신호주파수 및 상기 제2불필요 신호주파수와 각각 일치하는 것을 특징으로 하는 주파수 변환회로.
제1항에 있어서, 상기 출력버퍼회로는 소망의 신호대역내에서의 이득이 실질적으로 일정하도록 설정된 입력임피던스를 갖는 것을 특징으로 하는 주파수 변환회로.
제14항에 있어서, 상기 출력버퍼회로는 상기 입력임피던스를 저하시키는 회로를 구비하여 구성된 것을 특징으로 하는 주파수 변환회로.
제2항에 있어서, 상기 LC직렬공진회로는 본딩와이어나 인덕턴스를 포함하는 것을 특징으로 하는 주파수 변환회로.
제2항에 있어서, 상기 LC직렬공진회로는 상기 승산회로 및 상기 출력버퍼회로와 함께 단일 칩내에 집적되는 것을 특징으로 하는 주파수 변환회로.
고주파신호와 국부발진기신호를 승산하여 양 신호의 주파수의 차이의 주파수를 갖는 차주파수신호를 차동신호성분으로서 출력하는 제1 및 제2출력단자를 갖는 승산회로와,

이 승산회로의 상기 제1 및 제2출력단자에 접속된 부하회로,

상기 승산회로의 상기 제1 및 제2출력단자에 접속된 제1 및 제2입력단자와, 다음 단계로 신호를 출력하는 출력단자를 갖는 출력버퍼회로 및,

불필요 신호주파수에 있어서 임피던스가 급격하게 저하되어 골짜기 값이 출현하는 임피던스특성을 갖도록 설정되고, 상기 제1 및 제2출력단자에 각각 접속된 제1 및 제2LC직렬공진회로를 구비하며, 이 제1 및 제2LC직렬공진회로의 공진주파수가 상기 불필요 신호주파수와 일치하고, 이 출력버퍼회로의 상기 제1 및 제2입력단자에 접속된, 상기 차주파수신호로부터 불필요 신호주파수의 성분을 제거하는 노치회로를 구비하여 구성된 것을 특징으로 하는 주파수 변환회로.
제18항에 있어서, 상기 제1 및 제2LC직렬공진회로는 서로 실질적으로 동일한 것을 특징으로 하는 주파수 변환회로.
제18항에 있어서, 상기 부하회로는 제1 및 제2부하저항을 구비하고, 상기 제1 및 제2LC직렬공진회로는 상기 제1 및 제2부하저항에 각각 병렬로 접속되는 것을 특징으로 하는 주파수 변환회로.