JP2023544445A - 受信機回路 - Google Patents

受信機回路 Download PDF

Info

Publication number
JP2023544445A
JP2023544445A JP2023522369A JP2023522369A JP2023544445A JP 2023544445 A JP2023544445 A JP 2023544445A JP 2023522369 A JP2023522369 A JP 2023522369A JP 2023522369 A JP2023522369 A JP 2023522369A JP 2023544445 A JP2023544445 A JP 2023544445A
Authority
JP
Japan
Prior art keywords
signal
receiver circuit
path
receiver
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023522369A
Other languages
English (en)
Inventor
ヘンリク ショーランド,
ベンクト エドホルム,
Original Assignee
テレフオンアクチーボラゲット エルエム エリクソン(パブル)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エルエム エリクソン(パブル) filed Critical テレフオンアクチーボラゲット エルエム エリクソン(パブル)
Publication of JP2023544445A publication Critical patent/JP2023544445A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12Neutralising, balancing, or compensation arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1466Passive mixer arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/18Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

Figure 2023544445000001
受信機回路の一例が開示される。本受信機回路は、無線周波数信号を受信するための入力と、受信機回路の出力信号を提供するための出力と、受信経路であって、受信経路が、受信機回路の入力と出力との間に接続された、受信経路と、フィードバック経路であって、フィードバック経路の入力が、受信機回路の出力に接続された、フィードバック経路とを備える。本受信機回路は、変換器をも備え、フィードバック経路の出力信号が、第1の信号を形成するために受信経路中の受信された無線周波数信号と合成される。受信経路は、局部発振器周波数によって第1の信号をダウンコンバートするための第1のミキサと、ダウンコンバートされた第1の信号を増幅するための増幅器とを備える。フィードバック経路は、前記局部発振器周波数によってフィードバック経路中の信号をアップコンバートするための第2のミキサを備える。受信された無線周波数信号との、フィードバック経路の出力信号の合成が、変換器によって達成される。
【選択図】図3

Description

これは、受信機回路に関し、詳細には、無線周波数無線信号を受信するための受信機回路、およびその受信機回路を含む通信デバイスに関する。
無線通信では、6GHzを下回る周波数スペクトルがますますいっぱいになっている。周波数帯域の数が、多く、増加しており、それらの周波数帯域が頻繁に使用される。これは、強い干渉の存在下で高い性能を提供しなければならない、受信機線形性に関する問題を提起する。制御下の周波数帯域の数が一層多くなる複数帯域ソリューションのコストを保つために、セルラフォンのようなデバイスにおいて、フィルタ仕様を緩和する必要によって、高い受信機線形性の必要がさらに増加される。高い線形性を提供するのと同時に、受信機は、もちろん、依然として、低い雑音および電力消費に関する要件を満たすべきである。
受信機における高い線形性を取得するための異なる技法がある。重要な概念は、整合されたインピーダンスを、信号を受信することが望まれる周波数の狭帯域のみに提示し、低いインピーダンスを他の周波数に提示することである。理想的には0の、低いインピーダンスは、その場合、これらの他の周波数における信号を反射することになり、したがって、これらの周波数における信号は、受信機に入らない。したがって、低いインピーダンスの効果は、干渉信号が受信機入力における電圧を引き起こすのを防ぐことである。
図1は、1つの受信機アーキテクチャのための一般的な原理を示す、ブロック概略図である。
図1に示されている受信機10は、直交受信機であり、したがって、それぞれ、同相(I)信号および直交(Q)信号のための別個の経路12、14を有する。同相経路(I経路)12のみが詳細に示されている。直交経路(Q経路)14の構造は、同相経路12の構造と同じである。
受信機の無線周波数入力(RF in)16において受信された信号が、ミキサ18に印加され、その信号は、ミキサ18に印加される局部発振器信号によってベースバンドにダウンコンバートされる。
ミキサ18の出力は、増幅器20に印加され、次いで、低域フィルタ22に印加される。低域フィルタ22の出力は、受信機10の同相経路12の出力である。受信機10の同相経路12の出力と、受信機10の直交経路14の出力とは、一緒に、受信機の直交ベースバンド出力を形成する。
したがって、図1に示されている受信機10は、無線周波数増幅器を必要とすることなしに、受信された信号がミキサ18に直接渡される、「ミキサファースト(mixer first)」アーキテクチャ受信機である。これは、可能なRFダウンコンバージョン周波数スパンが、ミキサおよび局部発振器信号によって完全に決定されることを意味する。このアーキテクチャは、受信された信号を増幅するための無線周波数低雑音増幅器を含むアーキテクチャよりも高い線形性を有することができるが、このアーキテクチャは、一般に、雑音に関する高い性能を有しないことになる。受動ミキサのような、双方向ミキサを使用して、入力整合は、周波数アップコンバートされたベースバンドインピーダンスに依存する。
図2は、図1に示されている受信機アーキテクチャの発展を示す、ブロック概略図である。このアーキテクチャでは、入力整合をベースバンドインピーダンスから分離し、入力インピーダンスの位相と大きさの両方を制御することにおけるフレキシビリティを提供するために、周波数変換する(frequency translating)正のフィードバック(positive feedback)が使用される。これの一例が、文献「A positive feedback passive mixer-first receiver front-end」、A.Nejdel、M.Abdulaziz、M.Tormanen、H.Sjoland、IEEE RFIC Symposium、2015年、79~82ページにおいて開示される。
図2に示されている受信機30は、直交受信機であり、したがって、それぞれ、同相(I)信号および直交(Q)信号のための別個の経路32、34を有する。同相経路(I経路)32のみが詳細に示されている。直交経路(Q経路)34の構造は、同相経路32の構造と同じである。
受信機の無線周波数入力(RF in)36において受信された信号が、順方向受信経路40中のミキサ38に印加され、その信号は、ミキサ38に印加される局部発振器信号によってベースバンドにダウンコンバートされる。
ミキサ38の出力は、トランスインピーダンス増幅器42に印加され、次いで、低域フィルタ44に印加される。低域フィルタ44の出力は、受信機30の同相経路32の順方向受信経路40の出力である。受信機の同相経路32の出力と、受信機30の直交経路34の出力とは、一緒に、受信機の直交ベースバンド出力を形成する。
順方向受信経路40の出力はまた、直列接続された調節可能抵抗48と第2のミキサ50とを含む、フィードバック経路46に印加される。調節可能抵抗48は、フィードバック経路46中の信号の大きさを調節するように働く。
第2のミキサ50は、受信経路40のベースバンド出力信号を、たとえば、上記で説明された、ミキサ38に印加される同じ局部発振器信号を使用して、受信された信号の周波数にアップコンバートするように働く。
第2のミキサ50によって生成されたアップコンバートされたフィードバック信号は、次いで、電流領域中で、入力された受信された信号に追加される。フィードバック信号が、入力信号に同相で追加されるので、これは、正のフィードバックである。
受動ミキサ38と、後続のトランスインピーダンス増幅器42とは、広帯域低入力インピーダンスを提示する。ミキサが受信機入力に直接接続される、ミキサファーストアーキテクチャは、低入力インピーダンスが入力において現れることを意味する。
フィードバックループの帯域幅は、主に、何らかのチャネル選択フィルタ処理を実施し、干渉を除去するための極を有する、トランスインピーダンス増幅器42と低域フィルタ44と(および、Q経路中の対応する回路)の組合せによって限定される。(キャリア周波数と比較して狭帯域である)正の分流フィードバック(shunt feedback)が、2つのミキサ38、50の局部発振器周波数の周りで、受信チャネル中の入力インピーダンスをブーストする。
フィードバック信号の振幅を調節して、チャネル帯域幅中のアンテナポートインピーダンスを整合させるために、通常ならば低い入力インピーダンスを周波数選択的にブーストすることが可能である。
フィードバックの追加は、有効分流フィードバック抵抗が、大きくなるように設計され得るので、雑音指数に対する無視できる影響を有することになる。
このアーキテクチャは良好な性能を有するが、正のフィードバックを使用することは、負のフィードバック(negative feedback)が、線形性を改善する効果を有するが、正のフィードバックが、その逆を行うので、概して、負のフィードバックほど高い線形性を提供しないことになる。また、正のフィードバックアーキテクチャは、本質的に不安定性に敏感である。
本開示の第1の態様が、受信機回路を提供する。本受信機回路は、無線周波数信号を受信するための入力と、受信機回路の出力信号を提供するための出力と、受信経路であって、受信経路が、受信機回路の入力と出力との間に接続された、受信回路と、フィードバック経路であって、フィードバック経路の入力が、受信機回路の出力に接続された、フィードバック経路とを備える。本受信機回路は、変換器をも備え、フィードバック経路の出力信号が、第1の信号を形成するために受信経路中の受信された無線周波数信号と合成される。受信経路は、局部発振器周波数によって第1の信号をダウンコンバートするための第1のミキサと、ダウンコンバートされた第1の信号を増幅するための増幅器とを備える。フィードバック経路は、前記局部発振器周波数によってフィードバック経路中の信号をアップコンバートするための第2のミキサを備える。受信された無線周波数信号との、フィードバック経路の出力信号の合成が、変換器によって達成される。
本開示の別の態様が、上記の態様による、受信機回路を備える通信デバイスを提供する。
本開示の例は、受信機回路が、比較的単純な構造を使用して、優れた帯域内および帯域外線形性を達成するという利点を有し得る。
本発明をより良く理解するために、および本発明がどのように実現され得るかを示すために、次に、単に例として、添付の図面への参照がなされる。
第1の受信機アーキテクチャを示す、ブロック概略図である。 第2の受信機アーキテクチャを示す、ブロック概略図である。 本開示による、受信機アーキテクチャを示す、ブロック概略図である。 図3の受信機アーキテクチャによる、受信機をより詳細に示す、概略図である。 図4の受信機の一部をより詳細に示す、概略図である。 図3または図4の受信機を組み込んだ通信装置を示す、ブロック概略図である。
次に、添付の図面を参照しながら実施形態が説明される。これらの実施形態は単に例として提供され、特許請求の範囲によって規定される本発明の範囲内で変形および修正が行われ得ることが諒解されよう。
上記で説明されたように、非線形性を増加させること、および不安定性に対する本質的な敏感性など、正のフィードバックの使用に対する欠点がある。
したがって、図3は、負のフィードバックが使用される受信機アーキテクチャを示す。以下でより詳細に説明されるように、フィードバック経路は、減衰されたベースバンド信号をRF周波数にアップコンバートする。変換器によって、この信号は、電圧領域中でRF入力信号と効果的に合成される(たとえば、RF入力信号から減算される)ことになる。フィードバック信号レベル(および位相)を調節することによって、入力をポートインピーダンスに整合させることが可能であり、フィードバックの追加は、雑音指数に対する無視できる影響を有することになる。
図3に示されている受信機60は、直交受信機であり、したがって、それぞれ、同相(I)信号および直交(Q)信号のための別個の経路62、64を有する。同相経路(I経路)62のみが詳細に示されている。直交経路(Q経路)64の構造は、同相経路62の構造と同じである。
図3は、各信号についての線のペアを示し、したがって、差動信号の使用を示す。ただし、シングルエンド信号を使用するアーキテクチャも可能であることが諒解されよう。
受信機の無線周波数入力(RF in)66において受信された信号が、順方向受信経路70中のミキサ68に印加され、その信号は、ミキサ68に印加される局部発振器信号によってベースバンドにダウンコンバートされる。他の実施形態では、その信号は、代わりに、中間周波数にダウンコンバートされ得る。これらの実施形態のいくつかの例では、別個のIおよびQ低域フィルタ74が、複雑なバンドパスフィルタと置き換えられ得る。
同相経路(I経路)62の順方向受信経路70中のミキサ68と、直交経路(Q経路)64の順方向受信経路中のミキサとは、受動ミキサであり、それらのミキサは、直交信号を用いて動作する。すなわち、同じ局部発振器周波数が、同相経路(I経路)62の順方向受信経路70中のミキサ68と、直交経路(Q経路)64の順方向受信経路中のミキサとに印加されるが、2つのミキサの局部発振器信号間で位相シフトが課される。
ミキサ68の出力は、トランスインピーダンス増幅器72に印加され、次いで、低域フィルタ74に印加される。低域フィルタ74の出力は、受信機60の同相経路62の順方向受信経路70の出力である。受信機の同相経路62の出力と、受信機60の直交経路64の出力とは、一緒に、同相(I)電圧および直交(Q)電圧として、受信機60の直交ベースバンド信号電圧出力を形成し得る。いくつかの例では、増幅器72とフィルタ74とは、単一のブロックまたは構成要素として組み合わせられ得る。
順方向受信経路70の出力はまた、電圧分割器78と第2のミキサ80とを含む、フィードバック経路76に印加される。電圧分割器78は、フィードバック経路中のミキサ80の前および/または後に現れ得る、受動電圧分割器である。
電圧分割器78は、フィードバック経路76中の信号の大きさを調節するように働く。
第2のミキサ80は、順方向受信経路中のミキサ68と同じ局部発振器周波数信号を受信し、したがって、受信経路70のベースバンド出力信号を、受信された信号の周波数にアップコンバートするように働く。
第2のミキサ80によって生成されたアップコンバートされたフィードバック信号は、次いで、入力された受信された信号と合成される(たとえば、入力された受信された信号から減算される)。フィードバック信号は、いくつかの例では、入力信号から減算されるので、これは、負のフィードバックである。
合成は、変換器82によって行われる。
詳細には、受信機60の入力線84、86は、それぞれの巻線88、90を含む。2つの部分(section)92、94からなるさらなる巻線が、フィードバック経路76の出力における線にわたって接続される。構成は、一方の入力線上の巻線88とフィードバック経路巻線の第1の部分92との間の相互インダクタンスがあるようなものであり、他方の入力線上の巻線90とフィードバック経路巻線の第2の部分94との間の相互インダクタンスがあるようなものである。構成は、さらに、フィードバック経路76上の信号が、受信された信号と合成される(たとえば、受信された信号から減算される)ようなものである。
いくつかの例では、直交経路64は、同相経路62と並列に変換器82に接続され得る。受動ミキサ80が使用される場合、いくつかの例では、ミキサの局部発振器信号は、同相経路と直交経路との間で重複しないことがある。そのような例では、両方の経路上のフィードバック信号は、単に一緒に接続され得る。重複しない局部発振器信号により、一方のミキサが能動であるとき、他方は高いインピーダンスにあり、その逆も同様である。
また、制御可能キャパシタンス96が、フィードバック経路76の出力における線にわたって接続される。
したがって、受信機60は、受信すべき信号の周波数において正確で制御可能な入力インピーダンスを提供する、狭帯域周波数変換する負のフィードバックを使用する。他の周波数において入力インピーダンスは低く、したがって、外乱は不整合により反射される。
受信機は、直交受動ミキサと、後続のトランスインピーダンス増幅器72とをもつ、ミキサファースト構造である。トランスインピーダンス増幅器72の低い入力インピーダンスは、受動ミキサ68が、電流モードにおいて動作し、低い入力インピーダンスを生じることを引き起こす。低域フィルタ74の出力において、ベースバンド信号情報が、同相(I)電圧および直交(Q)電圧として利用可能である。
これらの電圧は、受動電圧分割器78によって分割され、高周波数フィードバック信号を生成する直交ミキサ80に与えられる。このフィードバック信号は、変換器82を使用して、受信機入力と合成され(たとえば、受信機入力から減算され)、これは、次いで、フィードバックループの帯域幅中で受信機入力インピーダンスを正確にセットする。帯域幅は、低域フィルタ74によって、または以下でより詳細に説明されるように、トランスインピーダンス増幅器のR-C分流フィードバックインピーダンスによって制御される、トランスインピーダンス増幅器の極によってセットされる。トランスインピーダンス増幅器72は、その場合、いくつかの例では、低域フィルタ74の機能をも含むことができる。
受信機入力インピーダンスは、変換器からのフィードバック電圧信号とミキサの入力電流との比によってセットされる。総受信機入力インピーダンスにおいて、非0ミキサ入力インピーダンスがこの比に加算されるが、それは、うまく設計された回路において、その比よりもはるかに低い。比の大きさは、順方向利得を決定する、トランスインピーダンス増幅器72(たとえば、トランスインピーダンス増幅器72に関連するフィードバック抵抗器)と、フィードバック経路中の受動電圧分割器78とによって主に制御される。いくつかの例では、入力インピーダンスは、プログラム可能であるか、または動的に調節され得る。たとえば、(同相経路および/または直交経路中の)受動電圧分割器78中のフィードバック抵抗器は、MOSトランジスタスイッチを使用して制御される抵抗器のバンクなど、デジタル的にプログラム可能な抵抗器を含み得る。いくつかの例では、(上述の比に等しいかまたはほぼ等しい)フィードバックによるインピーダンスは、順方向経路の入力インピーダンスよりも大きくなるか、またはそれよりもはるかに大きくなり得る。そうでない場合、フィードバックを使用することによって達成可能な性能改善は、いくつかの場合には限定され得る。(増幅器72に接続されたときの)ミキサ68の入力インピーダンスは、いくつかの例では、総入力インピーダンスの10~20%以下であり得、たとえば、入力インピーダンスの少なくとも80~90%が、うまく設計された回路においてフィードバックによるものであり得る。
比の位相も、順方向経路ミキサ68に印加される局部発振器信号と、フィードバックミキサ80に印加される局部発振器信号との間の位相差を適用することによって制御され得る。これは、いくつかの好適なやり方のうちのいずれか1つまたは複数で行われ得る。たとえば、可変遅延線がLO信号に適用され得る。代替的に、I経路についての寄与が、Q経路に加算されるかまたはQ経路から減算され得、その逆も同様であり、すなわち、ベースバンド座標回転。これは、たとえば、IからQへの、およびその逆の(正の回転と負の回転の両方をハンドリングするための)交差抵抗器のセットと非交差抵抗器のセットとをも有する、抵抗性電圧分割器に制御可能な抵抗器を追加することによって実現され得る。これらは、たとえば、図4中の既存の抵抗器148aおよび148bに加えて、以下でより十分に説明され得る。
負のフィードバックを使用することは、回路の線形性が、正のフィードバック、特に、相互変調性能と比較して改善されることを意味する。
図4は、例示的な一実施形態における、図3の受信機回路60の形態をより詳細に示す。
上述のように、図3に示されている受信機60は、直交受信機であり、したがって、それぞれ、同相(I)信号および直交(Q)信号のための別個の経路62、64を有する。
2つの経路をもつ、直交受信機の場合、受信された信号は、それら2つの経路に印加され、それらの経路は、各々、順方向経路中のミキサおよびフィードバック経路中のミキサを含み、同相経路中のミキサに印加される局部発振器信号と、直交経路中のミキサに印加される局部発振器信号との間の位相差がある。
より一般的には、受信機は、複数の経路をもつ、任意の多相受信機であり得る。
図4では、図を過度に複雑にすることを回避するために、複数の経路のうちの1つのみが示されている。
詳細には、図4は、差動信号を受信するための無線周波数入力(RF in)における入力端子122、124のペアをもつ受信機120を示す。ただし、シングルエンド信号を用いて動作する受信機も可能であることが諒解されよう。
受信機の無線周波数入力(RF in)において受信された信号が、順方向受信経路128中の受動ミキサ126に印加される。
この図示の例におけるミキサ126は、正の局部発振器信号および負の局部発振器信号(LO+およびLO-)がそれらに印加される、CMOSトランジスタ130a、130b、130c、130dを含む、二重平衡受動ミキサである。一実施形態では、CMOSトランジスタ130a、130b、130c、130dは、各々、240μmの総チャネル幅をもつ、20nmのチャネル長を有する。ただし、これは、1つの特定の例であるにすぎず、任意の好適な値が他の例において使用され得る。
ミキサ126は、受信された信号をベースバンドに周波数ダウンコンバートするように働き、ミキサ126のベースバンド出力が、トランスインピーダンス増幅器132に印加される。
帯域外信号の電流を信号接地に分流させるために、バイパスキャパシタ134a、134bのペアが増幅器132の入力端子にわたって提供され、トランスインピーダンス増幅器における相互変調ひずみを低減する。一実施形態では、キャパシタ134a、134bは、各々、32pFのキャパシタンス値を有する。ただし、これは、1つの特定の例であるにすぎず、任意の好適な値が他の例において使用され得る。
トランスインピーダンス増幅器132の構造が、以下でより詳細に説明されるが、この段階では、トランスインピーダンス増幅器132が、ミキサ126の電流出力を、受信機回路の出力端子136、138上のベースバンド電圧出力BBoutにコンバートすると言うことが十分である。
ベースバンド電圧出力の低域フィルタ処理が、各々、それぞれのフィードバックキャパシタ142a、142bと並列の、フィードバック抵抗器140a、140bのペアによって達成される。一実施形態では、フィードバック抵抗器140a、140bは、4kΩの抵抗値を有し、フィードバックキャパシタ142a、142bは、6pFのキャパシタンス値を有する。ただし、これは、1つの特定の例であるにすぎず、任意の好適な値が他の例において使用され得る。
トランスインピーダンス増幅器132中のフィードバック抵抗器140a、140bは、たとえば、約30dBの、RF入力から出力への総利得を生じるように選択され得る。フィードバックキャパシタ142a、142bは、たとえば、約10MHzの受信帯域幅を与えるように選択され得る。回路の帯域内電圧利得は、以下のように決定され得る。たとえば、帯域内電圧利得は、フィードバック抵抗器140aおよび140bの値に比例し得る。したがって、たとえば、6dBのさらなる利得が望まれる場合、抵抗は、したがって、2倍にされるべきである。帯域幅は、フィードバック抵抗器140とフィードバックキャパシタ142とのRC積に反比例する。Rを増加させることによって利得を増加させるとき、帯域幅を維持するために、Cは、同じ係数で低減され得る。一方、帯域幅を変更し、利得を変更しないために、キャパシタ142のキャパシタンスは、抵抗器140の抵抗を変更することなしに変更され得る。たとえば、帯域幅は、フィードバックキャパシタ142aおよび142bのキャパシタンスを2倍にすることと、抵抗器を不変に保つこととによって、1/2にされ得る。
前に説明されたように、受信機回路の出力端子136、138上のベースバンド電圧出力BBoutと、対応する回路の出力とが、一緒に、受信機の出力としての複合ベースバンド信号電圧を形成し得る。
順方向受信経路128の出力はまた、受動電圧分割器146を含む、フィードバック経路144に印加される。電圧分割器146は、信号接地に接続された関連する抵抗器150a、150bをもつ、各信号線中のそれぞれの抵抗器148a、148bを含む。
一実施形態では、抵抗器の各ペアの抵抗の和、すなわち、抵抗器148aおよび150aの抵抗と、抵抗器148b、150bの抵抗との和は、100Ωである。この和はスプリットされ、各信号線中の抵抗器148a、148bが96.25Ωの抵抗値を有し、接地に接続された抵抗器150a、150bが3.75Ωの抵抗値を有する。ただし、これは、1つの特定の例であるにすぎず、任意の好適な値が他の例において使用され得る。
したがって、電圧分割器146は、フィードバック経路144中の信号の大きさを調節するように働く。
フィードバック経路中の信号は、次いで、第2のミキサ152に印加され、第2のミキサ152は、順方向受信経路中のミキサ126と同じ局部発振器周波数信号を受信し、したがって、受信経路144のベースバンド出力信号を、受信された信号の周波数にアップコンバートするように働く。
この図示の例における第2のミキサ152は、正の局部発振器信号および負の局部発振器信号(LO+およびLO-)がそれらに印加される、CMOSトランジスタ154a、154b、154c、154dを含む、二重平衡受動ミキサである。一実施形態では、CMOSトランジスタ154a、154b、154c、154dは、各々、60μmの総チャネル幅をもつ、20nmのチャネル長を有する。
前述のように、電圧分割器146は、フィードバック経路中の第2のミキサ152の前および/または後に現れ得る。
キャパシタンス156が、フィードバック経路の2つの信号線間に接続され、これは、一実施形態では、各々、14pFのキャパシタンス値を有する、2つのセグメント(segment)158a、158bからなる。ただし、これは、1つの特定の例であるにすぎず、任意の好適な値が他の例において使用され得る。
得られた信号は、次いで、変換器160によって入力信号と合成される(たとえば、入力信号から減算される)。
変換器160は、受信機120の入力線166、168中のそれぞれの巻線162、164を備える。2つの部分170、172からなるさらなる巻線が、フィードバック経路144の出力における2つの信号線間に接続される。2つの巻線部分170、172の接続点が、2つのキャパシタセグメント158a、158bの接続点に接続され得る。
巻線の構成は、一方の入力線上の巻線162とフィードバック経路巻線の第1の部分170との間の相互インダクタンスがあるようなものであり、他方の入力線上の巻線164とフィードバック経路巻線の第2の部分172との間の相互インダクタンスがあるようなものである。構成は、さらに、フィードバック経路144上の信号が、ミキサ126に入力される前に、受信された信号と合成される(たとえば、受信された信号から減算される)ようなものである。
一実施形態では、受信機120の入力線166、168中の巻線162、164の各々、およびフィードバック経路144中の巻線部分170、172の各々が、300pHのインダクタンス、および0.19Ωの寄生直列抵抗を有する。ただし、これは、1つの特定の例であるにすぎず、任意の好適な値が他の例において使用され得る。
いくつかの例では、巻線162と巻線部分170との間に、および巻線164と巻線部分172との間に0.8の相互結合係数がある。
したがって、受信機120は、信号を受信することが望まれる周波数において正確で制御可能な入力インピーダンスを提供する、狭帯域周波数変換する負のフィードバックを使用する。他の周波数において入力インピーダンスは低く、したがって、外乱は不整合により反射される。
入力インピーダンスが所望の値にチューニングされた、周波数は、いくつかの例では、局部発振器周波数に追従し得る。しかしながら、いくつかの例では、範囲は、チューニングされた変換器によって限定される。したがって、動作のより広い周波数範囲が望まれる場合、何らかの(粗い)チューニングがキャパシタ158に適用される必要があり得る。
受信機入力インピーダンスは、変換器からのフィードバック電圧信号とミキサの入力電流との比によってセットされる。総受信機入力インピーダンスにおいて、非0ミキサ入力インピーダンスがこの比に加算されるが、それは、うまく設計された回路において、その比よりもはるかに低い。比の大きさは、順方向利得を決定する、トランスインピーダンス増幅器中のフィードバック抵抗器140aおよび140bと、フィードバック経路中の受動電圧分割器146とによって主に制御される。
フィードバックの調節によって、受信機120の入力インピーダンスは、整合のために最適化され得るとともに、同時に、ミキサ126の入力インピーダンスは低くなり得、これは、高い線形性を可能にし得る。
したがって、要約すると、図4に示されている受信機120は、フィードバック電圧を入力信号と合成する、入力における変換器160を有し、フィードバック電圧は、ベースバンド周波数入力を有する周波数アップコンバージョンミキサ152から来る。フィードバックは、負のものであり、すなわち、受信機の出力信号レベルを低減するように働く。受信機の順方向経路は、低い入力インピーダンスを有し、ベースバンド周波数への周波数ダウンコンバージョンを実施し、周波数ダウンコンバージョンは、受動ミキサ126と、後続のトランスインピーダンス増幅器132とによって実施される。
図4に示されているトランスインピーダンス増幅器132は、多くのやり方で実装され得る。
図5は、好適なトランスインピーダンス増幅器132の例示的な一例の形態を示し、これは、この場合、コモンモード制御ループをもつ単純なA級完全差動2段演算増幅器(class-A fully differential two stage operational amplifier)である。
コモンモード制御190は、出力段192、194のDCコモンモード電圧を電源電圧の1/2に調整し、たとえば、800mVの電源の場合、400mVにおいて調整する。入力DC電圧は、増幅器132の入力In+、In-に接続された2つの電流源196、198によって、より低く、約250mVにシフトされる。電流源は、NMOSトランジスタを使用して実装され得る。電流源196、198は、それらのDC電流が、図4に見られるフィードバック抵抗器140a、140bにわたって150mV DC低下をもたらすことになるように選定される。すなわち、電流源196、198の各々によって供給される電流の値は、150mVを各フィードバック抵抗器140a、140bの抵抗で除算したものである。これは、テール電流を制御するPMOS電流ミラー(current mirror)202のための十分なヘッドルームがあるように、PMOS入力ペア200をバイアスするのを助ける。
すべてのトランジスタが10μmのユニット幅を有する一実施形態では、入力ペア200のトランジスタは、200nmのチャネル長と、750の乗法子(multiplicator)とを有し、電流ミラー202のトランジスタは、200nmのチャネル長と、400の出力トランジスタのための乗法子と、20の入力トランジスタとを有し、これが、電流を20だけスケールアップさせ、電流源216によって供給される電流ミラー202のための基準電流は、700μAであり、出力段192、194のトランジスタ204、206は、それぞれ、20nmのチャネル長と、20の乗法子とを有し、ミラーキャパシタンス(Miller capacitance)208、210およびミラー抵抗(Miller resistance)212、214の値は、それぞれ、230fFおよび10Ωである。
したがって、図3に示されており、図4および図5を参照しながらより詳細に説明されるアーキテクチャは、回路を線形化する負のフィードバックにより、帯域内と帯域外の両方で、高度の線形性を有する。
トランスインピーダンス増幅器132の周りのフィードバック抵抗器140a、140bおよびフィードバックキャパシタ142a、142bによって引き起こされるトランスインピーダンス低域フィルタ処理の効果は、受信機入力へのフィードバックが低下し、したがって、入力インピーダンスが、受信されたRF入力信号が局部発振器周波数から遠ざかるにつれて低オーミックになることである。さらにより高い周波数オフセットにおいて、増幅器132の入力におけるバイパスキャパシタ134a、134bが、それらの電流を信号接地に分流させることによって、ブロッカー(blocker)を減衰させるのを助け、それらが増幅器における相互変調をもたらすのを防ぐことになる。バイパスキャパシタ134a、134bは、必要に応じて、入力インピーダンスのさらなる低減と不整合の増加とに寄与する。
図3に示されており、図4および図5を参照しながらより詳細に説明されるアーキテクチャは、プログラム可能な入力インピーダンスをも有し、たとえば、追加のインダクタなしで単一の変換器のみを使用し得る。
図6は、図3または図4の受信機を組み込んだ通信装置を示す、ブロック概略図である。
詳細には、図6は、通信デバイス230を示し、これは、たとえば、一般にユーザ機器デバイスと呼ばれる、モバイルフォン、ラップトップコンピュータまたはタブレットコンピュータ、無線センサーなどであり得る。さらに、通信デバイスは、通信ネットワークのノード、たとえば、基地局、リレー、またはリモートラジオユニットなど、無線アクセスネットワークのノードであり得る。通信デバイス230は、ここで説明されるおよび示される特徴および機能に加えて、他の特徴および機能を有することになるが、これらは、本開示の理解のために必要でないことが諒解されよう。
図6は、無線信号を送信および受信するのに好適である、アンテナ232を有する通信デバイス230を示す。
図6は、送信に好適である信号を生成するための送信回路234を有するデバイスを示すが、本開示は、信号を受信するのに好適であるにすぎないデバイスにも関することが諒解されよう。
図6は、図3または図4に示されているような、およびそれらを参照しながら説明されたような受信機回路であり得る、受信機回路236を示す。
この例では、受信機回路236は、受信機回路236の出力信号をプロセッサ238に供給し、プロセッサ238は、その信号を復調および復号し、任意の必要な信号処理タスクを実施する。プロセッサ238は、メモリ240と通信している。
図6は、図3および図4を参照しながら説明されたように、受信機回路236における使用のために、好適な局部発振器信号を受信機回路236に供給するための、局所発振器信号生成器242をも示す。
上述の実施形態は本発明を限定するのではなく例示するものであること、および、当業者であれば添付の特許請求の範囲から逸脱することなく、多くの代替実施形態を設計することが可能となることに留意されたい。「含む、備える(comprising)」という単語は、特許請求の範囲に列挙されているエレメントまたはステップ以外の、エレメントまたはステップの存在を除外せず、「a」または「an」は複数を除外せず、単一の特徴または他のユニットが、特許請求の範囲に具陳されているいくつかのユニットの機能を果たし得る。特許請求の範囲の中のいかなる参照符号も、それらの範囲を限定するものと解釈されるべきではない。

Claims (18)

  1. 受信機回路(60、120)であって、
    無線周波数信号を受信するための入力(66、84、86、122、124)と、
    前記受信機回路の出力信号を提供するための出力(136、138)と、
    受信経路(70、128)であって、前記受信経路が、前記受信機回路の前記入力と前記出力との間に接続された、受信経路(70、128)と、
    フィードバック経路(76、144)であって、前記フィードバック経路の入力が、前記受信機回路の前記出力に接続された、フィードバック経路(76、144)と、
    変換器(82、160)と
    を備え、
    前記フィードバック経路の出力信号が、第1の信号を形成するために前記受信経路中の受信された前記無線周波数信号と合成され、
    前記受信経路が、
    局部発振器周波数によって前記第1の信号をダウンコンバートするための第1のミキサ(68、126)と、
    ダウンコンバートされた前記第1の信号を増幅するための増幅器(72、132)と
    を備え、
    前記フィードバック経路が、
    前記局部発振器周波数によって前記フィードバック経路中の信号をアップコンバートするための第2のミキサ(80、152)
    を備え、
    受信された前記無線周波数信号との、前記フィードバック経路の前記出力信号の前記合成が、前記変換器によって達成される、受信機回路(60、120)。
  2. 前記入力(66、84、86、122、124)、前記出力(136、138)、前記受信経路(70、128)および前記フィードバック経路(76、144)は、前記受信機回路が差動信号をハンドリングするように設定されるように、それぞれの第1の信号線および第2の信号線を備える、請求項1に記載の受信機回路。
  3. 前記変換器(82、160)が、前記無線周波数信号を受信するための、前記入力(66、84、86、122、124)に接続された第1の巻線と、前記フィードバック経路(76、144)に接続された第2の巻線とを備え、前記フィードバック経路の前記出力信号が、前記受信された無線周波数信号と合成されるように、前記第1の巻線と前記第2の巻線との間の相互インダクタンスがある、請求項1または2に記載の受信機回路。
  4. 請求項2に従属するとき、
    前記変換器(82、160)の前記第1の巻線が、前記入力(66、84、86、122、124)の前記第1の信号線中の第1の巻線部分と、前記入力の前記第2の信号線中の第2の巻線部分とを備え、
    前記変換器の前記第2の巻線が、前記フィードバック経路(76、144)の前記第1の信号線と前記第2の信号線との間に接続された第1のセグメントと第2のセグメントとを備え、
    前記第1の巻線の前記第1の巻線部分と前記第2の巻線の前記第1のセグメントとの間の相互インダクタンスがあり、
    前記第1の巻線の前記第2の巻線部分と前記第2の巻線の前記第2のセグメントとの間の相互インダクタンスがある、請求項3に記載の受信機回路。
  5. 前記第1のミキサおよび前記第2のミキサ(68、80、126、152)が受動ミキサである、請求項1から4のいずれか一項に記載の受信機回路。
  6. 前記増幅器(72、132)がトランスインピーダンス増幅器である、請求項1から5のいずれか一項に記載の受信機回路。
  7. 前記フィードバック経路(76、144)が電圧分割器(78、146)を備える、請求項1から6のいずれか一項に記載の受信機回路。
  8. 前記電圧分割器(78、146)が受動電圧分割器である、請求項7に記載の受信機回路。
  9. 前記電圧分割器(78、146)が、前記フィードバック経路中の前記第2のミキサ(80、152)の前に位置する、請求項7または8に記載の受信機回路。
  10. 受信機が多相受信機である、請求項1から9のいずれか一項に記載の受信機回路。
  11. 複数の受信経路(70、128)と、複数のフィードバック経路(76、144)と、前記受信経路中の前記受信された無線周波数信号との、前記フィードバック経路のそれぞれの前記出力信号の合成のための少なくとも1つの変換器(82、160)とを備え、
    それぞれの前記受信経路(70、128)中のそれぞれの第1のミキサ(68、126)に供給される局部発振器信号が、それらの間の位相差を有する、請求項10に記載の受信機回路。
  12. 前記受信機回路が、少なくとも3相受信機である、請求項10または11に記載の受信機回路。
  13. 前記受信機回路が多相受信機であり、前記多相受信機が、同相信号および直交信号のためのそれぞれの受信経路(70、128)およびフィードバック経路(76、144)を備える直交受信機である、請求項11に記載の受信機回路。
  14. 前記フィードバック経路の前記出力信号と前記受信された無線周波数信号との前記合成の効果が、前記受信機の入力インピーダンスを変更することである、請求項1から13のいずれか一項に記載の受信機回路。
  15. 帯域外信号を減衰させるための、前記受信経路(70、128)および前記フィードバック経路(76、144)のうちの少なくとも一方中のフィルタ(74、140、142)を備える、請求項1から14のいずれか一項に記載の受信機回路。
  16. 請求項1から15のいずれか一項に記載の受信機回路(60、120)を備える、通信デバイス。
  17. 前記通信デバイスがユーザ機器デバイスである、請求項16に記載の通信デバイス。
  18. 前記通信デバイスが、無線通信ネットワークのネットワークノードである、請求項16に記載の通信デバイス。
JP2023522369A 2020-10-13 2020-10-13 受信機回路 Pending JP2023544445A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2020/078809 WO2022078581A1 (en) 2020-10-13 2020-10-13 Receiver circuit

Publications (1)

Publication Number Publication Date
JP2023544445A true JP2023544445A (ja) 2023-10-23

Family

ID=72895956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023522369A Pending JP2023544445A (ja) 2020-10-13 2020-10-13 受信機回路

Country Status (8)

Country Link
US (1) US20230396216A1 (ja)
EP (1) EP4229758A1 (ja)
JP (1) JP2023544445A (ja)
KR (1) KR20230053664A (ja)
CN (2) CN116938270A (ja)
BR (1) BR112023005116A2 (ja)
CO (1) CO2023003685A2 (ja)
WO (1) WO2022078581A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11876543B2 (en) * 2021-07-29 2024-01-16 Hangzhou Geo-Chip Technology Co., Ltd. Mixer circuit, transmitter and communication device
CN117674873A (zh) * 2023-10-25 2024-03-08 隔空微电子(深圳)有限公司 低功耗接收机及通信装置

Also Published As

Publication number Publication date
WO2022078581A1 (en) 2022-04-21
CO2023003685A2 (es) 2023-04-27
EP4229758A1 (en) 2023-08-23
BR112023005116A2 (pt) 2023-05-02
CN116938270A (zh) 2023-10-24
KR20230053664A (ko) 2023-04-21
US20230396216A1 (en) 2023-12-07
CN116195197A (zh) 2023-05-30

Similar Documents

Publication Publication Date Title
US10404302B2 (en) Wireless communication device with a low noise receiver
US9209910B2 (en) Blocker filtering for noise-cancelling receiver
US9124246B2 (en) Baseband processing circuitry
KR101115270B1 (ko) 송신 신호 누설의 영향을 감소시키기 위해서 노치 필터를 구비한 무선 수신기
US8301101B2 (en) Frequency translated filter
US9344124B2 (en) Jammer resistant noise cancelling receiver front end
EP2270982B1 (en) Frequency translated filters for wideband applications
US8610495B2 (en) Adaptive filtering of blocker signals in demodulators
US20090325510A1 (en) Systems and methods for implementing a harmonic rejection mixer
US9154170B2 (en) TIA-to-ADC interface with low-noise and a wide-range of passive gain control
TW201409949A (zh) Rf射頻訊號接收器前端
US8503963B2 (en) Amplifier with on-chip filter
JP2023544445A (ja) 受信機回路
US10305517B1 (en) Current-mode filtering with switching
US11171609B2 (en) Systems and methods for detecting local oscillator leakage and image tone in I/Q mixer based transceivers
US20210258030A1 (en) Circuits for intermediate-frequency-filterless, double-conversion receivers
EP1037380B1 (en) Frequency converter
KR20080030658A (ko) 높은 다이내믹 레인지의 무선 수신기용 소형 혼합기 출력단
WO2006034021A1 (en) Zero if down converter with even order harmonic suppression
Xia et al. A blocker-tolerant ZigBee transceiver with on-chip balun and CR/IQ/IIP2 self-calibrations for home automation

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230606

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240521