JPH07131253A - 高周波乗算回路 - Google Patents
高周波乗算回路Info
- Publication number
- JPH07131253A JPH07131253A JP5276846A JP27684693A JPH07131253A JP H07131253 A JPH07131253 A JP H07131253A JP 5276846 A JP5276846 A JP 5276846A JP 27684693 A JP27684693 A JP 27684693A JP H07131253 A JPH07131253 A JP H07131253A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- input signal
- signal
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 101100535994 Caenorhabditis elegans tars-1 gene Proteins 0.000 abstract 2
- 239000003990 capacitor Substances 0.000 description 38
- 230000008878 coupling Effects 0.000 description 16
- 238000010168 coupling process Methods 0.000 description 16
- 238000005859 coupling reaction Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000009467 reduction Effects 0.000 description 4
- 241000282376 Panthera tigris Species 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
- G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
- H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
Abstract
(57)【要約】
【目的】 本発明は、変復調回路や周波数変換回路等に
用いて好適な高周波乗算回路に関し、高周波帯域で使用
する簡素な構成の高周波乗算回路を提供することを目的
とする。 【構成】 差動対トランジスタ１，２に、もう一つの差
動対トランジスタ３，４を接続し、その接続点相互をイ
ンピーダンス回路Ｚで接続し、更に上記の差動対トラン
ジスタのコレクタ間を接続し、負荷インピーダンス回路
Ｚｃとの接続点から出力を得るように構成する。
用いて好適な高周波乗算回路に関し、高周波帯域で使用
する簡素な構成の高周波乗算回路を提供することを目的
とする。 【構成】 差動対トランジスタ１，２に、もう一つの差
動対トランジスタ３，４を接続し、その接続点相互をイ
ンピーダンス回路Ｚで接続し、更に上記の差動対トラン
ジスタのコレクタ間を接続し、負荷インピーダンス回路
Ｚｃとの接続点から出力を得るように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、変復調回路や周波数変
換回路等に用いて好適な高周波乗算回路に関する。
換回路等に用いて好適な高周波乗算回路に関する。
【０００２】
【従来の技術】従来より、２入力を積算して出力する乗
算回路が種々提案されている（例えば特公昭４８−２０
９３２号公報に開示された技術参照）。図１２は従来の
平衡入力型乗算回路の一例を示す電気回路図であるが、
この図１２に示す従来の乗算回路は、差動接続される第
１トランジスタＱ11及び第２トランジスタＱ12と、差動
接続される第３トランジスタＱ13及び第４トランジスタ
Ｑ14と、差動接続される第５トランジスタＱ15及び第６
トランジスタＱ16とをそなえている。更に、第１トラン
ジスタＱ11及び第２トランジスタＱ12のエミッタに定電
流源ＣＣを接続し、第３トランジスタＱ13及び第５トラ
ンジスタＱ15のコレクタに負荷抵抗Ｒｃ2 を接続すると
ともに、第４トランジスタＱ14及び第６トランジスタＱ
16のコレクタに負荷抵抗Ｒｃ1 を接続している。そし
て、第１の入力信号を第３トランジスタＱ13〜第６トラ
ンジスタＱ16のベースに入力するとともに、第２の入力
信号を第１トランジスタＱ11及び第２トランジスタＱ12
のベースに入力して、第３トランジスタＱ13及び第５ト
ランジスタＱ15のコレクタと負荷抵抗Ｒｃ2 との接続点
及び第４トランジスタＱ14及び第６トランジスタＱ16の
コレクタと負荷抵抗Ｒｃ1 との接続点からそれぞれ第１
の入力信号及び第２の入力信号の積情報を有する出力信
号を出力するようになっている。
算回路が種々提案されている（例えば特公昭４８−２０
９３２号公報に開示された技術参照）。図１２は従来の
平衡入力型乗算回路の一例を示す電気回路図であるが、
この図１２に示す従来の乗算回路は、差動接続される第
１トランジスタＱ11及び第２トランジスタＱ12と、差動
接続される第３トランジスタＱ13及び第４トランジスタ
Ｑ14と、差動接続される第５トランジスタＱ15及び第６
トランジスタＱ16とをそなえている。更に、第１トラン
ジスタＱ11及び第２トランジスタＱ12のエミッタに定電
流源ＣＣを接続し、第３トランジスタＱ13及び第５トラ
ンジスタＱ15のコレクタに負荷抵抗Ｒｃ2 を接続すると
ともに、第４トランジスタＱ14及び第６トランジスタＱ
16のコレクタに負荷抵抗Ｒｃ1 を接続している。そし
て、第１の入力信号を第３トランジスタＱ13〜第６トラ
ンジスタＱ16のベースに入力するとともに、第２の入力
信号を第１トランジスタＱ11及び第２トランジスタＱ12
のベースに入力して、第３トランジスタＱ13及び第５ト
ランジスタＱ15のコレクタと負荷抵抗Ｒｃ2 との接続点
及び第４トランジスタＱ14及び第６トランジスタＱ16の
コレクタと負荷抵抗Ｒｃ1 との接続点からそれぞれ第１
の入力信号及び第２の入力信号の積情報を有する出力信
号を出力するようになっている。
【０００３】すなわち、第１の入力信号をＡcosω1 ｔ
とし、第２の入力信号をＢcosω2 ｔとすると、この回
路では、出力信号はＫ・Ａcosω1 ｔ・Ｂcosω2 ｔとな
る。ここで、Ａ，Ｂは振幅、ω1 ，ω2 は角周波数、ｔ
は時間、Ｋは定数である。ところで、出力信号Ｋ・Ａco
sω1 ｔ・Ｂcosω2 ｔは、(1/2)K・A ・B cos(ω 1-
ω2 )+cos(ω1+ω2 )t となるから、出力信号としては
角周波数ω1+ω2 の信号とω1-ω2 の信号が発生し、出
力振幅はＫで定まることがわかる。
とし、第２の入力信号をＢcosω2 ｔとすると、この回
路では、出力信号はＫ・Ａcosω1 ｔ・Ｂcosω2 ｔとな
る。ここで、Ａ，Ｂは振幅、ω1 ，ω2 は角周波数、ｔ
は時間、Ｋは定数である。ところで、出力信号Ｋ・Ａco
sω1 ｔ・Ｂcosω2 ｔは、(1/2)K・A ・B cos(ω 1-
ω2 )+cos(ω1+ω2 )t となるから、出力信号としては
角周波数ω1+ω2 の信号とω1-ω2 の信号が発生し、出
力振幅はＫで定まることがわかる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の乗算回路では、基本構成として６石のトラン
ジスタを必要とするため、回路規模が大きくなるととも
に、消費電流の増大や配線の複雑化等の課題がある。特
に、高周波域で使用する場合においては、交差する配線
が多いため、これが回路内の不要結合の原因となって、
良好な特性が得られない場合がある。
うな従来の乗算回路では、基本構成として６石のトラン
ジスタを必要とするため、回路規模が大きくなるととも
に、消費電流の増大や配線の複雑化等の課題がある。特
に、高周波域で使用する場合においては、交差する配線
が多いため、これが回路内の不要結合の原因となって、
良好な特性が得られない場合がある。
【０００５】本発明は、このような課題に鑑み創案され
たもので、高周波帯域で使用する簡素な構成の高周波乗
算回路を提供することを目的とする。
たもので、高周波帯域で使用する簡素な構成の高周波乗
算回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】図１は本発明の原理説明
図であるが、この図１に示すように、本発明にかかる高
周波乗算回路は、差動接続される第１トランジスタ１及
び第２トランジスタ２と、差動接続される第３トランジ
スタ３及び第４トランジスタ４とをそなえ、第１トラン
ジスタ１及び第２トランジスタ２のエミッタ又はソース
に、定電流源ＣＣを接続し、第１トランジスタ１及び第
２トランジスタ２のコレクタ又はドレインと、第３トラ
ンジスタ３及び第４トランジスタ４のエミッタ又はソー
スとをそれぞれ接続するともに、第１トランジスタ１及
び第２トランジスタ２のコレクタ又はドレインと、第３
トランジスタ３及び第４トランジスタ４のエミッタ又は
ソースとの２つの接続点間に、インピーダンス回路Ｚを
接続し、第３トランジスタ３及び第４トランジスタ４の
コレクタ又はドレインに、負荷インピーダンス回路Ｚｃ
を接続して、第１の入力信号を第３トランジスタ３又は
第４トランジスタ４のベース又はゲートに入力するとと
もに、第２の入力信号を第１トランジスタ１又は第２ト
ランジスタ２のベース又はゲートに入力して、第３トラ
ンジスタ３及び第４トランジスタ４のコレクタ又はドレ
インと負荷インピーダンス回路Ｚｃとの接続点から第１
の入力信号及び第２の入力信号の積情報を有する出力信
号を出力するように構成されている。
図であるが、この図１に示すように、本発明にかかる高
周波乗算回路は、差動接続される第１トランジスタ１及
び第２トランジスタ２と、差動接続される第３トランジ
スタ３及び第４トランジスタ４とをそなえ、第１トラン
ジスタ１及び第２トランジスタ２のエミッタ又はソース
に、定電流源ＣＣを接続し、第１トランジスタ１及び第
２トランジスタ２のコレクタ又はドレインと、第３トラ
ンジスタ３及び第４トランジスタ４のエミッタ又はソー
スとをそれぞれ接続するともに、第１トランジスタ１及
び第２トランジスタ２のコレクタ又はドレインと、第３
トランジスタ３及び第４トランジスタ４のエミッタ又は
ソースとの２つの接続点間に、インピーダンス回路Ｚを
接続し、第３トランジスタ３及び第４トランジスタ４の
コレクタ又はドレインに、負荷インピーダンス回路Ｚｃ
を接続して、第１の入力信号を第３トランジスタ３又は
第４トランジスタ４のベース又はゲートに入力するとと
もに、第２の入力信号を第１トランジスタ１又は第２ト
ランジスタ２のベース又はゲートに入力して、第３トラ
ンジスタ３及び第４トランジスタ４のコレクタ又はドレ
インと負荷インピーダンス回路Ｚｃとの接続点から第１
の入力信号及び第２の入力信号の積情報を有する出力信
号を出力するように構成されている。
【０００７】また、インピーダンス回路Ｚは、第１の入
力信号の周波数で低インピーダンスとなり、第２の入力
信号の周波数で高インピーダンスとなるように構成する
のが好ましい。そして、このとき、第１の入力信号より
第２の入力信号の周波数が小さい場合には、インピーダ
ンス回路Ｚとして静電容量が使用され、更に第１の入力
信号より第２の入力信号の周波数が大きい場合には、イ
ンピーダンス回路Ｚとしてインダクタが使用される。
力信号の周波数で低インピーダンスとなり、第２の入力
信号の周波数で高インピーダンスとなるように構成する
のが好ましい。そして、このとき、第１の入力信号より
第２の入力信号の周波数が小さい場合には、インピーダ
ンス回路Ｚとして静電容量が使用され、更に第１の入力
信号より第２の入力信号の周波数が大きい場合には、イ
ンピーダンス回路Ｚとしてインダクタが使用される。
【０００８】さらに、インピーダンス回路Ｚとしては第
１の入力信号の周波数で共振する直列共振回路あるいは
第２の入力信号の周波数で共振する並列共振回路を使用
することもできる。なお、インピーダンス回路Ｚとし
て、抵抗を使用することもできる。
１の入力信号の周波数で共振する直列共振回路あるいは
第２の入力信号の周波数で共振する並列共振回路を使用
することもできる。なお、インピーダンス回路Ｚとし
て、抵抗を使用することもできる。
【０００９】
【作用】上述の本発明の高周波乗算回路では、第１の入
力信号が第３トランジスタ３又は第４トランジスタ４の
ベース又はゲートに入力されるとともに、第２の入力信
号が第１トランジスタ１又は第２トランジスタ２のベー
ス又はゲートに入力されると、基本動作としては、イン
ピーダンス回路Ｚが、第１の入力信号の周波数で低イン
ピーダンスとなり、第２の入力信号の周波数で高インピ
ーダンスとなるので、第１の入力信号に対して第３トラ
ンジスタ３及び第４トランジスタ４が差動回路となり、
第２の入力信号に対して第１トランジスタ１及び第２ト
ランジスタ２が差動回路となって、第３トランジスタ３
及び第４トランジスタ４のコレクタ又はドレインと負荷
インピーダンス回路Ｚｃとの接続点から、第１の入力信
号及び第２の入力信号の積情報を有する出力信号が出力
される。
力信号が第３トランジスタ３又は第４トランジスタ４の
ベース又はゲートに入力されるとともに、第２の入力信
号が第１トランジスタ１又は第２トランジスタ２のベー
ス又はゲートに入力されると、基本動作としては、イン
ピーダンス回路Ｚが、第１の入力信号の周波数で低イン
ピーダンスとなり、第２の入力信号の周波数で高インピ
ーダンスとなるので、第１の入力信号に対して第３トラ
ンジスタ３及び第４トランジスタ４が差動回路となり、
第２の入力信号に対して第１トランジスタ１及び第２ト
ランジスタ２が差動回路となって、第３トランジスタ３
及び第４トランジスタ４のコレクタ又はドレインと負荷
インピーダンス回路Ｚｃとの接続点から、第１の入力信
号及び第２の入力信号の積情報を有する出力信号が出力
される。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を説明
する。 （ａ）第１実施例の説明 図２は本発明の第１実施例を示す電気回路図であるが、
この図２に示す高周波乗算回路は、送信機のアップコン
バータ（送信周波数変換器）に使用されるもので、第１
の入力信号として周波数がｆLoのローカル信号（以下、
Ｌｏ信号という）が入力されるとともに、第２の入力信
号として周波数がｆIFの中間周波信号（以下、ＩＦ信号
という）が入力されると、出力信号として周波数がｆRF
（＝ｆLo＋ｆIF又はｆLo−ｆIF）のラジオ周波数信号
（以下、ＲＦ信号という）を出力するものである。ここ
で、例えばＬｏ信号の周波数ｆLoは８００ＭＨｚ、ＩＦ
信号の周波数ｆIFは４０ＭＨｚであるので、ｆLo＞ｆIF
となっている。
する。 （ａ）第１実施例の説明 図２は本発明の第１実施例を示す電気回路図であるが、
この図２に示す高周波乗算回路は、送信機のアップコン
バータ（送信周波数変換器）に使用されるもので、第１
の入力信号として周波数がｆLoのローカル信号（以下、
Ｌｏ信号という）が入力されるとともに、第２の入力信
号として周波数がｆIFの中間周波信号（以下、ＩＦ信号
という）が入力されると、出力信号として周波数がｆRF
（＝ｆLo＋ｆIF又はｆLo−ｆIF）のラジオ周波数信号
（以下、ＲＦ信号という）を出力するものである。ここ
で、例えばＬｏ信号の周波数ｆLoは８００ＭＨｚ、ＩＦ
信号の周波数ｆIFは４０ＭＨｚであるので、ｆLo＞ｆIF
となっている。
【００１１】そして、上記のような動作を実現するため
に、その回路構成は次のようになっている。すなわち、
まず、差動接続される第１トランジスタＱ1 及び第２ト
ランジスタＱ2 と、差動接続される第３トランジスタＱ
3 及び第４トランジスタＱ4とをそなえている。そし
て、第１トランジスタＱ1 及び第２トランジスタＱ2 の
エミッタに、定電流源を構成する抵抗Ｒｅが接続されて
おり、更に第１トランジスタＱ1 及び第２トランジスタ
Ｑ2 のコレクタと、第３トランジスタＱ3 及び第４トラ
ンジスタＱ 4 のエミッタとがそれぞれ接続されている。
に、その回路構成は次のようになっている。すなわち、
まず、差動接続される第１トランジスタＱ1 及び第２ト
ランジスタＱ2 と、差動接続される第３トランジスタＱ
3 及び第４トランジスタＱ4とをそなえている。そし
て、第１トランジスタＱ1 及び第２トランジスタＱ2 の
エミッタに、定電流源を構成する抵抗Ｒｅが接続されて
おり、更に第１トランジスタＱ1 及び第２トランジスタ
Ｑ2 のコレクタと、第３トランジスタＱ3 及び第４トラ
ンジスタＱ 4 のエミッタとがそれぞれ接続されている。
【００１２】さらに、第１トランジスタＱ1 及び第２ト
ランジスタＱ2 のコレクタと、第３トランジスタＱ3 及
び第４トランジスタＱ4 のエミッタとの２つの接続点間
に、インピーダンス回路としてのコンデンサ（静電容
量）Ｃが接続されている。また、第３トランジスタＱ3
及び第４トランジスタＱ4 のコレクタに、負荷インピー
ダンス回路としての負荷抵抗Ｒｃが接続されている。
ランジスタＱ2 のコレクタと、第３トランジスタＱ3 及
び第４トランジスタＱ4 のエミッタとの２つの接続点間
に、インピーダンス回路としてのコンデンサ（静電容
量）Ｃが接続されている。また、第３トランジスタＱ3
及び第４トランジスタＱ4 のコレクタに、負荷インピー
ダンス回路としての負荷抵抗Ｒｃが接続されている。
【００１３】そして、Ｌｏ信号が結合コンデンサＣｂ3
を介して第３トランジスタＱ3 のベースに入力され、Ｉ
Ｆ信号が結合コンデンサＣｂ1 を介して第１トランジス
タＱ 1 のベースに入力されている。なお、第４トランジ
スタＱ4 のベースは、コンデンサＣｂ4 を介してアース
電位にされ、同様に第２トランジスタＱ2 のベースは、
コンデンサＣｂ2 を介してアース電位にされている。ま
た、各トランジスタのベースには、図示しないが公知の
直流バイアス回路が付加されている。これにより、対向
するトランジスタに相互に逆相のミラー電流を流すこと
ができる。
を介して第３トランジスタＱ3 のベースに入力され、Ｉ
Ｆ信号が結合コンデンサＣｂ1 を介して第１トランジス
タＱ 1 のベースに入力されている。なお、第４トランジ
スタＱ4 のベースは、コンデンサＣｂ4 を介してアース
電位にされ、同様に第２トランジスタＱ2 のベースは、
コンデンサＣｂ2 を介してアース電位にされている。ま
た、各トランジスタのベースには、図示しないが公知の
直流バイアス回路が付加されている。これにより、対向
するトランジスタに相互に逆相のミラー電流を流すこと
ができる。
【００１４】従って、第３トランジスタＱ3 及び第４ト
ランジスタＱ4 のコレクタ又はドレインと負荷抵抗Ｒｃ
との接続点から、結合コンデンサＣｃを介してＬｏ信号
及びＩＦ信号の積情報を有するＲＦ信号が取り出される
ようになっている。ところで、コンデンサＣは例えば１
０ｐＦ程度のものが使用されるが、このようなコンデン
サＣを使用すると、Ｌｏ信号の周波数ｆLo（８００ＭＨ
ｚ）でのコンデンサＣのインピーダンスＺLoは約２０Ω
となり、ＩＦ信号の周波数ｆIF（４０ＭＨｚ）でのコン
デンサＣのインピーダンスＺIFは約４００Ωとなる。こ
れにより、コンデンサＣは、Ｌｏ信号の周波数ｆLoで低
インピーダンスとなり、ＩＦ信号の周波数ｆIFで高イン
ピーダンスとなることがわかる。
ランジスタＱ4 のコレクタ又はドレインと負荷抵抗Ｒｃ
との接続点から、結合コンデンサＣｃを介してＬｏ信号
及びＩＦ信号の積情報を有するＲＦ信号が取り出される
ようになっている。ところで、コンデンサＣは例えば１
０ｐＦ程度のものが使用されるが、このようなコンデン
サＣを使用すると、Ｌｏ信号の周波数ｆLo（８００ＭＨ
ｚ）でのコンデンサＣのインピーダンスＺLoは約２０Ω
となり、ＩＦ信号の周波数ｆIF（４０ＭＨｚ）でのコン
デンサＣのインピーダンスＺIFは約４００Ωとなる。こ
れにより、コンデンサＣは、Ｌｏ信号の周波数ｆLoで低
インピーダンスとなり、ＩＦ信号の周波数ｆIFで高イン
ピーダンスとなることがわかる。
【００１５】これにより、コンデンサＣは、Ｌｏ信号に
対して第３トランジスタＱ3 及び第４トランジスタＱ4
が差動回路となるように機能するとともに、ＩＦ信号に
対して第１トランジスタＱ1 及び第２トランジスタＱ2
が差動回路となるように機能する。このような構成によ
り、Ｌｏ信号が結合コンデンサＣｂ3 を介して第３トラ
ンジスタＱ3 のベースに入力され、ＩＦ信号が結合コン
デンサＣｂ1 を介して第１トランジスタＱ1 のベースに
入力されると、コンデンサＣは、Ｌｏ信号に対して第３
トランジスタＱ3 及び第４トランジスタＱ4 が差動回路
となるように機能するとともに、ＩＦ信号に対して第１
トランジスタＱ1 及び第２トランジスタＱ2が差動回路
となるように機能するので、対向するトランジスタに相
互に逆相のミラー電流が流れる。このとき、第１トラン
ジスタＱ1 及び第３トランジスタＱ3を流れる電流と、
第２トランジスタＱ2 及び第４トランジスタＱ4 を流れ
る電流とは大きさが同じで逆相であるから、これらの電
流は相殺される一方、その積成分は同相合成されて、第
３トランジスタＱ3 及び第４トランジスタＱ4 のコレク
タと負荷抵抗Ｒｃとの接続点から、結合コンデンサＣｃ
を介してＬｏ信号及びＩＦ信号の積情報を有するＲＦ信
号が取り出される。
対して第３トランジスタＱ3 及び第４トランジスタＱ4
が差動回路となるように機能するとともに、ＩＦ信号に
対して第１トランジスタＱ1 及び第２トランジスタＱ2
が差動回路となるように機能する。このような構成によ
り、Ｌｏ信号が結合コンデンサＣｂ3 を介して第３トラ
ンジスタＱ3 のベースに入力され、ＩＦ信号が結合コン
デンサＣｂ1 を介して第１トランジスタＱ1 のベースに
入力されると、コンデンサＣは、Ｌｏ信号に対して第３
トランジスタＱ3 及び第４トランジスタＱ4 が差動回路
となるように機能するとともに、ＩＦ信号に対して第１
トランジスタＱ1 及び第２トランジスタＱ2が差動回路
となるように機能するので、対向するトランジスタに相
互に逆相のミラー電流が流れる。このとき、第１トラン
ジスタＱ1 及び第３トランジスタＱ3を流れる電流と、
第２トランジスタＱ2 及び第４トランジスタＱ4 を流れ
る電流とは大きさが同じで逆相であるから、これらの電
流は相殺される一方、その積成分は同相合成されて、第
３トランジスタＱ3 及び第４トランジスタＱ4 のコレク
タと負荷抵抗Ｒｃとの接続点から、結合コンデンサＣｃ
を介してＬｏ信号及びＩＦ信号の積情報を有するＲＦ信
号が取り出される。
【００１６】このように差動対トランジスタＱ1 ，Ｑ2
に、もう一つの差動対トランジスタＱ3 ，Ｑ4 を接続
し、その接続点相互をインピーダンス回路としてのコン
デンサＣで接続し、更に上記の差動対トランジスタのコ
レクタ間を接続し、１つのコレクタ抵抗Ｒｃとの接続点
から出力を得るように構成しているので、基本的に４つ
のトランジスタＱ1 〜Ｑ4 を使用するだけの簡素な構成
で高周波乗算回路を実現することができ、これを応用し
た周波数変換器ひいては無線通信装置等の小型化，低価
格化，高性能化，低消費電力化に寄与することができ
る。
に、もう一つの差動対トランジスタＱ3 ，Ｑ4 を接続
し、その接続点相互をインピーダンス回路としてのコン
デンサＣで接続し、更に上記の差動対トランジスタのコ
レクタ間を接続し、１つのコレクタ抵抗Ｒｃとの接続点
から出力を得るように構成しているので、基本的に４つ
のトランジスタＱ1 〜Ｑ4 を使用するだけの簡素な構成
で高周波乗算回路を実現することができ、これを応用し
た周波数変換器ひいては無線通信装置等の小型化，低価
格化，高性能化，低消費電力化に寄与することができ
る。
【００１７】また、第１トランジスタＱ1 及び第２トラ
ンジスタＱ2 のコレクタと、第３トランジスタＱ3 及び
第４トランジスタＱ4 のエミッタとの２つの接続点間に
接続されるインピーダンス回路としてコンデンサ（静電
容量）Ｃを使用しているので、ＩＣ化しやすいという利
点もある。なお、図３に示すように、周波数の低いＩＦ
信号を第３トランジスタＱ3 のベースに入力し、周波数
の高いＬｏ信号を第１トランジスタＱ1 のベースに入力
するようにすれば、第１トランジスタＱ1 及び第２トラ
ンジスタＱ2 のコレクタと、第３トランジスタＱ3 及び
第４トランジスタＱ4 のエミッタとの２つの接続点間に
接続されるインピーダンス回路として、インダクタＬを
使用することができる。このようにすると、インダクタ
Ｌは、ＩＦ信号に対して第３トランジスタＱ 3 及び第４
トランジスタＱ4 が差動回路となるように機能するとと
もに、Ｌｏ信号に対して第１トランジスタＱ1 及び第２
トランジスタＱ2 が差動回路となるように機能するの
で、対向するトランジスタに相互に逆相のミラー電流が
流れ、上記と同様の作用で、第３トランジスタＱ3 及び
第４トランジスタＱ4 のコレクタと負荷抵抗Ｒｃとの接
続点から、結合コンデンサＣｃを介してＬｏ信号及びＩ
Ｆ信号の積情報を有するＲＦ信号が取り出されるのであ
る。
ンジスタＱ2 のコレクタと、第３トランジスタＱ3 及び
第４トランジスタＱ4 のエミッタとの２つの接続点間に
接続されるインピーダンス回路としてコンデンサ（静電
容量）Ｃを使用しているので、ＩＣ化しやすいという利
点もある。なお、図３に示すように、周波数の低いＩＦ
信号を第３トランジスタＱ3 のベースに入力し、周波数
の高いＬｏ信号を第１トランジスタＱ1 のベースに入力
するようにすれば、第１トランジスタＱ1 及び第２トラ
ンジスタＱ2 のコレクタと、第３トランジスタＱ3 及び
第４トランジスタＱ4 のエミッタとの２つの接続点間に
接続されるインピーダンス回路として、インダクタＬを
使用することができる。このようにすると、インダクタ
Ｌは、ＩＦ信号に対して第３トランジスタＱ 3 及び第４
トランジスタＱ4 が差動回路となるように機能するとと
もに、Ｌｏ信号に対して第１トランジスタＱ1 及び第２
トランジスタＱ2 が差動回路となるように機能するの
で、対向するトランジスタに相互に逆相のミラー電流が
流れ、上記と同様の作用で、第３トランジスタＱ3 及び
第４トランジスタＱ4 のコレクタと負荷抵抗Ｒｃとの接
続点から、結合コンデンサＣｃを介してＬｏ信号及びＩ
Ｆ信号の積情報を有するＲＦ信号が取り出されるのであ
る。
【００１８】このようにしても、上記図２に示す実施例
と同様の効果ないし利点が得られるほか、インピーダン
ス回路としてインダクタＬを使用しているので、高周波
乗算回路をプリント板上で実現する場合などに適してい
る。なぜならば、インダクタはパターン線路より容易に
製作できるからである。また、図２，図３と同様の回路
をＦＥＴを用いて実現できることはいうまでもない。こ
の場合は、図４，図５に示すように、第１ＦＥＴ１１及
び第２ＦＥＴ１２のソースに、定電流源としての抵抗Ｒ
ｅを接続し、第１ＦＥＴ１１及び第２ＦＥＴ１１のドレ
インと、第３ＦＥＴ１３及び第４ＦＥＴ１４のソースと
をそれぞれ接続するともに、第１ＦＥＴ１１及び第２Ｆ
ＥＴ１２のドレインと、第３ＦＥＴ１３及び第４ＦＥＴ
１４のソースとの２つの接続点間に、インピーダンス回
路（コンデンサＣ又はインダクタンスＬ）を接続し、第
３ＦＥＴ１３及び第４ＦＥＴ１４のドレインに、負荷抵
抗Ｒｃを接続して、第１の入力信号（図４の場合はＬｏ
信号，図５の場合はＩＦ信号）を第３ＦＥＴ１３及び第
４ＦＥＴ１４のゲートに入力するとともに、第２の入力
信号（図４の場合はＩＦ信号，図５の場合はＬｏ信号）
を第１ＦＥＴ１１及び第２ＦＥＴ１２のゲートに入力し
て、第３ＦＥＴ１３及び第４ＦＥＴ１４のドレインと負
荷抵抗Ｒｃとの接続点から第１の入力信号及び第２の入
力信号の積情報を有する出力信号を出力するように構成
するのである。このようにしても、上記図２，図３に示
す実施例とほぼ同様の効果が得られるほか、ＦＥＴの特
性から、更に高周波帯域の乗算回路に用いることができ
る。
と同様の効果ないし利点が得られるほか、インピーダン
ス回路としてインダクタＬを使用しているので、高周波
乗算回路をプリント板上で実現する場合などに適してい
る。なぜならば、インダクタはパターン線路より容易に
製作できるからである。また、図２，図３と同様の回路
をＦＥＴを用いて実現できることはいうまでもない。こ
の場合は、図４，図５に示すように、第１ＦＥＴ１１及
び第２ＦＥＴ１２のソースに、定電流源としての抵抗Ｒ
ｅを接続し、第１ＦＥＴ１１及び第２ＦＥＴ１１のドレ
インと、第３ＦＥＴ１３及び第４ＦＥＴ１４のソースと
をそれぞれ接続するともに、第１ＦＥＴ１１及び第２Ｆ
ＥＴ１２のドレインと、第３ＦＥＴ１３及び第４ＦＥＴ
１４のソースとの２つの接続点間に、インピーダンス回
路（コンデンサＣ又はインダクタンスＬ）を接続し、第
３ＦＥＴ１３及び第４ＦＥＴ１４のドレインに、負荷抵
抗Ｒｃを接続して、第１の入力信号（図４の場合はＬｏ
信号，図５の場合はＩＦ信号）を第３ＦＥＴ１３及び第
４ＦＥＴ１４のゲートに入力するとともに、第２の入力
信号（図４の場合はＩＦ信号，図５の場合はＬｏ信号）
を第１ＦＥＴ１１及び第２ＦＥＴ１２のゲートに入力し
て、第３ＦＥＴ１３及び第４ＦＥＴ１４のドレインと負
荷抵抗Ｒｃとの接続点から第１の入力信号及び第２の入
力信号の積情報を有する出力信号を出力するように構成
するのである。このようにしても、上記図２，図３に示
す実施例とほぼ同様の効果が得られるほか、ＦＥＴの特
性から、更に高周波帯域の乗算回路に用いることができ
る。
【００１９】（ｂ）第２実施例の説明 図６は本発明の第２実施例を示す電気回路図であるが、
この図６に示す高周波乗算回路は、受信機のダウンコン
バータ（受信周波数変換器）に使用されるもので、第１
の入力信号として周波数がｆLoのＬｏ信号が入力される
とともに、第２の入力信号として周波数がｆRFのＲＦ信
号が入力されると、出力信号として周波数がｆIF（＝ｆ
RF−ｆLo）のＩＦ信号を出力するものである。ここで、
例えばＲＦ信号の周波数ｆRFは９００ＭＨｚ、Ｌｏ信号
の周波数ｆLoは８００ＭＨｚ、ＩＦ信号の周波数ｆIFは
１００ＭＨｚである。
この図６に示す高周波乗算回路は、受信機のダウンコン
バータ（受信周波数変換器）に使用されるもので、第１
の入力信号として周波数がｆLoのＬｏ信号が入力される
とともに、第２の入力信号として周波数がｆRFのＲＦ信
号が入力されると、出力信号として周波数がｆIF（＝ｆ
RF−ｆLo）のＩＦ信号を出力するものである。ここで、
例えばＲＦ信号の周波数ｆRFは９００ＭＨｚ、Ｌｏ信号
の周波数ｆLoは８００ＭＨｚ、ＩＦ信号の周波数ｆIFは
１００ＭＨｚである。
【００２０】そして、上記のような動作を実現するため
に、その回路構成は次のようになっている。すなわち、
この第２実施例においても、まず、差動接続される第１
トランジスタＱ1 及び第２トランジスタＱ2 と、差動接
続される第３トランジスタＱ 3 及び第４トランジスタＱ
4 とをそなえている。そして、第１トランジスタＱ1 及
び第２トランジスタＱ2 のエミッタに、定電流源として
の抵抗Ｒｅが接続されており、更に第１トランジスタＱ
1 及び第２トランジスタＱ2 のコレクタと、第３トラン
ジスタＱ3 及び第４トランジスタＱ4のエミッタとがそ
れぞれ接続されている。
に、その回路構成は次のようになっている。すなわち、
この第２実施例においても、まず、差動接続される第１
トランジスタＱ1 及び第２トランジスタＱ2 と、差動接
続される第３トランジスタＱ 3 及び第４トランジスタＱ
4 とをそなえている。そして、第１トランジスタＱ1 及
び第２トランジスタＱ2 のエミッタに、定電流源として
の抵抗Ｒｅが接続されており、更に第１トランジスタＱ
1 及び第２トランジスタＱ2 のコレクタと、第３トラン
ジスタＱ3 及び第４トランジスタＱ4のエミッタとがそ
れぞれ接続されている。
【００２１】さらに、第１トランジスタＱ1 及び第２ト
ランジスタＱ2 のコレクタと、第３トランジスタＱ3 及
び第４トランジスタＱ4 のエミッタとの２つの接続点間
には、インピーダンス回路としての直列共振回路２１
（この回路２１はインダクタンスＬLoとコンデンサＣLo
が直列に接続された回路である）が接続されている。ま
た、第３トランジスタＱ3 及び第４トランジスタＱ4 の
コレクタに、負荷インピーダンス回路としての並列共振
回路２２（この回路２２はインダクタンスＬ IFとコンデ
ンサＣIFが並列に接続された回路である）が接続されて
いる。
ランジスタＱ2 のコレクタと、第３トランジスタＱ3 及
び第４トランジスタＱ4 のエミッタとの２つの接続点間
には、インピーダンス回路としての直列共振回路２１
（この回路２１はインダクタンスＬLoとコンデンサＣLo
が直列に接続された回路である）が接続されている。ま
た、第３トランジスタＱ3 及び第４トランジスタＱ4 の
コレクタに、負荷インピーダンス回路としての並列共振
回路２２（この回路２２はインダクタンスＬ IFとコンデ
ンサＣIFが並列に接続された回路である）が接続されて
いる。
【００２２】そして、Ｌｏ信号が結合コンデンサＣｂ3
を介して第３トランジスタＱ3 のベースに入力され、Ｒ
Ｆ信号が結合コンデンサＣｂ1 を介して第１トランジス
タＱ 1 のベースに入力されている。なお、第４トランジ
スタＱ4 のベースは、コンデンサＣｂ4 を介してアース
電位にされ、同様に第２トランジスタＱ2 のベースは、
コンデンサＣｂ2 を介してアース電位にされている。ま
た、各トランジスタのベースには、図示しないが公知の
直流バイアス回路が付加されている。これにより、対向
するトランジスタに相互に逆相のミラー電流を流すこと
ができる。
を介して第３トランジスタＱ3 のベースに入力され、Ｒ
Ｆ信号が結合コンデンサＣｂ1 を介して第１トランジス
タＱ 1 のベースに入力されている。なお、第４トランジ
スタＱ4 のベースは、コンデンサＣｂ4 を介してアース
電位にされ、同様に第２トランジスタＱ2 のベースは、
コンデンサＣｂ2 を介してアース電位にされている。ま
た、各トランジスタのベースには、図示しないが公知の
直流バイアス回路が付加されている。これにより、対向
するトランジスタに相互に逆相のミラー電流を流すこと
ができる。
【００２３】従って、第３トランジスタＱ3 及び第４ト
ランジスタＱ4 のコレクタと並列共振回路２２との接続
点から、結合コンデンサＣｃを介してＬｏ信号及びＲＦ
信号の積情報を有するＩＦ信号が取り出されるようにな
っている。ところで、直列共振回路２１はＬｏ信号の周
波数ｆLoで共振するようになっており、例えば直列共振
回路２１を構成するコンデンサＣLoは４ｐＦ程度、イン
ダクタンスＬLoは１０ｍＨ程度のものが使用され、これ
により、直列共振回路２１は、Ｌｏ信号の周波数ｆLoで
低インピーダンスとなり、ＲＦ信号の周波数ｆRFで高イ
ンピーダンスとなることがわかる。
ランジスタＱ4 のコレクタと並列共振回路２２との接続
点から、結合コンデンサＣｃを介してＬｏ信号及びＲＦ
信号の積情報を有するＩＦ信号が取り出されるようにな
っている。ところで、直列共振回路２１はＬｏ信号の周
波数ｆLoで共振するようになっており、例えば直列共振
回路２１を構成するコンデンサＣLoは４ｐＦ程度、イン
ダクタンスＬLoは１０ｍＨ程度のものが使用され、これ
により、直列共振回路２１は、Ｌｏ信号の周波数ｆLoで
低インピーダンスとなり、ＲＦ信号の周波数ｆRFで高イ
ンピーダンスとなることがわかる。
【００２４】また、並列共振回路２２はＩＦ信号の周波
数ｆIFで共振するようになっており、例えば並列共振回
路２２を構成するコンデンサＣIFは３９ｐＦ程度、イン
ダクタンスＬIFは６２ｎＨ程度のものが使用され、これ
によりＩＦ信号を効率的に取り出すことができる。これ
により、直列共振回路２１は、Ｌｏ信号に対して第３ト
ランジスタＱ3 及び第４トランジスタＱ4 が差動回路と
なるように機能するとともに、ＲＦ信号に対して第１ト
ランジスタＱ1 及び第２トランジスタＱ2 が差動回路と
なるように機能する。
数ｆIFで共振するようになっており、例えば並列共振回
路２２を構成するコンデンサＣIFは３９ｐＦ程度、イン
ダクタンスＬIFは６２ｎＨ程度のものが使用され、これ
によりＩＦ信号を効率的に取り出すことができる。これ
により、直列共振回路２１は、Ｌｏ信号に対して第３ト
ランジスタＱ3 及び第４トランジスタＱ4 が差動回路と
なるように機能するとともに、ＲＦ信号に対して第１ト
ランジスタＱ1 及び第２トランジスタＱ2 が差動回路と
なるように機能する。
【００２５】このような構成により、Ｌｏ信号が結合コ
ンデンサＣｂ3 を介して第３トランジスタＱ3 のベース
に入力され、ＲＦ信号が結合コンデンサＣｂ1 を介して
第１トランジスタＱ1 のベースに入力されると、直列共
振回路２１は、Ｌｏ信号に対して第３トランジスタＱ3
及び第４トランジスタＱ4 が差動回路となるように機能
するとともに、ＲＦ信号に対して第１トランジスタＱ1
及び第２トランジスタＱ2 が差動回路となるように機能
するので、対向するトランジスタに相互に逆相のミラー
電流が流れる。このとき、第１トランジスタＱ1 及び第
３トランジスタＱ3 を流れる電流と、第２トランジスタ
Ｑ2 及び第４トランジスタＱ4 を流れる電流とは同じ大
きさで逆相であるから、これらの電流は相殺される一
方、その積成分は同相合成されて、、第３トランジスタ
Ｑ3 及び第４トランジスタＱ4 のコレクタと並列共振回
路２２との接続点から、結合コンデンサＣｃを介してＬ
ｏ信号及びＲＦ信号の積情報を有するＩＦ信号が効率的
に取り出されるのである。
ンデンサＣｂ3 を介して第３トランジスタＱ3 のベース
に入力され、ＲＦ信号が結合コンデンサＣｂ1 を介して
第１トランジスタＱ1 のベースに入力されると、直列共
振回路２１は、Ｌｏ信号に対して第３トランジスタＱ3
及び第４トランジスタＱ4 が差動回路となるように機能
するとともに、ＲＦ信号に対して第１トランジスタＱ1
及び第２トランジスタＱ2 が差動回路となるように機能
するので、対向するトランジスタに相互に逆相のミラー
電流が流れる。このとき、第１トランジスタＱ1 及び第
３トランジスタＱ3 を流れる電流と、第２トランジスタ
Ｑ2 及び第４トランジスタＱ4 を流れる電流とは同じ大
きさで逆相であるから、これらの電流は相殺される一
方、その積成分は同相合成されて、、第３トランジスタ
Ｑ3 及び第４トランジスタＱ4 のコレクタと並列共振回
路２２との接続点から、結合コンデンサＣｃを介してＬ
ｏ信号及びＲＦ信号の積情報を有するＩＦ信号が効率的
に取り出されるのである。
【００２６】これにより、この場合も、上記の実施例と
同様に、基本的に４つのトランジスタを使用するだけの
簡素な構成で高周波乗算回路を実現することができ、こ
れを応用した周波数変換器ひいては無線通信装置等の小
型化，低価格化，高性能化，低消費電力化に寄与するこ
とができる。また、第１トランジスタＱ1 及び第２トラ
ンジスタＱ2 のコレクタと、第３トランジスタＱ3 及び
第４トランジスタＱ4 のエミッタとの２つの接続点間に
接続されるインピーダンス回路として直列共振回路２１
を使用しているので、受信機のダウンコンバータのよう
に２つの入力信号周波数が近いような場合でも、確実に
作動させることができる。
同様に、基本的に４つのトランジスタを使用するだけの
簡素な構成で高周波乗算回路を実現することができ、こ
れを応用した周波数変換器ひいては無線通信装置等の小
型化，低価格化，高性能化，低消費電力化に寄与するこ
とができる。また、第１トランジスタＱ1 及び第２トラ
ンジスタＱ2 のコレクタと、第３トランジスタＱ3 及び
第４トランジスタＱ4 のエミッタとの２つの接続点間に
接続されるインピーダンス回路として直列共振回路２１
を使用しているので、受信機のダウンコンバータのよう
に２つの入力信号周波数が近いような場合でも、確実に
作動させることができる。
【００２７】なお、図７に示すように、ＲＦ信号を第３
トランジスタＱ3 のベースに入力し、Ｌｏ信号を第１ト
ランジスタＱ1 のベースに入力するようにすれば、第１
トランジスタＱ1 及び第２トランジスタＱ2 のコレクタ
と、第３トランジスタＱ3 及び第４トランジスタＱ4 の
エミッタとの２つの接続点間に接続されるインピーダン
ス回路として、Ｌｏ信号の周波数ｆLoで共振する並列共
振回路２３（この回路２３はインダクタンスＬLoとコン
デンサＣLoが並列に接続された回路である）を使用する
ことができる。このようにすると、並列共振回路２３
が、Ｌｏ信号に対して第３トランジスタＱ3 及び第４ト
ランジスタＱ4 が差動回路となるように機能するととも
に、ＲＦ信号に対して第１トランジスタＱ1 及び第２ト
ランジスタＱ2 が差動回路となるように機能するので、
対向するトランジスタに相互に逆相のミラー電流が流
れ、同様の作用により、第３トランジスタＱ3 及び第４
トランジスタＱ4 のコレクタと並列共振回路２３との接
続点から、結合コンデンサＣｃを介してＬｏ信号及びＲ
Ｆ信号の積情報を有するＩＦ信号が取り出されるのであ
る。
トランジスタＱ3 のベースに入力し、Ｌｏ信号を第１ト
ランジスタＱ1 のベースに入力するようにすれば、第１
トランジスタＱ1 及び第２トランジスタＱ2 のコレクタ
と、第３トランジスタＱ3 及び第４トランジスタＱ4 の
エミッタとの２つの接続点間に接続されるインピーダン
ス回路として、Ｌｏ信号の周波数ｆLoで共振する並列共
振回路２３（この回路２３はインダクタンスＬLoとコン
デンサＣLoが並列に接続された回路である）を使用する
ことができる。このようにすると、並列共振回路２３
が、Ｌｏ信号に対して第３トランジスタＱ3 及び第４ト
ランジスタＱ4 が差動回路となるように機能するととも
に、ＲＦ信号に対して第１トランジスタＱ1 及び第２ト
ランジスタＱ2 が差動回路となるように機能するので、
対向するトランジスタに相互に逆相のミラー電流が流
れ、同様の作用により、第３トランジスタＱ3 及び第４
トランジスタＱ4 のコレクタと並列共振回路２３との接
続点から、結合コンデンサＣｃを介してＬｏ信号及びＲ
Ｆ信号の積情報を有するＩＦ信号が取り出されるのであ
る。
【００２８】このようにしても、上記図６に示す実施例
と同様の効果ないし利点が得られる。また、図６，図７
と同様の回路をＦＥＴを用いて実現できることはいうま
でもない。この場合は、図８，図９に示すように、第１
ＦＥＴ１１及び第２ＦＥＴ１２のソースに、定電流源を
構成する抵抗Ｒｅを接続し、第１ＦＥＴ１１及び第２Ｆ
ＥＴ１１のドレインと、第３ＦＥＴ１３及び第４ＦＥＴ
１４のソースとをそれぞれ接続するともに、第１ＦＥＴ
１１及び第２ＦＥＴ１２のドレインと、第３ＦＥＴ１３
及び第４ＦＥＴ１４のソースとの２つの接続点間に、イ
ンピーダンス回路（直列共振回路２１又は並列共振回路
２３）を接続し、第３ＦＥＴ１３及び第４ＦＥＴ１４の
ドレインに、並列共振回路２２を接続して、第１の入力
信号（図８の場合はＬｏ信号，図９の場合はＲＦ信号）
を第３ＦＥＴ１３及び第４ＦＥＴ１４のゲートに入力す
るとともに、第２の入力信号（図８の場合はＲＦ信号，
図９の場合はＬｏ信号）を第１ＦＥＴ１１及び第２ＦＥ
Ｔ１２のゲートに入力して、第３ＦＥＴ１３及び第４Ｆ
ＥＴ１４のドレインと並列共振回路２２との接続点から
第１の入力信号及び第２の入力信号の積情報を有する出
力信号を出力するように構成するのである。このように
しても、上記図６，図７に示す実施例とほぼ同様の効果
が得られるほか、ＦＥＴの特性から、更に高周波帯域の
乗算回路に用いることができる。
と同様の効果ないし利点が得られる。また、図６，図７
と同様の回路をＦＥＴを用いて実現できることはいうま
でもない。この場合は、図８，図９に示すように、第１
ＦＥＴ１１及び第２ＦＥＴ１２のソースに、定電流源を
構成する抵抗Ｒｅを接続し、第１ＦＥＴ１１及び第２Ｆ
ＥＴ１１のドレインと、第３ＦＥＴ１３及び第４ＦＥＴ
１４のソースとをそれぞれ接続するともに、第１ＦＥＴ
１１及び第２ＦＥＴ１２のドレインと、第３ＦＥＴ１３
及び第４ＦＥＴ１４のソースとの２つの接続点間に、イ
ンピーダンス回路（直列共振回路２１又は並列共振回路
２３）を接続し、第３ＦＥＴ１３及び第４ＦＥＴ１４の
ドレインに、並列共振回路２２を接続して、第１の入力
信号（図８の場合はＬｏ信号，図９の場合はＲＦ信号）
を第３ＦＥＴ１３及び第４ＦＥＴ１４のゲートに入力す
るとともに、第２の入力信号（図８の場合はＲＦ信号，
図９の場合はＬｏ信号）を第１ＦＥＴ１１及び第２ＦＥ
Ｔ１２のゲートに入力して、第３ＦＥＴ１３及び第４Ｆ
ＥＴ１４のドレインと並列共振回路２２との接続点から
第１の入力信号及び第２の入力信号の積情報を有する出
力信号を出力するように構成するのである。このように
しても、上記図６，図７に示す実施例とほぼ同様の効果
が得られるほか、ＦＥＴの特性から、更に高周波帯域の
乗算回路に用いることができる。
【００２９】（ｃ）第３実施例の説明 なお、図１０に示すように、第１トランジスタＱ1 及び
第２トランジスタＱ2のコレクタと、第３トランジスタ
Ｑ3 及び第４トランジスタＱ4 のエミッタとの２つの接
続点間に、インピーダンス回路としての抵抗Ｒを接続し
てもよい。このようにすれば、性能は上記の実施例に比
べ劣るものの低コスト化を実現できる。
第２トランジスタＱ2のコレクタと、第３トランジスタ
Ｑ3 及び第４トランジスタＱ4 のエミッタとの２つの接
続点間に、インピーダンス回路としての抵抗Ｒを接続し
てもよい。このようにすれば、性能は上記の実施例に比
べ劣るものの低コスト化を実現できる。
【００３０】勿論、インピーダンス回路として抵抗Ｒを
用いるものにおいて、トランジスタの代わりに、ＦＥＴ
を用いることもできる。この場合は、図１１に示すよう
に、第１ＦＥＴ１１及び第２ＦＥＴ１２のドレインと、
第３ＦＥＴ１３及び第４ＦＥＴ１４のソースとの２つの
接続点間に、抵抗Ｒを接続する。このようにすれば、高
周波帯域の乗算回路を低コストで実現できる。
用いるものにおいて、トランジスタの代わりに、ＦＥＴ
を用いることもできる。この場合は、図１１に示すよう
に、第１ＦＥＴ１１及び第２ＦＥＴ１２のドレインと、
第３ＦＥＴ１３及び第４ＦＥＴ１４のソースとの２つの
接続点間に、抵抗Ｒを接続する。このようにすれば、高
周波帯域の乗算回路を低コストで実現できる。
【００３１】（ｄ）その他 なお、上記の各実施例では不平衡入力型高周波乗算回路
を示したが、その他、平衡入力型高周波乗算回路構成に
しても、同様にして本発明を適用することができる。
を示したが、その他、平衡入力型高周波乗算回路構成に
しても、同様にして本発明を適用することができる。
【００３２】
【発明の効果】以上詳述したように、本発明の高周波乗
算回路によれば、差動接続される第１トランジスタ及び
第２トランジスタと、差動接続される第３トランジスタ
及び第４トランジスタとをそなえ、上記の第１トランジ
スタ及び第２トランジスタのエミッタ又はソースに、定
電流源を接続し、上記の第１トランジスタ及び第２トラ
ンジスタのコレクタ又はドレインと、上記の第３トラン
ジスタ及び第４トランジスタのエミッタ又はソースとを
それぞれ接続するともに、上記の第１トランジスタ及び
第２トランジスタのコレクタ又はドレインと、上記の第
３トランジスタ及び第４トランジスタのエミッタ又はソ
ースとの２つの接続点間に、インピーダンス回路を接続
し、上記の第３トランジスタ及び第４トランジスタのコ
レクタ又はドレインに、負荷インピーダンス回路を接続
して、第１の入力信号を上記の第３トランジスタ及び第
４トランジスタのベース又はゲートに入力するととも
に、第２の入力信号を上記の第１トランジスタ及び第２
トランジスタのベース又はゲートに入力して、上記の第
３トランジスタ及び第４トランジスタのコレクタ又はド
レインと該負荷インピーダンス回路との接続点から上記
の第１の入力信号及び第２の入力信号の積情報を有する
出力信号を出力するように構成されているので、基本的
に４つのトランジスタを使用するだけの簡素な構成で高
周波乗算回路を実現することができ、これを応用した周
波数変換器ひいては無線通信装置等の小型化，低価格
化，高性能化，低消費電力化に寄与しうるという利点が
ある。
算回路によれば、差動接続される第１トランジスタ及び
第２トランジスタと、差動接続される第３トランジスタ
及び第４トランジスタとをそなえ、上記の第１トランジ
スタ及び第２トランジスタのエミッタ又はソースに、定
電流源を接続し、上記の第１トランジスタ及び第２トラ
ンジスタのコレクタ又はドレインと、上記の第３トラン
ジスタ及び第４トランジスタのエミッタ又はソースとを
それぞれ接続するともに、上記の第１トランジスタ及び
第２トランジスタのコレクタ又はドレインと、上記の第
３トランジスタ及び第４トランジスタのエミッタ又はソ
ースとの２つの接続点間に、インピーダンス回路を接続
し、上記の第３トランジスタ及び第４トランジスタのコ
レクタ又はドレインに、負荷インピーダンス回路を接続
して、第１の入力信号を上記の第３トランジスタ及び第
４トランジスタのベース又はゲートに入力するととも
に、第２の入力信号を上記の第１トランジスタ及び第２
トランジスタのベース又はゲートに入力して、上記の第
３トランジスタ及び第４トランジスタのコレクタ又はド
レインと該負荷インピーダンス回路との接続点から上記
の第１の入力信号及び第２の入力信号の積情報を有する
出力信号を出力するように構成されているので、基本的
に４つのトランジスタを使用するだけの簡素な構成で高
周波乗算回路を実現することができ、これを応用した周
波数変換器ひいては無線通信装置等の小型化，低価格
化，高性能化，低消費電力化に寄与しうるという利点が
ある。
【００３３】また、上記インピーダンス回路が、該第１
の入力信号の周波数で低インピーダンスとなり、該第２
の入力信号の周波数で高インピーダンスとなるように構
成されているので、第１の入力信号に対して第３トラン
ジスタ及び第４トランジスタが差動回路となり、第２の
入力信号に対して第１トランジスタ及び第２トランジス
タが差動回路となって、第３トランジスタ及び第４トラ
ンジスタのコレクタ又はドレインと負荷インピーダンス
回路との接続点から、第１の入力信号及び第２の入力信
号の積情報を有する出力信号を確実に出力できる利点が
ある。
の入力信号の周波数で低インピーダンスとなり、該第２
の入力信号の周波数で高インピーダンスとなるように構
成されているので、第１の入力信号に対して第３トラン
ジスタ及び第４トランジスタが差動回路となり、第２の
入力信号に対して第１トランジスタ及び第２トランジス
タが差動回路となって、第３トランジスタ及び第４トラ
ンジスタのコレクタ又はドレインと負荷インピーダンス
回路との接続点から、第１の入力信号及び第２の入力信
号の積情報を有する出力信号を確実に出力できる利点が
ある。
【００３４】さらに、第１の入力信号より第２の入力信
号の周波数が小さい場合においては、インピーダンス回
路を静電容量として構成することもでき、このようにす
れば、ＩＣ化しやすいという利点がある。また、第１の
入力信号より第２の入力信号の周波数が大きい場合にお
いては、インピーダンス回路をインダクタとして構成す
ることもでき、このようにすれば、高周波乗算回路をプ
リント板上で実現する場合などに適している。
号の周波数が小さい場合においては、インピーダンス回
路を静電容量として構成することもでき、このようにす
れば、ＩＣ化しやすいという利点がある。また、第１の
入力信号より第２の入力信号の周波数が大きい場合にお
いては、インピーダンス回路をインダクタとして構成す
ることもでき、このようにすれば、高周波乗算回路をプ
リント板上で実現する場合などに適している。
【００３５】さらに、インピーダンス回路を第１の入力
信号の周波数で共振する直列共振回路で構成したり、第
２の入力信号の周波数で共振する並列共振回路で構成し
たりすることもでき、このようにすれば、受信機のダウ
ンコンバータのように２つの入力信号周波数が近いよう
な場合でも、確実に作動させることができる。また、イ
ンピーダンス回路を抵抗で構成することもてき、このよ
うにすれば、高周波乗算回路を低コストで実現できる利
点がある。
信号の周波数で共振する直列共振回路で構成したり、第
２の入力信号の周波数で共振する並列共振回路で構成し
たりすることもでき、このようにすれば、受信機のダウ
ンコンバータのように２つの入力信号周波数が近いよう
な場合でも、確実に作動させることができる。また、イ
ンピーダンス回路を抵抗で構成することもてき、このよ
うにすれば、高周波乗算回路を低コストで実現できる利
点がある。
【図１】本発明の原理説明図である。
【図２】本発明の第１実施例を示す電気回路図である。
【図３】本発明の第１実施例の第１変形例を示す電気回
路図である。
路図である。
【図４】本発明の第１実施例の第２変形例を示す電気回
路図である。
路図である。
【図５】本発明の第１実施例の第３変形例を示す電気回
路図である。
路図である。
【図６】本発明の第２実施例を示す電気回路図である。
【図７】本発明の第２実施例の第１変形例を示す電気回
路図である。
路図である。
【図８】本発明の第２実施例の第２変形例を示す電気回
路図である。
路図である。
【図９】本発明の第２実施例の第３変形例を示す電気回
路図である。
路図である。
【図１０】本発明の第３実施例を示す電気回路図であ
る。
る。
【図１１】本発明の第３実施例の第１変形例を示す電気
回路図である。
回路図である。
【図１２】従来例を示す電気回路図である。
１ 第１トランジスタ ２ 第２トランジスタ ３ 第３トランジスタ ４ 第４トランジスタ １１ 第１ＦＥＴ １２ 第２ＦＥＴ １３ 第３ＦＥＴ １４ 第４ＦＥＴ ２１ 直列共振回路 ２２，２３ 並列共振回路 Ｃ インピーダンス回路としてのコンデンサ（静電容
量） ＣIF，ＣLo，ＣRF コンデンサ Ｃｂ1 〜Ｃｂ4 ，Ｃｃ 結合コンデンサ ＣＣ 定電流源 ＬIF，ＬLo，ＬRF インダクタ Ｑ1 第１トランジスタ Ｑ2 第２トランジスタ Ｑ3 第３トランジスタ Ｑ4 第４トランジスタ Ｒｃ 負荷インピーダンス回路としての負荷抵抗 Ｒｅ 定電流源を構成する抵抗 Ｚ インピーダンス回路 Ｚｃ 負荷インピーダンス回路
量） ＣIF，ＣLo，ＣRF コンデンサ Ｃｂ1 〜Ｃｂ4 ，Ｃｃ 結合コンデンサ ＣＣ 定電流源 ＬIF，ＬLo，ＬRF インダクタ Ｑ1 第１トランジスタ Ｑ2 第２トランジスタ Ｑ3 第３トランジスタ Ｑ4 第４トランジスタ Ｒｃ 負荷インピーダンス回路としての負荷抵抗 Ｒｅ 定電流源を構成する抵抗 Ｚ インピーダンス回路 Ｚｃ 負荷インピーダンス回路
Claims (7)
- 【請求項１】 差動接続される第１トランジスタ（１）
及び第２トランジスタ（２）と、差動接続される第３ト
ランジスタ（３）及び第４トランジスタ（４）とをそな
え、 上記の第１トランジスタ（１）及び第２トランジスタ
（２）のエミッタ又はソースに、定電流源（ＣＣ）を接
続し、 上記の第１トランジスタ（１）及び第２トランジスタ
（２）のコレクタ又はドレインと、上記の第３トランジ
スタ（３）及び第４トランジスタ（４）のエミッタ又は
ソースとをそれぞれ接続するともに、 上記の第１トランジスタ（１）及び第２トランジスタ
（２）のコレクタ又はドレインと、上記の第３トランジ
スタ（３）及び第４トランジスタ（４）のエミッタ又は
ソースとの２つの接続点間に、インピーダンス回路
（Ｚ）を接続し、 上記の第３トランジスタ（３）及び第４トランジスタ
（４）のコレクタ又はドレインに、負荷インピーダンス
回路（Ｚｃ）を接続して、 第１の入力信号を上記の第３トランジスタ（３）又は第
４トランジスタ（４）のベース又はゲートに入力すると
ともに、 第２の入力信号を上記の第１トランジスタ（１）又は第
２トランジスタ（２）のベース又はゲートに入力して、 上記の第３トランジスタ（３）及び第４トランジスタ
（４）のコレクタ又はドレインと該負荷インピーダンス
回路（Ｚｃ）との接続点から上記の第１の入力信号及び
第２の入力信号の積情報を有する出力信号を出力するよ
うに構成されたことを特徴とする、高周波乗算回路。 - 【請求項２】 該インピーダンス回路（Ｚ）が、該第１
の入力信号の周波数で低インピーダンスとなり、該第２
の入力信号の周波数で高インピーダンスとなるように構
成されていることを特徴とする請求項１記載の高周波乗
算回路。 - 【請求項３】 該第１の入力信号より該第２の入力信号
の周波数が小さい場合において、該インピーダンス回路
（Ｚ）が静電容量であることを特徴とする請求項２記載
の高周波乗算回路。 - 【請求項４】 該第１の入力信号より該第２の入力信号
の周波数が大きい場合において、該インピーダンス回路
（Ｚ）がインダクタであることを特徴とする請求項２記
載の高周波乗算回路。 - 【請求項５】 該インピーダンス回路（Ｚ）が該第１の
入力信号の周波数で共振する直列共振回路であることを
特徴とする請求項２記載の高周波乗算回路。 - 【請求項６】 該インピーダンス回路（Ｚ）が該第２の
入力信号の周波数で共振する並列共振回路であることを
特徴とする請求項２記載の高周波乗算回路。 - 【請求項７】 該インピーダンス回路（Ｚ）が抵抗であ
ることを特徴とする請求項１記載の高周波乗算回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5276846A JPH07131253A (ja) | 1993-11-05 | 1993-11-05 | 高周波乗算回路 |
| US08/273,788 US5495194A (en) | 1993-11-05 | 1994-07-12 | High frequency multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5276846A JPH07131253A (ja) | 1993-11-05 | 1993-11-05 | 高周波乗算回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07131253A true JPH07131253A (ja) | 1995-05-19 |
Family
ID=17575227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5276846A Withdrawn JPH07131253A (ja) | 1993-11-05 | 1993-11-05 | 高周波乗算回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5495194A (ja) |
| JP (1) | JPH07131253A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477360B1 (en) | 1999-03-09 | 2002-11-05 | Kabushiki Kaisha Toshiba | Frequency converter |
| JP2009182860A (ja) * | 2008-01-31 | 2009-08-13 | Kyocera Corp | 乗算回路及び通信装置 |
| JP2016195334A (ja) * | 2015-03-31 | 2016-11-17 | 株式会社東芝 | 無線装置、折り返し試験装置、折り返し試験方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5826182A (en) * | 1995-01-25 | 1998-10-20 | Analog Devices, Inc. | Double balanced RF mixer with predetermined input impedance |
| US6023182A (en) * | 1997-12-31 | 2000-02-08 | Intel Corporation | High gain pulse generator circuit with clock gating |
| GB9811345D0 (en) * | 1998-05-27 | 1998-07-22 | Mitel Semiconductor Ltd | Mixer circuit arrangements |
| DE69903702T2 (de) * | 1998-08-26 | 2003-07-03 | Nippon Telegraph & Telephone | Abgestimmter komplementärer Mischer |
| US6094084A (en) * | 1998-09-04 | 2000-07-25 | Nortel Networks Corporation | Narrowband LC folded cascode structure |
| US6211708B1 (en) * | 1999-06-28 | 2001-04-03 | Ericsson, Inc. | Frequency doubling circuits, method, and systems including quadrature phase generators |
| JP3366314B2 (ja) * | 2000-02-29 | 2003-01-14 | 富士通カンタムデバイス株式会社 | マイクロ波周波数逓倍器 |
| US6388501B2 (en) * | 2000-04-17 | 2002-05-14 | Prominenet Communications Inc. | MOSFET mixer for low supply voltage |
| US6768391B1 (en) | 2000-06-22 | 2004-07-27 | Ericsson Inc. | Class-B biased gilbert cells and quadrature modulators |
| ATE484882T1 (de) * | 2002-01-17 | 2010-10-15 | Nxp Bv | Cmos-inverterschaltung |
| US6812763B1 (en) * | 2003-06-30 | 2004-11-02 | Marylabd Semiconductor, Inc. | Automatic wideband quadrature frequency generator |
| TWI473419B (zh) * | 2010-01-19 | 2015-02-11 | Ind Tech Res Inst | 倍頻器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5474618A (en) * | 1977-11-28 | 1979-06-14 | Toshiba Corp | Frequency conversion circuit |
| US4937516A (en) * | 1987-11-13 | 1990-06-26 | U.S. Philips Corporation | Balanced voltage-current converter and double-balanced mixer circuit comprising such a converter |
| JP2735237B2 (ja) * | 1988-09-07 | 1998-04-02 | 株式会社日立製作所 | 鉄道車両用制御装置 |
-
1993
- 1993-11-05 JP JP5276846A patent/JPH07131253A/ja not_active Withdrawn
-
1994
- 1994-07-12 US US08/273,788 patent/US5495194A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6477360B1 (en) | 1999-03-09 | 2002-11-05 | Kabushiki Kaisha Toshiba | Frequency converter |
| KR100371876B1 (ko) * | 1999-03-09 | 2003-02-11 | 가부시끼가이샤 도시바 | 주파수 변환회로 |
| JP2009182860A (ja) * | 2008-01-31 | 2009-08-13 | Kyocera Corp | 乗算回路及び通信装置 |
| JP2016195334A (ja) * | 2015-03-31 | 2016-11-17 | 株式会社東芝 | 無線装置、折り返し試験装置、折り返し試験方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5495194A (en) | 1996-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07131253A (ja) | 高周波乗算回路 | |
| JP4932572B2 (ja) | カップリングキャパシタを備える４位相電圧制御発振器 | |
| US6606489B2 (en) | Differential to single-ended converter with large output swing | |
| JP4625138B2 (ja) | 差動電流信号を単一終結信号に変換する回路 | |
| US8299838B2 (en) | Combined mixer and balun design | |
| JP2002141751A (ja) | 集積回路実装用出力段付きミキサ回路 | |
| EP1952532B1 (en) | A subharmonically pumped mixer | |
| JPS63309007A (ja) | ミクサ回路 | |
| JP2004166204A (ja) | 周波数変換器および無線送受信機 | |
| US7627303B2 (en) | Signal downconverter | |
| US6801585B1 (en) | Multi-phase mixer | |
| CN110120786A (zh) | 混频器及无线通信装置 | |
| WO2003030350A1 (fr) | Oscillateur, circuit d'emission et appareil de radio | |
| US8190117B2 (en) | Mixer circuit and radio communication device using the same | |
| JP2004040768A (ja) | 集中定数素子ハイブリッド | |
| JPH10242763A (ja) | 半導体集積回路 | |
| JP3560774B2 (ja) | 偶高調波ミクサ、直交ミクサ、イメージリジェクションミクサ、受信装置及び位相同期発振器 | |
| WO2001093416A1 (fr) | Circuit de detection de puissance et demodulateur comprenant ledit circuit | |
| US6335659B1 (en) | Demodulator circuits | |
| Steyaert et al. | RF CMOS design, some untold pitfalls | |
| JPH0810980Y2 (ja) | Ｆｓｋ受信機 | |
| JPH1117455A (ja) | 周波数変換器 | |
| JP2578769B2 (ja) | Ｆｍ復調回路 | |
| JP4245342B2 (ja) | ミクサ、受信装置及び送信装置 | |
| JP2003283253A (ja) | Ｉｑ変復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010130 |