CN110120786A - 混频器及无线通信装置 - Google Patents

混频器及无线通信装置 Download PDF

Info

Publication number
CN110120786A
CN110120786A CN201810118971.4A CN201810118971A CN110120786A CN 110120786 A CN110120786 A CN 110120786A CN 201810118971 A CN201810118971 A CN 201810118971A CN 110120786 A CN110120786 A CN 110120786A
Authority
CN
China
Prior art keywords
signal
circuit
frequency mixer
input
type switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810118971.4A
Other languages
English (en)
Other versions
CN110120786B (zh
Inventor
孙浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810118971.4A priority Critical patent/CN110120786B/zh
Publication of CN110120786A publication Critical patent/CN110120786A/zh
Application granted granted Critical
Publication of CN110120786B publication Critical patent/CN110120786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种混频器及无线通信装置，所述混频器中将电源与混频核心电路之间用电源隔离电路隔离，使混频核心电路和输入级处理电路的偏置相互独立，可以使混频核心电路偏置在较小的电流下，避免消耗较大的电流，故而在性能相当的条件下，更利于在低电压下工作，满足低功耗设计要求同时具有较好的线性度和增益性能。本发明的无线通信装置，由于采用了本发明的混频器，因此具有更低的功耗和更高的性能。

Description

混频器及无线通信装置
技术领域
本发明涉及通信技术领域，尤其涉及一种混频器及无线通信装置。
背景技术
近年来，随着5G和物联网(IoT)等无线通讯技术的崛起，射频集成电路的不断发展，一些手持式无线通信设备被引入到公众平台，无线通信产业发生了爆炸性增长，且手持无线通信设备的迅速普及对无线通信收发器的低功耗设计提出了越来越高的要求。混频器(Mixer)作为无线通信收发器中的重要模块之一，其中的混频核心电路一种非线性电路，依靠电路本身的非线性来完成频率转换功能，在接收机中，混频器将射频信号转换为中低频信号，以实现信号处理与信息提取，而在发射机中，混频器将要发射的基带信号转换成射频信号，可见，混频器作为射频信号和中低频信号的链接，需要具有较高的线性度性能、增益性能和较低的功耗。
发明内容
本发明的目的在于提供一种混频器及无线通信设备，能够满足低功耗设计要求的同时具有较好的线性度和较高的增益性能。
为了实现上述目的，本发明提供一种混频器，包括输入级处理电路、电源隔离电路和混频核心电路，其中，所述电源隔离电路连接一电源并连接所述输入级处理电路和所述混频核心电路的连接节点，用于将所述电源和所述混频核心电路隔离；所述输入级处理电路分别连接所述电源、电源隔离电路和混频核心电路，用于接收外来的输入信号，并在所述电源和所述电源隔离电路的共同作用下将所述输入信号转换偏置信号，以提供给所述混频核心电路；所述混频核心电路用于接收外来的两种时钟信号，将所述偏置信号与所述两种时钟信号进行混频输出。
可选的，所述输入信号包括极性相反的正输入差分信号和负输入差分信号；所述输入级处理电路包括第一至第四N型开关管、第一电感以及第一至第二可变电容器，每个所述的N型开关管具有第一端、第二端和控制端，所述第一电感具有第一端、第二端以及位于所述第一端、第二端之间的第三端，第一N型开关管的第一端分别连接第一可变电容器的一端和所述第一电感的第一端，所述第一N型开关管的第二端连接第三N型开关管的第一端，所述第一N型开关管的控制端连接所述第一可变电容器的另一端以及接入所述负输入差分信号；第二N型开关管的第一端分别连接第二可变电容器的一端和所述第一电感的第二端，所述第二N型开关管的第二端连接第四N型开关管的第一端，所述第二N型开关管的控制端连接所述第二可变电容器的另一端以及接入所述正输入差分信号，所述第一电感的第三端接地，所述第三N型开关管的控制端和所述第四N型开关管的控制端均连接所述电源，所述第三N型开关管的第二端和所述第四N型开关管的第二端分别为所述输入级处理电路的两个偏置信号输出端，分别连接所述电源隔离电路和所述混频核心电路。
可选的，所述N型开关管为NMOS晶体管或者NPN三极管，当所述N型开关管为NMOS晶体管时，NMOS晶体管的栅极为所述N型开关管的控制端，NMOS晶体管的源极为所述N型开关管的第一端，NMOS晶体管的漏极为所述N型开关管的第二端；当所述N型开关管为NPN三极管时，NPN三极管的基极为所述N型开关管的控制端，NPN三极管的发射极为所述N型开关管的第一端，NPN三极管的集电极为所述N型开关管的第二端。
可选的，所述输入级处理电路具有用于输出所述偏置信号的两个偏置信号输出端；所述电源隔离电路包括并联的第二电感和第一固定电容器，所述第二电感具有第一端、第二端以及位于所述第一端、第二端之间的第三端，所述第二电感的第三端连接所述电源，所述第二电感的第一端和第二端分别和第一固定电容器的两端连接，组成LC谐振回路，所述第二电感的第一端和第二端还分别连接到所述输入级处理电路的两个偏置信号输出端。
可选的，所述输入级处理电路具有用于输出所述偏置信号的两个偏置信号输出端，所述两种时钟信号包括极性相反的第一时钟信号和第二时钟信号；所述混频核心电路包括第一至第四P型开关管，每个P型开关管包括第一端、第二端和控制端，其中，第一P型开关管的第一端和第二P型开关管的第一端均连接到所述输入级处理电路的一个偏置信号输出端，第三P型开关管的第一端和第四P型开关管的第一端均连接到所述输入级处理电路的另一个偏置信号输出端，所述第一至第四P型开关管的第二端分别作为所述混频核心电路的四个信号输出端，所述第一P型开关管的控制端和第四P型开关管的控制端均接入所述第一时钟信号，所述第二P型开关管的控制端和第三P型开关管的控制端均接入所述第二时钟信号。
可选的，所述第一时钟信号和第二时钟信号为差分信号，极性相反，振幅相同，所述第一时钟信号和第二时钟信号均在所述电源电压和所述电源电压的一半之间振动。
可选的，所述P型开关管为PMOS晶体管或者PNP三极管，当所述P型开关管为PMOS晶体管时，PMOS晶体管的栅极为所述P型开关管的控制端，PMOS晶体管的源极为所述P型开关管的第一端，PMOS晶体管的漏极为所述P型开关管的第二端；当所述P型开关管为PNP三极管时，PNP三极管的基极为所述P型开关管的控制端，PNP三极管的发射极为所述P型开关管的第一端，PNP三极管的集电极为所述P型开关管的第二端。
可选的，所述混频器还包括与所述混频核心电路连接的输出级放大电路，用于对所述混频核心电路混频输出的信号进行放大处理。
可选的，所述输出级放大电路包括第二至第三固定电容器、第一至第二电阻以及跨阻放大器，其中，所述第二固定电容器和所述第一电阻并联在所述跨阻放大器的正向输入端和负向输出端之间，所述跨阻放大器的正向输入端还连接所述混频核心电路的第一信号输出端和第三信号输出端，所述第三固定电容器和所述第二电阻并联在所述跨阻放大器的负向输入端和正向输出端之间，所述跨阻放大器的负向输入端还连接所述混频核心电路的第二信号输出端和第四信号输出端。
可选的，所述输出级放大电路还包括第一电流源和第二电流源，所述第一电流源的一端同时连接所述混频核心电路的第一信号输出端和所述跨阻放大器的正向输入端，所述第一电流源的另一端接地；所述第二电流源的一端同时连接所述混频核心电路的第四信号输出端和所述跨阻放大器的负向输入端，所述第二电流源的另一端接地。
可选的，当所述输入信号为射频信号时，所述混频器输出的信号为中低频信号，当所述输入信号为中低频信号时，所述混频器输出的信号为射频信号。
本发明还提供一种无线通信装置，包括上述之一的混频器。
可选的，所述无线通信装置为信号接收机和/或信号发射机，所述混频器设置在所述信号接收机和/或信号发射机中，当所述混频器设置在所述信号接收机时，所述输入信号为射频信号，所述混频器输出的信号为中低频信号；当所述混频器设置在所述信号发射机时，当所述输入信号为中低频信号时，所述混频器输出的信号为射频信号。
可选的，当所述混频器设置在所述信号接收机时，所述信号接收机还包括向所述混频器输入射频差分信号的前端电路以及处理所述混频器输出的中低频差分信号的后端电路，所述前端电路包括相连接的平衡不平衡转换器和低噪声放大器，所述后端电路包括依次连接的复数滤波器、可变增益放大器、模数转换器以及数字基带电路，所述平衡不平衡转换器用于将接收的射频信号由单端信号转换为射频差分信号，所述低噪声放大器用于对所述射频差分信号进行去噪和放大并输送给所述混频器，所述复数滤波器用于对所述混频器输出的中低频差分信号进行滤波去噪声，所述可变增益放大器用于对所述复数滤波器输出的信号进行放大，所述模数转换器用于将所述可变增益放大器输出的信号由模拟信号转为数字信号，所述数字基带电路用于对所述数字信号进行解调。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的混频器中，将电源与混频核心电路之间用电源隔离电路隔离，混频核心电路和输入级处理电路的偏置是独立的，可以使混频核心电路偏置在较小的电流下，避免消耗较大的电流，故而在性能相当的条件下，更利于在低电压下工作，满足低功耗设计要求同时具有较好的线性度和增益性能。
2、本发明的混频器中，混频核心电路中的开关管用PMOS等P型开关管实现，能够实现前后级直接耦合，控制时钟信号在电源电压(VDD)和电源电压的一半(VDD/2)间跳变，同时P型开关管的第二端偏置在电源电压的一半，使P型开关管在打开时，处在饱和区，可以实现与吉尔伯特(Gilbert)混频器中的混频核心电路保持一致。
3、本发明的混频器中，还通过包括跨阻放大器(TIA)和较高内阻的电流源的输出级放大电路，提高整个前端的转换增益，抑制混频核心电路输出信号中的噪声。
4、本发明的无线通信装置，采用了本发明的混频器，能够实现更低的功耗、更好的线性度和更高的增益性能。
附图说明
图1A是一种无源混频器的等效电路结构示意图；
图1B是一种吉尔伯特混频器的等效电路结构示意图；
图2是本发明具体实施例的混频器的电路结构示意图；
图3是本发明具体实施例的混频器的四分之一部分的等效电路图；
图4是图3所示的等效电路与图1A所示的等效电路的性能测试结果；
图5是本发明具体实施例的无线通信装置的结构示意图；
图6是本发明的混频器应用于蓝牙接收机的测试效果图。
具体实施方式
低功耗蓝牙(BLE)技术作为无线设备的重要功能之一，由于其结构简单、成本低，通信可靠性高，已越来越受移动设备开发商的青睐，这促进了射频集成电路(RFIC)产业的发展。BLE的接收机部分一般采用低中频架构，天线接收的射频信号经过巴伦(平衡不平衡转换器，Balun)，由单端信号转换为差分信号，再依次经过低噪声放大器(LNA)、混频器(Mixer)、复数滤波器(Complex Filter)、可变增益放大器(VGA)、模数转换器(ADC)的依次处理，最后由数字基带部分完成对信号的解调。其中，混频器相当于一个乘法器，将输入的射频信号和本振信号混频，输出中频信号(即射频信号和本振信号的乘积)。混频器电路结构主要分为有源混频器及无源混频器两大类，而有源混频器大部分结构都是基于Gilbert(吉尔伯特)单元进行的电路结构扩展来实现的。一种无源混频器的等效电路结构如图1A所示，在图1A所示的无源混频器的等效电路中，输入信号(即电压信号)Vin输入到一个N型MOS晶体管的源极，时钟信号(即本振单端信号)VLO输入到所述N型MOS晶体管的栅极，输入信号Vin和本振信号VLO混频得到输出信号Vout，从所述N型MOS晶体管的漏极输出，所述N型MOS晶体管的漏极还连接有负载电阻RL。一种Gilbert混频器的等效电路结构如图1B所示，在图1B所示的Gilbert混频器的等效电路中，输入信号Vin输入到一个N型MOS晶体管T1的栅极，时钟信号VLO、(即本振差分信号)分别输入到两个N型MOS晶体管T2、T3的栅极，T1的源极接地，T1的漏极分别连接T2、T3的源极，T2、T3的漏极分别连接一个负载电阻RL的一端，两个负载电阻RL的另一端连接至电源VDD，T1作为输入级处理电路用于对输入信号Vin进行放大，T2、T3以及两个负载电阻RL组成混频核心电路，用于对输入信号Vin和时钟信号VLO、进行混频，并从T2、T3的漏极输出混频后的信号Vout。目前，为了提高图1A所示的无源混频器和图1B所示的Gilbert混频器的转换增益和线性度，通常会尽可能的增大负载电阻RL的阻值，这会造成混频器的功耗增大，无法满足低功耗通信设备的需求。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提供一种混频器，包括输入级处理电路10、电源隔离电路11、混频核心电路12和输出级放大电路13。其中，所述电源隔离电路11分别连接一电源VDD以及所述输入级处理电路10和所述混频核心电路12的连接节点，用于实现所述电源VDD和所述混频核心电路12的隔离；所述输入级处理电路10分别连接所述电源VDD、电源隔离电路11和混频核心电路12，用于接收外来的输入信号，并在所述电源VDD电压和所述电源隔离电路11的共同作用下将所述输入信号转换偏置信号，以提供给所述混频核心电路12；所述混频核心电路12与所述电源隔离电路11和输入级处理电路10连接，用于接收外来的两种时钟信号，将所述偏置信号与所述两种时钟信号进行混频输出；所述输出级放大电路13与所述混频核心电路12连接，用于对所述混频核心电路12混频输出的信号进行放大处理。
本实施例中，所述输入信号包括极性相反的正输入差分信号Vin+和负输入差分信号Vin-；所述输入级处理电路10可以是跨导级放大电路，能够增大跨导值，接入输入的电压信号，并通过电流复用将接入的电压信号转化为偏置信号(可以为电流信号，也可以为电压信号)，提供给混频核心电路12。所述输入级处理电路10具体包括第一至第四N型开关管NM1～NM4、第一电感Ls以及第一至第二可变电容器(电容值可变)Cvar1～Cvar2，每个所述的N型开关管具有第一端、第二端和控制端，所述第一电感Ls具有第一端、第二端以及位于所述第一端、第二端之间的第三端的三端电感，第一N型开关管NM1和第三N型开关管NM3串联在地和电源隔离电路11之间，第二N型开关管NM2和第四N型开关管NM4串联在地和电源隔离电路11之间，第一N型开关管NM1和第二N型开关管NM2为差分连接的开关管对，第三N型开关管NM3和第四N型开关管NM4为共栅的开关对。所述输入级处理电路10的具体电路连接如下：第一N型开关管NM1的第一端分别连接第一可变电容器Cvar1的一端和所述第一电感Ls的第一端，所述第一N型开关管NM1的第二端连接第三N型开关管NM3的第一端，所述第一N型开关管NM1的控制端连接所述第一可变电容器Cvar1的另一端以及接入所述负输入差分信号Vin-；第二N型开关管NM2的第一端分别连接第二可变电容器Cvar2的一端和所述第一电感Ls的第二端，所述第二N型开关管NM2的第二端连接第四N型开关管NM4的第一端，所述第二N型开关管NM2的控制端连接所述第二可变电容器Cvar2的另一端以及接入所述正输入差分信号，所述第一电感Ls的第三端接地，所述第三N型开关管NM3的控制端和所述第四N型开关管NM4的控制端均连接所述电源，所述第三N型开关管NM3的第二端和所述第四N型开关管NM4的第二端分别为所述输入级处理电路10的两个偏置信号输出端(即所述输入级处理电路10与所述混频核心电路12的连接节点)，分别连接到所述电源隔离电路11和所述混频核心电路12的相应位置，两个偏置信号输出端向混频核心电路12输出偏置信号，所述偏置信号为极性相反的两个差分信号，图2中表示为正偏置差分信号Vout+’和负偏置差分信号Vout-’。
上述的输入级处理电路10相当于一种将输入的差分电压信号Vin+和Vin-转换为输出电流的放大器，电源VDD提供输入级处理电路10所需的控制电压，用以控制输入级处理电路10的跨导。可选的，所述输入级处理电路10中的各个N型开关管可以为NMOS晶体管或者NPN三极管，当所述N型开关管为NMOS晶体管时，NMOS晶体管的栅极为所述N型开关管的控制端，NMOS晶体管的源极为所述N型开关管的第一端，NMOS晶体管的漏极为所述N型开关管的第二端；当所述N型开关管为NPN三极管时，NPN三极管的基极为所述N型开关管的控制端，NPN三极管的发射极为所述N型开关管的第一端，NPN三极管的集电极为所述N型开关管的第二端。例如当第一至第四N型开关管NM1～NM4均为NMOS晶体管时，第一N型开关管NM1的栅极接入所述负输入差分信号Vin-，第二N型开关管NM2的栅极接入所述正输入差分信号Vin+，第三N型开关管NM3和第四N型开关管NM4为共栅晶体管对，第三N型开关管NM3的源极连接第一N型开关管NM1的漏极，第四N型开关管NM4的源极连接第二N型开关管NM2的漏极。
所述电源隔离电路11为LC谐振回路(LC tank)，包括并联的第二电感L和第一固定电容器C1，所述第二电感L具有第一端、第二端以及位于所述第一端、第二端之间的第三端，所述第二电感L的第三端连接所述电源VDD，所述第二电感L的第一端和第一固定电容器C1的一端以及所述输入级处理电路10中用于输出正偏置差分信号Vout+’的偏置信号输出端连接，所述第二电感L的第二端和第一固定电容器C1的另一端以及所述输入级处理电路中用于输出负偏置差分信号Vout-’的偏置信号输出端连接。即LC谐振回路的两端分别连接在所述输入级处理电路10和所述混频核心电路12的连接节点上。
两种时钟信号为极性相反的第一时钟信号VLO、和第二时钟信号第一时钟信号VLO和第二时钟信号可以是根据一本振信号(可以为单端信号，也可以是差分信号)产生的差分信号，两者极性相反，振幅相同，第一时钟信号VLO和第二时钟信号与所述本振信号的振动范围不同，所述本振信号通常在电源VDD电压和地(0V)之间振动，而第一时钟信号VLO和第二时钟信号在所述电源VDD电压和所述电源电压的一半VDD/2之间振动。
所述混频核心电路12是主要由MOS管或三极管组成的开关级电路，能够接入与本振信号有关的时钟信号，将输入级处理电路10输出的偏置信号与本振信号进行调制混频，输出混频后信号(可以是电流信号，也可以是电压信号)。所述混频核心电路12可以包括第一至第四P型开关管PM1～PM4，每个P型开关管包括第一端、第二端和控制端，第一P型开关管PM1和第二P型开关管PM2为差分连接的共第一端的开关管对，第三P型开关管PM3和第四P型开关管PM4为差分连接的共第一端的开关管对，第二P型开关管PM2和第三P型开关管PM3为差分连接的共控制端连接的开关管对。所述混频核心电路12的具体电路连接如下：第一P型开关管PM1的第一端和第二P型开关管PM2的第一端均连接到所述输入级处理电路10的用于输出正偏置差分信号Vout+’的偏置信号输出端，第三P型开关管PM3的第一端和第四P型开关管PM4的第一端均连接到所述输入级处理电路10的用于输出负偏置差分信号Vout-’的偏置信号输出端，所述第一至第四P型开关管PM1～PM4的第二端分别作为所述混频核心电路的第一至第四信号输出端1～4，第一信号输出端1和第二信号输出端2的输出可以不同，但两个输出均是基于正偏置差分信号Vout+’产生的，第三信号输出端3和第四信号输出端4的输出也可以不同，这两个输出是基于负偏置差分信号Vout-’产生的。所述第一P型开关管PM1的控制端和第四P型开关管PM4的控制端均接入所述第一时钟信号VLO，所述第二P型开关管PM2的控制端和第三P型开关管PM3的控制端均接入所述第二时钟信号可选的，所述混频核心电路12中的各个所述P型开关管可以为PMOS晶体管或者PNP三极管，当所述P型开关管为PMOS晶体管时，PMOS晶体管的栅极为所述P型开关管的控制端，PMOS晶体管的源极为所述P型开关管的第一端，PMOS晶体管的漏极为所述P型开关管的第二端；当所述P型开关管为PNP三极管时，PNP三极管的基极为所述P型开关管的控制端，PNP三极管的发射极为所述P型开关管的第一端，PNP三极管的集电极为所述P型开关管的第二端。例如，当第一至第四P型开关管PM1～PM4均为PMOS晶体管时，第一P型开关管PM1和第二P型开关管PM2为差分连接的共源晶体管对，第三P型开关管PM3和第四P型开关管PM4为差分连接的共源晶体管对，第二P型开关管PM2和第三P型开关管PM3为差分连接的共栅晶体管对。
所述输出级放大电路13可以是跨阻级放大电路，能够降低输入阻抗、增大等效跨导值和增益，将述混频核心电路12输出的混频后信号(电流信号/电压信号)转换成需要的信号(电压信号/电流信号)输出，所述输出级放大电路13包括第二至第三固定电容器C2～C3、第一至第二电阻R1～R2、跨阻放大器TIA以及第一电流源A1和第二电流源A2。其中，所述第二固定电容器C2和所述第一电阻R1并联在所述跨阻放大器TIA的正向输入端(+)和负向输出端(-)之间，用于将所述跨阻放大器TIA的负向输出端(-)的输出反馈至所述跨阻放大器TIA的正向输入端(+)，所述跨阻放大器TIA的正向输入端(+)还连接所述混频核心电路12的第一信号输出端1和第三信号输出端3，所述第三固定电容器C3和所述第二电阻R2并联在所述跨阻放大器TIA的负向输入端(-)和正向输出端(+)之间，用于将所述跨阻放大器TIA的正向输出端(+)的输出反馈至所述跨阻放大器TIA的负向输入端(-)，所述跨阻放大器的负向输入端(-)还连接所述混频核心电路12的第二信号输出端2和第四信号输出端4；所述第一电流源A1的一端同时连接所述混频核心电路12的第一信号输出端1、所述跨阻放大器TIA的正向输入端(+)、第二固定电容器C2连接所述跨阻放大器TIA的正向输入端(+)的一端以及所述第一电阻R1连接所述跨阻放大器TIA的正向输入端(+)的一端，所述第一电流源A1的另一端接地；所述第二电流源A2的一端同时连接所述混频核心电路12的第四信号输出端4、所述跨阻放大器TIA的负向输入端(-)、第三固定电容器C3连接所述跨阻放大器TIA的负向输入端(-)的一端以及所述第二电阻R2连接所述跨阻放大器TIA的负向输入端(-)的一端，所述第二电流源A2的另一端接地。跨阻放大器TIA的负向输出端(-)作为一个信号输出端，输出负输出差分信号Vout-，跨阻放大器TIA的正向输出端(+)作为另一个信号输出端，输出负输出差分信号Vout+。
请参考图3，当输入级处理电路10中的N型开关管均为NMOS晶体管，混频核心电路12中的P型开关管均为PMOS晶体管时，图2所示的混频器的四分之一部分(即本发明的混频器的混频核)的等效电路包括NMOS晶体管T0、PMOS晶体管PM0、第一电感L、第一固定电容器C以及负载电阻RL，NMOS晶体管T0的栅极接入输入信号Vin，源极接地，漏极连接第一电感L的一端、第一固定电容器C的一端以及PMOS晶体管PM0的源极，PMOS晶体管PM0的漏极通过负载电阻RL接地，PMOS晶体管PM0的栅极接入时钟信号VLO，第一电感L和第一固定电容器C的另一端连接电源VDD，NMOS晶体管T0作为输入级处理电路，用于对输入信号Vin进行放大，PMOS晶体管PM0作为混频核心电路，用于对输入信号Vin和时钟信号VLO进行混频，第一电感L和第一固定电容器C组成LC Tank，用于电路隔离。该等效电路在结构上和图1A所示的无源混频器很相似，设计非常简单，利于实现，其电路结构实际上相当于将图1B所示的Gilbert混频器的混频核心电路折叠了过来，A点与电源VDD间用LC Tank隔离，其混频原理上与图1B所示的Gilbert混频器相同，是一种有源混频器，由于折叠后，混频核心电路12和输入级处理电路10的偏置是独立的，所以可以使混频核心电路12可以偏置在较小的电流下，能够避免消耗较大的电流。且混频核心电路12通过PMOS晶体管PM0实现，时钟信号VLO在VDD和VDD/2间跳变，同时B点偏置在VDD/2，PMOS晶体管PM0在打开时，处在饱和区，能够与图1B所示的Gilbert混频器中的混频核心电路12保持一致，故而在性能相当的条件下，更利于在低电压下工作，满足低功耗设计要求同时具有较好的线性度和增益性能。
此外，当混频核心电路12中的P型开关管均为PMOS晶体管时，本实施例的混频器工作时，时钟信号VLO能够在VDD和VDD/2间跳变，混频核心电路12中的P型开关管在导通时可以工作在饱和区，对于输入信号为射频信号来说，关级混频电路12的四个P型开关管相当于一个共栅结构的放大器，不仅仅起到了开关的作用，还起到了信号放大的作用，这样会使得由输出级放大电路13中的跨阻放大器TIA(即一种运算放大器)的输入端向前一级看过去时的输出电阻增大了，也就意味着，如果将前一级电路用诺顿定理等效为一个电流源，其内阻增大了，而理想的跨阻放大器TIA闭环反馈时的输入阻抗为零，但通常由于运算放大器带宽的限制，跨阻放大器TIA的输入阻抗并不可能是零，这样，跨阻放大器TIA被较高内阻的第一电流源A1和第二电流源A2的驱动，不仅可以提高整个前端的转换增益，而且可以较好的抑制TIA跨阻放大器产生的噪声。
为了更直观的表明图2所示的本发明的混频器的效果，我们将图3中的等效电路结构和图1A所示的无源混频器的等效电路结构做了简单的对比仿真，如图4所示。其中，控制时钟信号VLO在VDD和VDD/2间跳变，频率为2.4GHz，射频输入信号Vin的频率从2.401GHz～2.403GHz，即输出的中频信号为1～3MHz，可以看到转换增益有较大差异，除去共同的2/π的频域卷积的系数外，转换增益还与图3所示的混频核心电路打开时的电路本身增益有关，而当图3中的B点偏置在VDD/2时，图2中混频核心电路12的四个PMOS晶体管构成是共源共栅放大器，负载电阻RL增大了PM0管的本征增益倍，所以本发明的混频器有较高增益，这就是本发明的混频器和图1A所示的无源混频器之间的转换增益差异的来源。
在本发明的其他实施例中，所述混频器可以为有源正交混频器，此时，所述混频器包括两路结构相同、相位差90度的混频电路，每路混频电路包括上述的输入级处理电路10、电源隔离电路11、混频核心电路12和输出级放大电路13。
由上所述，本发明的混频器，将电源与混频核心电路之间用电源隔离电路隔离，混频核心电路和输入级处理电路的偏置实现独立，可以使混频核心电路偏置在较小的电流下，避免消耗较大的电流，故而在性能相当的条件下，更利于在低电压下工作，满足低功耗设计要求同时具有较好的线性度和增益性能；进一步地，本发明的混频器，其混频核心电路中的开关管用PMOS等P型开关管实现，能够实现输入级处理电路和混频核心电路的前后级电路直接耦合，控制时钟信号在电源电压(VDD)和电源电压的一半(VDD/2)间跳变，同时P型开关管的第二端偏置在电源电压的一半，可以使P型开关管在打开时，处在饱和区，可以实现与吉尔伯特(Gilbert)混频器中的混频核心电路保持一致；此外，本发明的混频器还通过包括跨阻放大器(TIA)和较高内阻的电流源的输出级放大电路，可以提高整个前端的转换增益，抑制混频核心电路输出信号中的噪声。本发明的混频器可以应用于信号发射机，也可以应用于信号接收机，当混频器应用于信号发射机时，所述输入信号为中低频信号，所述混频器将输入的中低频信号转换为射频信号输出；当混频器应用于信号接收机时，所述输入信号为射频信号，所述混频器将输入的射频信号转换为中低频信号输出。
本发明还提供一种无线通信装置，包括上述之一的混频器。所述无线通信装置可以为信号接收机、信号发射机或者包括信号接收机和信号发射机的无线通信系统，所述混频器设置在所述信号接收机和/或信号发射机中，当所述混频器设置在所述信号接收机时，所述输入信号为射频信号，所述混频器输出的信号为中低频信号；当所述混频器设置在所述信号发射机时，当所述输入信号为中低频信号时，所述混频器输出的信号为射频信号。
请参考图5，当所述混频器设置在所述信号接收机时，所述信号接收机还包括向所述混频器输入射频差分信号的前端电路1以及处理所述混频器输出的中低频差分信号的后端电路2，所述前端电路1包括相连接的平衡不平衡转换器(LNA)101和低噪声放大器102，所述后端电路包括依次连接的复数滤波器201、可变增益放大器202、模数转换器203以及数字基带电路204，所述平衡不平衡转换器101用于将接收的射频信号由单端信号转换为射频差分信号，所述低噪声放大器102用于对所述射频差分信号进行去噪和放大并输送给所述混频器，所述复数滤波器201用于对所述混频器输出的中低频差分信号进行滤波去噪声，所述可变增益放大器202用于对所述复数滤波器201输出的信号进行放大，所述模数转换器203用于将所述可变增益放大器202输出的信号由模拟信号转为数字信号，所述数字基带电路204用于对所述数字信号进行解调。
请参考图6，本实施例的混频器设置在蓝牙信号接收机时，电源VDD的电压可以设置为1.2V，对前端电路1至混频器这段电路的性能进行仿真测试后获得的时域波形如图6所示，可以看到1MHz的中频信号幅值大约为12mV，射频输入信号的幅值约为0.6mV，简单估算得到：其转换增益为26dB左右，电流为0.27mA，IIP3(输入三阶截获点)为7.6dBm，OIP3(输出三阶截获点)为10.4dBm，性能较好。
本发明的无线通信装置可以为手持式设备或穿戴式设备(例如头戴式设备、腕戴式设备或眼镜)等便携式无线通信设备，可以是蓝牙通信设备。
综上所述，本发明的无线通信装置，由于采用了本发明的混频器，因此能够实现更低的功耗和更高的增益性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种混频器，其特征在于，包括输入级处理电路、电源隔离电路和混频核心电路，其中，所述电源隔离电路连接一电源并连接所述输入级处理电路和所述混频核心电路的连接节点，用于将所述电源和所述混频核心电路隔离；所述输入级处理电路分别连接所述电源、电源隔离电路和混频核心电路，用于接收外来的输入信号，并在所述电源和所述电源隔离电路的共同作用下将所述输入信号转换偏置信号，以提供给所述混频核心电路；所述混频核心电路用于接收外来的两种时钟信号，将所述偏置信号与所述两种时钟信号进行混频输出。
2.如权利要求1所述的混频器，其特征在于，所述输入信号包括极性相反的正输入差分信号和负输入差分信号；所述输入级处理电路包括第一至第四N型开关管、第一电感以及第一至第二可变电容器，每个所述的N型开关管具有第一端、第二端和控制端，所述第一电感具有第一端、第二端以及位于所述第一端、第二端之间的第三端，第一N型开关管的第一端分别连接第一可变电容器的一端和所述第一电感的第一端，所述第一N型开关管的第二端连接第三N型开关管的第一端，所述第一N型开关管的控制端连接所述第一可变电容器的另一端以及接入所述负输入差分信号；第二N型开关管的第一端分别连接第二可变电容器的一端和所述第一电感的第二端，所述第二N型开关管的第二端连接第四N型开关管的第一端，所述第二N型开关管的控制端连接所述第二可变电容器的另一端以及接入所述正输入差分信号，所述第一电感的第三端接地，所述第三N型开关管的控制端和所述第四N型开关管的控制端均连接所述电源，所述第三N型开关管的第二端和所述第四N型开关管的第二端分别为所述输入级处理电路的两个偏置信号输出端，分别连接所述电源隔离电路和所述混频核心电路。
3.如权利要求2所述的混频器，其特征在于，所述N型开关管为NMOS晶体管或者NPN三极管，当所述N型开关管为NMOS晶体管时，NMOS晶体管的栅极为所述N型开关管的控制端，NMOS晶体管的源极为所述N型开关管的第一端，NMOS晶体管的漏极为所述N型开关管的第二端；当所述N型开关管为NPN三极管时，NPN三极管的基极为所述N型开关管的控制端，NPN三极管的发射极为所述N型开关管的第一端，NPN三极管的集电极为所述N型开关管的第二端。
4.如权利要求1所述的混频器，其特征在于，所述输入级处理电路具有用于输出所述偏置信号的两个偏置信号输出端；所述电源隔离电路包括并联的第二电感和第一固定电容器，所述第二电感具有第一端、第二端以及位于所述第一端、第二端之间的第三端，所述第二电感的第三端连接所述电源，所述第二电感的第一端和第二端分别和第一固定电容器的两端连接，组成LC谐振回路，所述第二电感的第一端和第二端还分别连接到所述输入级处理电路的两个偏置信号输出端。
5.如权利要求1所述的混频器，其特征在于，所述输入级处理电路具有用于输出所述偏置信号的两个偏置信号输出端，所述两种时钟信号包括极性相反的第一时钟信号和第二时钟信号；所述混频核心电路包括第一至第四P型开关管，每个P型开关管包括第一端、第二端和控制端，其中，第一P型开关管的第一端和第二P型开关管的第一端均连接到所述输入级处理电路的一个偏置信号输出端，第三P型开关管的第一端和第四P型开关管的第一端均连接到所述输入级处理电路的另一个偏置信号输出端，所述第一至第四P型开关管的第二端分别作为所述混频核心电路的四个信号输出端，所述第一P型开关管的控制端和第四P型开关管的控制端均接入所述第一时钟信号，所述第二P型开关管的控制端和第三P型开关管的控制端均接入所述第二时钟信号。
6.如权利要求5所述的混频器，其特征在于，所述第一时钟信号和第二时钟信号为差分信号，极性相反，振幅相同，所述第一时钟信号和第二时钟信号均在所述电源电压和所述电源电压的一半之间振动。
7.如权利要求5所述的混频器，其特征在于，所述P型开关管为PMOS晶体管或者PNP三极管，当所述P型开关管为PMOS晶体管时，PMOS晶体管的栅极为所述P型开关管的控制端，PMOS晶体管的源极为所述P型开关管的第一端，PMOS晶体管的漏极为所述P型开关管的第二端；当所述P型开关管为PNP三极管时，PNP三极管的基极为所述P型开关管的控制端，PNP三极管的发射极为所述P型开关管的第一端，PNP三极管的集电极为所述P型开关管的第二端。
8.如权利要求1至7中任一项所述的混频器，其特征在于，所述混频器还包括与所述混频核心电路连接的输出级放大电路，用于对所述混频核心电路混频输出的信号进行放大处理。
9.如权利要求8所述的混频器，其特征在于，所述输出级放大电路包括第二至第三固定电容器、第一至第二电阻以及跨阻放大器，其中，所述第二固定电容器和所述第一电阻并联在所述跨阻放大器的正向输入端和负向输出端之间，所述跨阻放大器的正向输入端还连接所述混频核心电路的第一信号输出端和第三信号输出端，所述第三固定电容器和所述第二电阻并联在所述跨阻放大器的负向输入端和正向输出端之间，所述跨阻放大器的负向输入端还连接所述混频核心电路的第二信号输出端和第四信号输出端。
10.如权利要求9所述的混频器，其特征在于，所述输出级放大电路还包括第一电流源和第二电流源，所述第一电流源的一端同时连接所述混频核心电路的第一信号输出端和所述跨阻放大器的正向输入端，所述第一电流源的另一端接地；所述第二电流源的一端同时连接所述混频核心电路的第四信号输出端和所述跨阻放大器的负向输入端，所述第二电流源的另一端接地。
11.如权利要求8所述的混频器，其特征在于，当所述输入信号为射频信号时，所述混频器输出的信号为中低频信号，当所述输入信号为中低频信号时，所述混频器输出的信号为射频信号。
12.一种无线通信装置，其特征在于，包括权利要求1至11中任一项所述的混频器。
13.如权利要求12所述的无线通信装置，其特征在于，所述无线通信装置为信号接收机和/或信号发射机，所述混频器设置在所述信号接收机和/或信号发射机中，当所述混频器设置在所述信号接收机时，所述输入信号为射频信号，所述混频器输出的信号为中低频信号；当所述混频器设置在所述信号发射机时，当所述输入信号为中低频信号时，所述混频器输出的信号为射频信号。
14.如权利要求13所述的无线通信装置，其特征在于，当所述混频器设置在所述信号接收机时，所述信号接收机还包括向所述混频器输入射频差分信号的前端电路以及处理所述混频器输出的中低频差分信号的后端电路，所述前端电路包括相连接的平衡不平衡转换器和低噪声放大器，所述后端电路包括依次连接的复数滤波器、可变增益放大器、模数转换器以及数字基带电路，所述平衡不平衡转换器用于将接收的射频信号由单端信号转换为射频差分信号，所述低噪声放大器用于对所述射频差分信号进行去噪和放大并输送给所述混频器，所述复数滤波器用于对所述混频器输出的中低频差分信号进行滤波去噪声，所述可变增益放大器用于对所述复数滤波器输出的信号进行放大，所述模数转换器用于将所述可变增益放大器输出的信号由模拟信号转为数字信号，所述数字基带电路用于对所述数字信号进行解调。
CN201810118971.4A 2018-02-06 2018-02-06 混频器及无线通信装置 Active CN110120786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810118971.4A CN110120786B (zh) 2018-02-06 2018-02-06 混频器及无线通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810118971.4A CN110120786B (zh) 2018-02-06 2018-02-06 混频器及无线通信装置

Publications (2)

Publication Number Publication Date
CN110120786A true CN110120786A (zh) 2019-08-13
CN110120786B CN110120786B (zh) 2023-06-30

Family

ID=67519447

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810118971.4A Active CN110120786B (zh) 2018-02-06 2018-02-06 混频器及无线通信装置

Country Status (1)

Country Link
CN (1) CN110120786B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110677167A (zh) * 2019-09-30 2020-01-10 上海华虹宏力半导体制造有限公司 低电压射频前端结构
CN112436851A (zh) * 2020-07-21 2021-03-02 珠海市杰理科技股份有限公司 检测电路及检测方法、无线射频接收机、芯片、电器设备
CN112702022A (zh) * 2020-12-28 2021-04-23 北京力通通信有限公司 低噪声大带宽信号处理装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060135109A1 (en) * 2003-06-10 2006-06-22 Klumperink Eric A M Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
CN101083450A (zh) * 2007-07-16 2007-12-05 北京航空航天大学 一种衬底偏置混频器
CN101162912A (zh) * 2007-11-19 2008-04-16 上海士康射频技术有限公司 单芯片射频收发器
CN103051288A (zh) * 2012-12-14 2013-04-17 东南大学 一种可重构无源混频器
CN103490731A (zh) * 2013-10-16 2014-01-01 东南大学 一种低噪声无源混频器
CN103532493A (zh) * 2013-11-01 2014-01-22 东南大学 一种低功耗高增益宽带混频器
CN103973232A (zh) * 2013-01-15 2014-08-06 美国博通公司 用于射频集成电路的设备
CN104702219A (zh) * 2015-03-18 2015-06-10 东南大学 一种单端输入双平衡无源混频器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060135109A1 (en) * 2003-06-10 2006-06-22 Klumperink Eric A M Mixer circuit, receiver comprising a mixer circuit, wireless communication comprising a receiver, method for generating an output signal by mixing an input signal with an oscillator signal
CN101083450A (zh) * 2007-07-16 2007-12-05 北京航空航天大学 一种衬底偏置混频器
CN101162912A (zh) * 2007-11-19 2008-04-16 上海士康射频技术有限公司 单芯片射频收发器
CN103051288A (zh) * 2012-12-14 2013-04-17 东南大学 一种可重构无源混频器
CN103973232A (zh) * 2013-01-15 2014-08-06 美国博通公司 用于射频集成电路的设备
CN103490731A (zh) * 2013-10-16 2014-01-01 东南大学 一种低噪声无源混频器
CN103532493A (zh) * 2013-11-01 2014-01-22 东南大学 一种低功耗高增益宽带混频器
CN104702219A (zh) * 2015-03-18 2015-06-10 东南大学 一种单端输入双平衡无源混频器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
W. REDMAN-WHITE, ET AL: "1/f noise in passive CMOS mixers for low and zero IF integrated receivers", 《IEEE》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110677167A (zh) * 2019-09-30 2020-01-10 上海华虹宏力半导体制造有限公司 低电压射频前端结构
CN110677167B (zh) * 2019-09-30 2021-08-24 上海华虹宏力半导体制造有限公司 低电压射频前端结构
CN112436851A (zh) * 2020-07-21 2021-03-02 珠海市杰理科技股份有限公司 检测电路及检测方法、无线射频接收机、芯片、电器设备
CN112702022A (zh) * 2020-12-28 2021-04-23 北京力通通信有限公司 低噪声大带宽信号处理装置
CN112702022B (zh) * 2020-12-28 2021-11-23 北京力通通信有限公司 低噪声大带宽信号处理装置

Also Published As

Publication number Publication date
CN110120786B (zh) 2023-06-30

Similar Documents

Publication Publication Date Title
CN106487402B (zh) 综合片上射频接口的低功耗射频接收前端
Le et al. A CMOS 77-GHz receiver front-end for automotive radar
US8041327B2 (en) Wideband resistive input mixer with noise-cancelled impedance
US8594583B2 (en) Apparatus and method for radio frequency reception with temperature and frequency independent gain
CN104242823B (zh) 混频开关电路及混频器
US7577418B2 (en) Sub-harmonic mixer and down converter with the same
CN111384902A (zh) 一种阻抗匹配频率可调的宽带接收机电路
CN110120786A (zh) 混频器及无线通信装置
JP4536528B2 (ja) 差動用低雑音バイアス回路及び差動信号処理装置
CN104124923B (zh) 一种低噪声混频器电路
Chen A low-voltage high-linearity ultra-wideband down-conversion mixer in 0.18-μm CMOS technology
JP2011109425A (ja) 直交変調器およびそれを内蔵する半導体集積回路
CN102638227A (zh) 带有片上有源平衡-不平衡变换器的超宽带混频器电路
JP2004120478A (ja) ミキサ回路及び差動増幅回路
CN213783253U (zh) 基于反相器的低噪声放大器、接收器与电子设备
CN107896093B (zh) 一种低噪声低功耗高增益混频器
Jiang et al. A low-power sub-GHz RF receiver front-end with enhanced blocker tolerance
US20050043004A1 (en) Communication apparatus, electronic equipment with communication functions, communication function circuit, amplifier circuit and balun circuit
Huang et al. An ultra-low-power 2.4 GHz RF receiver in CMOS 55 nm process
US8190117B2 (en) Mixer circuit and radio communication device using the same
Liu et al. A 60 GHz down-conversion passive mixer in 65 nm CMOS technology
CN110120784A (zh) 混频器、接收机及无线通信设备
Chen et al. A monolithic dual-band 77/94 GHz transceiver front-end with shared frequency multiplier
Zhang et al. CMOS K-band receiver architectures for low-IF applications
Poobuapheun et al. An inductorless high dynamic range 0.3− 2.6 GHz receiver CMOS front-end

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant