CN104124923B - 一种低噪声混频器电路 - Google Patents
一种低噪声混频器电路 Download PDFInfo
- Publication number
- CN104124923B CN104124923B CN201410293721.6A CN201410293721A CN104124923B CN 104124923 B CN104124923 B CN 104124923B CN 201410293721 A CN201410293721 A CN 201410293721A CN 104124923 B CN104124923 B CN 104124923B
- Authority
- CN
- China
- Prior art keywords
- transistor
- noise
- stage
- signal
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种低噪声混频器电路，包括噪声消除跨导输入级、开关混频级、和输出负载级部分；其中所述噪声消除跨导输入级接收RF电压信号，将RF电压信号转换为电流信号；开关混频级由本振信号LO控制，对电流信号进行周期性换向，将频率从射频变换到中频，完成频率变换；输出负载级，对高频信号进行滤波抑制，并将相应的中频信号转换为输出IF电压信号。本发明的优点在于：在噪声消除跨导输入级，通过使用体交叉耦合方法，提升跨导级的有效输入跨导，从而降低电路的功耗，兼获得整体的低噪声。
Description
技术领域
本发明属于射频集成电路领域，尤其涉及一种低噪声混频器电路。
背景技术
随着CMOS工艺特征尺寸按比例缩小和电路技术的不断改进，出现了越来越多的高性能、高集成度的无线射频芯片(RFIC)，这些芯片已被广泛应用各种制式无线通信系统，例如无线局域网(LAN)、无线多媒体和家庭无线控制系统的需求显著增长。
混频器是无线收发机中的一个重要模块，能够实现频率搬移的功能，其性能决定着整个收发机的性能。根据噪声级联公式，如果接收机的第二级单元下变频混频器具备低噪声特性，那么第一级单元低噪声放大器可以省去以节约系统功耗，即可以把低噪声放大器和混频器融合在一起作为射频接收前端使用。传统的混频器结构分为有源混频器和无源混频器。无源混频器的线性度通常会高于有源混频器，但是无源混频器没有转换增益。相比之下，电流换向型有源混频器具备转换增益，并且工作可靠，端口隔离度好，但是其噪声较高。
有源混频器的噪声主要来源于开关级的闪烁噪声和射频跨导级的热噪声。为了降低开关级的闪烁噪声，通常的做法是采用如图1所示的电流注入型有源混频器(J.Park,C.H.Lee,B.-S.Kim,and J.Laskar,“Design and analysis of low flicker-noise CMOSmixers for direct-conversion receivers,”IEEE Trans.Microw.Theory Tech.,vol.54,no.12,pp.4372–4380,Dec.2006.)。它通过恒流源为跨导级提供大部分的偏置电流，从而降低流过开关管的直流电流，进而降低混频开关级的闪烁噪声。但这样做的后果是在开关级的源极引入较大的寄生电容，同时恒流源本身不提供增益却引入噪声。另外，为了进一步提高有源混频器的噪声性能，需要在射频跨导级采用噪声消除技术以降低射频跨导级的噪声系数。
发明内容
本发明所要解决的技术问题在于提供一种将低噪声放大器和混频器融合的低噪声混频器电路，能够直接作为射频接收机前端工作，且具有低功耗、低噪声、高增益的特点。
本发明是采用以下技术手段解决上述技术问题的：一种低噪声混频器电路，包括噪声消除跨导输入级、开关混频级、和输出负载级部分；其中所述噪声消除跨导输入级接收RF电压信号，将RF电压信号转换为电流信号；开关混频级由本振信号LO控制，对电流信号进行周期性换向，将频率从射频变换到中频，完成频率变换；输出负载级，对高频信号进行滤波抑制，并将相应的中频信号转换为输出IF电压信号。
进一步的，噪声消除跨导输入级为差分对称结构，左右侧结构完全相同，以左侧为例，左侧结构包括第一互补晶体管对Mn1和Mp1、第二互补晶体管对Mn2和Mp2、第三晶体管M3；
所述噪声消除跨导输入级中，第一互补晶体管对Mn1和Mp1的栅极作为射频差分信号输入，射频差分信号为一电压信号VRF+，并且第二互补晶体管对Mn2和Mp2的栅极和第一互补晶体管对Mn1和Mp1的栅极连接在一起，第一互补晶体管对Mn1和Mp1的源极连接至交流地，晶体管Mn2的源极接地，晶体管Mp2的源极接电源VDD，第一互补晶体管对Mn1和Mp1的漏极通过耦合电容连接到第三晶体管M3的源极，左右侧结构中的第三晶体管M3共栅极，第三晶体管M3的源极通过电流源连接到地，同时第三晶体管M3的源极通过串联的反馈电阻RF、信号源电阻RS和信号源VS接地，第三晶体管M3的漏极连接到第二互补晶体管对Mn2和Mp2的漏极。
优化的，左侧结构的第三晶体管M3的漏极通过电容连接到右侧结构的晶体管Mn2的衬底，同样的，右侧结构的第三晶体管M3的漏极通过电容连接到左侧结构的晶体管Mn2的衬底。
进一步的，所述开关混频级包含4个开关晶体管M4、M5、M6、M7和左右侧PMOS晶体管M8、M9，输出负载为电阻RL和电容CL构成的IF滤波器；
开关晶体管M4和M5的源极连接在一起连接到PMOS晶体管M8的漏极，开关晶体管M6和M7的源极连接在一起连接到PMOS晶体管M9的漏极，左右侧PMOS晶体管M8和M9的漏极分别连接到对应侧的第三晶体管M3的漏极，左右侧PMOS晶体管M8和M9的源极连接到电源，控制电压Vbld施加在左右侧PMOS晶体管M8和M9的栅极，本振差分信号VLO+/-分别从开关晶体管M5和M6的栅极连接处、M4和M7的栅极连接处输入，开关晶体管M4和M6以及开关晶体管M5和M7的漏极分别连接在一起，并分别接到输出负载级的两个负载电阻RL的负端，负载电阻RL的正端连接电源VDD，输出负载级的负载电容CL接在两个负载电阻RL的负端之间。
再进一步地，在噪声消除跨导输入级，电感L1连接在反馈电阻RF和信号源电阻RS之间，电容Cl连接在电感L1与信号源电阻RS之间的结点和地之间，电感L1、电容Cl和第一互补晶体管对Mn1和Mp1与第二互补晶体管对Mn2和Mp2的栅极寄生电容构成π型谐振网络，以获得宽带输入匹配。
再进一步地，在开关混频级，开关晶体管M4和M5的源极连接在一起通过左电感L2连接到PMOS晶体管M8的漏极，开关晶体管M6和M7的源极连接在一起并通过右电感L2连接到PMOS晶体管M9的漏极，左电感L2与M4和M5的源极节点寄生电容以及Mn2和Mp2的漏极节点寄生电容构成π型谐振网络，右电感L2与M6和M7的源极节点寄生电容以及Mn2和Mp2的漏极节点寄生电容构成π型谐振网络，以改善带内增益平坦度。
更进一步地，通过把晶体管Mp2偏置在弱反型状态，来抵消强反型饱和区下Mn2和M3的二阶非线性和三阶非线性，且线性基频项得以增强。
本发明的有益效果：
(1)在噪声消除跨导输入级，通过使用体交叉耦合方法，提升跨导级的有效输入跨导，从而降低电路的功耗，兼获得整体的低噪声。
(2)分别在跨导级输入端和开关混频级输入端，设计构成π型谐振网络，以吸收电路寄生电容，获得宽带输入匹配和改善带内增益平坦度。
(3)通过把PMOS晶体管Mp2偏置在弱反型状态，来抵消强反型饱和区下复合NMOS管Mn2和M3的二阶非线性和三阶非线性，且线性基频项得以增强。基本上在不增加系统功耗，噪声的情况下提升电路的线性度性能。
附图说明
图1是现有电流注入型有源混频器电路图；
图2是现有噪声消除低噪放电路图；
图3是本发明低噪声混频器电路电路图；
图4是本发明低噪声混频器电路的噪声消除跨导输入级电路图；
图5是本发明低噪声混频器电路的输入反射系数图；
图6是本发明低噪声混频器电路的转换增益图；
图7是本发明低噪声混频器电路的噪声系数图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。
请参阅图3，本发明低噪声混频器电路包含噪声消除跨导输入级、开关混频级、输出负载级。
噪声消除跨导输入级为差分对称结构，左右侧结构完全相同，以左侧为例介绍，左侧结构包括第一互补晶体管对Mn1和Mp1、第二互补晶体管对Mn2和Mp2、第三晶体管M3。
所述噪声消除跨导输入级中，第一互补晶体管对Mn1和Mp1的栅极作为射频差分信号输入，射频差分信号为一电压信号VRF+，并且第二互补晶体管对Mn2和Mp2的栅极和第一互补晶体管对Mn1和Mp1的栅极连接在一起，第一互补晶体管对Mn1和Mp1的源极连接至交流地，晶体管Mn2的源极接地，晶体管Mp2的源极接电源VDD，第一互补晶体管对Mn1和Mp1的漏极通过耦合电容连接到第三晶体管M3的源极，左右侧结构中的第三晶体管M3共栅极，第三晶体管M3的源极通过电流源连接到地，同时第三晶体管M3的源极通过串联的反馈电阻RF、信号源电阻RS和信号源VS接地，第三晶体管M3的漏极连接到第二互补晶体管对Mn2和Mp2的漏极，且左侧结构的第三晶体管M3的漏极通过电容连接到右侧结构的晶体管Mn2的衬底，同样的，右侧结构的第三晶体管M3的漏极通过电容连接到左侧结构的晶体管Mn2的衬底。
需要说明，该射频跨导级是基于如图2所示的噪声消除低噪放技术(Ke-Hou Chen,and Shen-Iuan Liu,Inductorless Wideband CMOS Low-Noise Amplifiers UsingNoise-Canceling Technique,IEEE Trans.Circuits Syst.I:regular papers,vol.59,no.2,pp.305-314,2012)的进一步改进加以实现。
所述开关混频级包含4个开关晶体管M4、M5、M6、M7和左右侧PMOS晶体管M8、M9，输出负载为电阻RL和电容CL构成的IF滤波器。
开关晶体管M4和M5的源极连接在一起连接到PMOS晶体管M8的漏极，开关晶体管M6和M7的源极连接在一起连接到PMOS晶体管M9的漏极，左右侧PMOS晶体管M8和M9的漏极分别连接到对应侧的第三晶体管M3的漏极，左右侧PMOS晶体管M8和M9的源极连接到电源，控制电压Vbld施加在左右侧PMOS晶体管M8和M9的栅极。本振差分信号VLO+/-分别从开关晶体管M5和M6的栅极连接处、M4和M7的栅极连接处输入。开关晶体管M4和M6以及开关晶体管M5和M7的漏极分别连接在一起，并分别接到输出负载级的两个负载电阻RL的负端，负载电阻RL的正端连接电源VDD。输出负载级的负载电容CL接在两个负载电阻RL的负端之间。
在本实施方式中，通过调整控制电压Vbld，可以调节电流注入的大小，在开关管尺寸固定条件下从而达到对开关管电流以及其跨导gmsw的调节控制，实现对跨导级等效跨导Gmeff，bst的调节控制。
本发明的工作原理简述为：在本振差分信号VLO(t)控制下，开关晶体管M4和M5对RF信号电流iRF+进行周期换向调制，从而完成频率从射频变换到中频，而第一互补晶体管对Mn1和Mp1、第二互补晶体管对Mn2和Mp2、第三晶体管M3将RF电压VRF+转换到RF电流信号iRF+。
其中，噪声消除跨导输入级如图4所示，使用了衬底交叉耦合方法来提升其有效跨导，具体地，跨导级有效跨导Gmeff，bst可以表示为：
这里，gmn2、gmnb2和gmsw是Mn2跨导、体跨导和开关混频级跨导。Fbst为跨导提升因子。Rs和RF为信号源电阻和反馈电阻。进而，晶体管Mn2的有效跨导gmn2eff可以表示为：
由上面二个公式可以看到，在Rs为标准50欧姆时候，出于噪声考虑，RF数值需要比较大。于是，基于晶体管Mn1、Mp1的噪声抵消原理，要求gmn2较大，对应大的功耗。这里，通过合理选择gmsw，可以实现二个公式的分母小于1且大于0。于是Gmeff，bst和gmn2eff都得到了提升，功耗得以降低。此时对应的Mn1、Mp1噪声消除条件为：
gmn2effRs＝gm3(Rs+RF) (3)
再进一步地，如图4所示，非线性输出电流io可以表述为vx的高阶展开式：
其中，gij是晶体管Mn2、Mp2和M3的第j阶I-V展开系数(其中i代表n，p和q。j分别取1，2和3)。同时x，y节点的小信号传递函数为：
由于b通常为负值。gn1-bgq1、gn2+b2gq2和gn3-b3gq3项均呈叠加关系，只要把Mn2和M3偏置在相同的过驱动电压下，Mn2和M3可被整体视为有着对齐的二阶，三阶非线性系数的单个复合晶体管。注意到弱反型下的PMOS晶体管Mp2和饱和区下的复合NMOS晶体管Mn2和M3有相同的二阶非线性极性和相反的三阶非线性极性。故等式中的二阶非线性项gn2+b2gm2-gp2得以削弱，三阶非线性项gn3-b3gm3+gp3得以消除，而线性基频项得以增强。
再进一步地，如图3所示，在噪声消除跨导输入级，电感L1连接在反馈电阻RF和信号源电阻RS之间，电容Cl连接在电感L1与信号源电阻RS之间的结点和地之间，在噪声消除跨导输入级，电感L1、电容Cl和第一互补晶体管对Mn1和Mp1与第二互补晶体管对Mn2和Mp2的栅极寄生电容构成π型谐振网络，以获得宽带输入匹配；在开关混频级，开关晶体管M4和M5的源极连接在一起通过左电感L2连接到PMOS晶体管M8的漏极，开关晶体管M6和M7的源极连接在一起并通过右电感L2连接到PMOS晶体管M9的漏极，左电感L2与M4和M5的源极节点寄生电容以及Mn2和Mp2的漏极节点寄生电容构成π型谐振网络，右电感L2与M6和M7的源极节点寄生电容以及Mn2和Mp2的漏极节点寄生电容构成π型谐振网络，以改善带内增益平坦度。
本发明采用0.13μm CMOS工艺，仿真结果为：在1.5V电源电压下，消耗的直流偏置电流为17mA。LO驱动功率为-2dBm。其中RF和RL分别被设置为300Ω和150Ω。在模拟过程中，中频频率总是保持在恒定的250MHz，而射频差分信号VRF和本振差分信号VLO的频率被同步改变，且本振频率比射频频率低250MHz。
如图5所示，给出了模拟的输入反射系数。可以看出，没有L1和C1，优于-10dB的S11带宽仅覆盖0.5-2.5GHz。由于π型输入匹配网络的谐振，匹配带宽被有效地拓展到0.5-5.8GHz范围内。如图6所示，显示了模拟增益的变化结果。该图还包括无电感L2的模拟结果。由电感L2组成的级间π型网络的重要性得以清楚地显现：其相对于无L2的模拟结果，增益变得平滑。图7给出模拟的双边带噪声指数NF(NFDSB)。它也显示了无噪声消除(关掉Mn2)，无电流注入技术下(关掉M8和M9)的噪声仿真结果。这表明，在整个频段内，这些噪声改进技术降低了NF大约3.8dB。使用等幅双音5.0GHz和5.005GHz的测试信号来测试混频器的线性度，获得的输入参考三阶截取点(IIP3)为2.5dBm。和现有的电流注入型有源混频器相比，本方法由于体交叉耦合，π型谐振网络，和线性化技术的使用实现了好的带宽，功耗，线性度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种低噪声混频器电路，包括噪声消除跨导输入级、开关混频级、和输出负载级部分；其中所述噪声消除跨导输入级接收RF电压信号，将RF电压信号转换为电流信号；开关混频级由本振信号LO控制，对电流信号进行周期性换向，将频率从射频变换到中频，完成频率变换；其特征在于：输出负载级，对高频信号进行滤波抑制，并将相应的中频信号转换为输出IF电压信号；
噪声消除跨导输入级为差分对称结构，左右侧结构完全相同，以左侧为例，左侧结构包括第一互补晶体管对Mn1和Mp1、第二互补晶体管对Mn2和Mp2、第三晶体管M3；
所述噪声消除跨导输入级中，第一互补晶体管对Mn1和Mp1的栅极作为射频差分信号输入，射频差分信号为一电压信号VRF+，并且第二互补晶体管对Mn2和Mp2的栅极和第一互补晶体管对Mn1和Mp1的栅极连接在一起，第一互补晶体管对Mn1和Mp1的源极连接至交流地，晶体管Mn2的源极接地，晶体管Mp2的源极接电源VDD，第一互补晶体管对Mn1和Mp1的漏极通过耦合电容连接到第三晶体管M3的源极，左右侧结构中的第三晶体管M3共栅极，第三晶体管M3的源极通过电流源连接到地，同时第三晶体管M3的源极通过串联的反馈电阻RF、信号源电阻RS和信号源VS接地，第三晶体管M3的漏极连接到第二互补晶体管对Mn2和Mp2的漏极。
2.如权利要求1所述的一种低噪声混频器电路，其特征在于：左侧结构的第三晶体管M3的漏极通过电容连接到右侧结构的晶体管Mn2的衬底，同样的，右侧结构的第三晶体管M3的漏极通过电容连接到左侧结构的晶体管Mn2的衬底。
3.如权利要求1所述的一种低噪声混频器电路，其特征在于：所述开关混频级包含4个开关晶体管M4、M5、M6、M7和左右侧PMOS晶体管M8、M9，输出负载为电阻RL和电容CL构成的IF滤波器；
开关晶体管M4和M5的源极连接在一起连接到PMOS晶体管M8的漏极，开关晶体管M6和M7的源极连接在一起连接到PMOS晶体管M9的漏极，左右侧PMOS晶体管M8和M9的漏极分别连接到对应侧的第三晶体管M3的漏极，左右侧PMOS晶体管M8和M9的源极连接到电源，控制电压Vbld施加在左右侧PMOS晶体管M8和M9的栅极，本振差分信号VLO+/-分别从开关晶体管M5和M6的栅极连接处、M4和M7的栅极连接处输入，开关晶体管M4和M6以及开关晶体管M5和M7的漏极分别连接在一起，并分别接到输出负载级的两个负载电阻RL的负端，负载电阻RL的正端连接电源VDD，输出负载级的负载电容CL接在两个负载电阻RL的负端之间。
4.如权利要求1所述的一种低噪声混频器电路，其特征在于：在噪声消除跨导输入级，电感L1连接在反馈电阻RF和信号源电阻RS之间，电容Cl连接在电感L1与信号源电阻RS之间的结点和地之间，电感L1、电容Cl和第一互补晶体管对Mn1和Mp1与第二互补晶体管对Mn2和Mp2的栅极寄生电容构成π型谐振网络，以获得宽带输入匹配。
5.如权利要求3所述的一种低噪声混频器电路，其特征在于：在开关混频级，开关晶体管M4和M5的源极连接在一起通过左电感L2连接到PMOS晶体管M8的漏极，开关晶体管M6和M7的源极连接在一起并通过右电感L2连接到PMOS晶体管M9的漏极，左电感L2与M4和M5的源极节点寄生电容以及Mn2和Mp2的漏极节点寄生电容构成π型谐振网络，右电感L2与M6和M7的源极节点寄生电容以及Mn2和Mp2的漏极节点寄生电容构成π型谐振网络，以改善带内增益平坦度。
6.如权利要求1所述的一种低噪声混频器电路，其特征在于：把晶体管Mp2偏置在弱反型状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410293721.6A CN104124923B (zh) | 2014-06-25 | 2014-06-25 | 一种低噪声混频器电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410293721.6A CN104124923B (zh) | 2014-06-25 | 2014-06-25 | 一种低噪声混频器电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104124923A CN104124923A (zh) | 2014-10-29 |
| CN104124923B true CN104124923B (zh) | 2017-04-05 |
Family
ID=51770215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410293721.6A Active CN104124923B (zh) | 2014-06-25 | 2014-06-25 | 一种低噪声混频器电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104124923B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106253854B (zh) * | 2016-08-03 | 2018-10-23 | 电子科技大学 | 一种具有本振相位失配补偿功能的混频器电路 |
| CN109309480B (zh) * | 2018-10-29 | 2021-10-26 | 电子科技大学 | 一种低噪声开关跨导混频器 |
| CN109639241B (zh) * | 2018-11-13 | 2021-03-26 | 天津大学 | 一种无电感下变频混频器 |
| CN109714005B (zh) * | 2018-12-25 | 2021-03-02 | 电子科技大学 | 一种可重构双频带混频器 |
| CN109831203A (zh) * | 2018-12-31 | 2019-05-31 | 武汉芯动科技有限公司 | 转换装置 |
| CN112383280B (zh) * | 2020-11-27 | 2023-07-04 | 成都信息工程大学 | 一种Ku波段低功耗CMOS低噪声放大器电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094084A (en) * | 1998-09-04 | 2000-07-25 | Nortel Networks Corporation | Narrowband LC folded cascode structure |
| CN101494441A (zh) * | 2008-01-24 | 2009-07-29 | 三星电子株式会社 | 宽带低噪声放大器 |
| CN102638227A (zh) * | 2012-04-23 | 2012-08-15 | 中国科学院微电子研究所 | 带有片上有源平衡-不平衡变换器的超宽带混频器电路 |
-
2014
- 2014-06-25 CN CN201410293721.6A patent/CN104124923B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6094084A (en) * | 1998-09-04 | 2000-07-25 | Nortel Networks Corporation | Narrowband LC folded cascode structure |
| CN101494441A (zh) * | 2008-01-24 | 2009-07-29 | 三星电子株式会社 | 宽带低噪声放大器 |
| CN102638227A (zh) * | 2012-04-23 | 2012-08-15 | 中国科学院微电子研究所 | 带有片上有源平衡-不平衡变换器的超宽带混频器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104124923A (zh) | 2014-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104124923B (zh) | 一种低噪声混频器电路 | |
| US7215201B2 (en) | Integrated circuit having a low power, gain-enhanced, low noise amplifying circuit | |
| CN107645300B (zh) | 一种电流复用低功耗射频接收机 | |
| CN104883135B (zh) | 一种电阻反馈式噪声消除宽带低噪声跨导放大器 | |
| Selvakumar et al. | 13.6 A 600μW Bluetooth low-energy front-end receiver in 0.13 μm CMOS technology | |
| CN107196611B (zh) | 宽带单端转差分低噪声放大器 | |
| Chiou et al. | A 1-V 5-GHz self-bias folded-switch mixer in 90-nm CMOS for WLAN receiver | |
| Hu et al. | Analysis and design of ultra-wideband low-noise amplifier with input/output bandwidth optimization and single-ended/differential-input reconfigurability | |
| CN102638227A (zh) | 带有片上有源平衡-不平衡变换器的超宽带混频器电路 | |
| CN104065346A (zh) | 一种基于交叉耦合反馈的宽频带低噪声放大器电路 | |
| Chen | A low-voltage high-linearity ultra-wideband down-conversion mixer in 0.18-μm CMOS technology | |
| JP5109895B2 (ja) | 増幅回路及び受信装置 | |
| CN102324896A (zh) | 一种带线性度补偿的宽带低噪声放大器 | |
| Chen et al. | A 1.2 V 490 μW sub-GHz UWB CMOS LNA with current reuse negative feedback | |
| CN112491371B (zh) | 一种高线性度可编程ab-c类混合跨导的低噪声跨导放大器 | |
| CN109004905B (zh) | 一种带有巴伦的上变频混频器 | |
| CN104954031B (zh) | 一种噪声消除宽带射频接收前端 | |
| Ghosh et al. | A low-power receiver down-converter with high dynamic range performance | |
| Albataineh et al. | Design of high gain 2.4 GHz CMOS LNA amplifier for wireless sensor network applications | |
| Pandey et al. | A 3.3 dB Noise Figure, 60-mW CMOS Receiver Front End for 865-867 MHz Band | |
| Balan et al. | A coin-battery-powered LDO-Free 2.4-GHz Bluetooth Low Energy/ZigBee receiver consuming 2 mA | |
| Wang et al. | The 1-V 24-GHz low-voltage low-power current-mode transmitter in 130-nm CMOS technology | |
| Zeng et al. | A 0.8 V 4.3 mW sub-harmonic mixer for ultra-wideband systems | |
| CN110912571B (zh) | 一种超低功耗接收机电路 | |
| Stanic et al. | A 0.5 V Receiver in 90 nm CMOS for 2.4 GHz Applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |