JP5109895B2 - 増幅回路及び受信装置 - Google Patents
増幅回路及び受信装置 Download PDFInfo
- Publication number
- JP5109895B2 JP5109895B2 JP2008239351A JP2008239351A JP5109895B2 JP 5109895 B2 JP5109895 B2 JP 5109895B2 JP 2008239351 A JP2008239351 A JP 2008239351A JP 2008239351 A JP2008239351 A JP 2008239351A JP 5109895 B2 JP5109895 B2 JP 5109895B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable capacitor
- value
- amplifier
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
Zin=Zfb/{1+(gm×Zout)} ・・・(1)
Zin=Zfb/(gm×Zout) ・・・(2)
図6は、増幅回路の構成例を示すブロック図である。この増幅回路は、例えば、無線受信装置に用いられる高周波用低雑音増幅回路である。アンテナは、入力電圧Vinの端子に接続される。
図1は、本発明の第1の実施形態による増幅回路の構成例を示す図である。この増幅回路は、アクティブインダクタ201、バッファ回路202、フィードバック回路203、制御用デコーダ(制御回路)204、トランジスタM2及び第2の容量C2を有する高周波用低雑音増幅回路(半導体回路)である。バッファ回路202は、出力電圧に応じた電圧を出力し、かつフィードバック回路203によって出力側から入力側への電流が流れることを防止する機能を有するものであれば種々の回路が適用可能である。第2のnチャネル電界効果トランジスタM2は、ゲートが入力電圧Vinの端子に接続され、ソースが基準電位ノード(グランド電位ノード)に接続され、ドレインが出力電圧Voutの端子に接続される。第2のnチャネル電界効果トランジスタM2は、ソース接地型アンプであり、ゲートがソース接地型アンプの入力端子であり、ドレインがソース接地型アンプの出力端子である。尚、トランジスタM2は入力信号の電圧を電流に変換する変換回路の一例であり、ソース接地型アンプに限定されるものではない。
制御用デコーダ204は、制御信号CTLに応じて、第1の容量C1及び第2の容量C2の値を制御する。
図2は、本発明の第2の実施形態による増幅回路の構成例を示す回路図であり、図1の増幅回路の具体例を示す。以下、図2の増幅回路が図1の増幅回路と異なる点を説明する。可変容量C1及びC2は、それぞれ複数の容量及びスイッチの直接接続回路が並列に接続される。制御用デコーダ204(図1)が容量C1及びC2のスイッチのオン/オフを制御することにより、容量C1及びC2の値を変化させることができる。
=1/√(C1×R1×C2/gm) ・・・(9)
図3は、本発明の第3の実施形態による増幅回路を有する無線受信装置の構成例を示すブロック図である。無線受信装置は、アンテナ301及び受信回路300を有する。受信回路300は、高周波用低雑音増幅回路302、電圧制御発振器303、ミキサ304、フィルタ305及びベースバンド回路306を有する。
202 バッファ回路
203 フィードバック回路
204 制御用デコーダ(制御回路)
211 電界効果トランジスタ
212 電流源
300 受信回路
301 アンテナ
302 増幅回路
303 電圧制御発振器
304 ミキサ
305 フィルタ
306 ベースバンド回路
Claims (6)
- 入力信号の電圧値を電流値に変換する変換回路と、
前記変換回路の出力端子に接続され、第1のトランジスタ、第1の抵抗及び第1の可変容量を含むアクティブインダクタと、
前記変換回路の前記出力端子に接続される第2の可変容量と、
前記変換回路の前記出力端子と前記変換回路の入力端子との間に接続されるフィードバック回路と、
前記入力信号に対する入力インピーダンスの要求値に応じて、前記第1の可変容量の値と前記第2の可変容量の値との比を制御する制御回路と
を有することを特徴とする増幅回路。 - 前記制御回路は、前記入力信号の周波数に応じて前記アクティブインダクタ及び前記第2の可変容量を有する共振器の共振周波数を制御すると共に、前記第1の可変容量の値と前記第2の可変容量の値との比が一定となるように制御することを特徴とする請求項1記載の増幅回路。
- 前記変換回路は、前記入力信号がゲートに入力されるソース接地型アンプであることを特徴とする請求項1又は2記載の増幅回路。
- 前記第1のトランジスタは、ドレインが電源電位ノードに接続され、ソースが前記ソース接地型アンプの前記出力端子に接続され、
前記第1の抵抗は、前記電源電位ノード及び前記第1のトランジスタのゲート間に接続され、
前記第1の可変容量は、前記第1のトランジスタのゲート及びソース間に接続され、
前記第2の可変容量は、前記電源電位ノード及び前記ソース接地型アンプの前記出力端子間に接続されることを特徴とする請求項3記載の増幅回路。 - 信号を受信するアンテナと、
前記アンテナを介して受信した信号を増幅する増幅回路と、
電圧に応じて信号を発振する電圧制御発振器と、
前記増幅回路により増幅された信号及び前記電圧制御発振器により発振した信号をミキシングするミキサとを有し、
前記増幅回路は、
入力信号の電圧値を電流値に変換する変換回路と、
前記変換回路の出力端子に接続され、第1のトランジスタ、第1の抵抗及び第1の可変容量を含むアクティブインダクタと、
前記変換回路の前記出力端子に接続される第2の可変容量と、
前記変換回路の前記出力端子と前記変換回路の入力端子との間に接続されるフィードバック回路と、
前記アンテナのインピーダンス値に応じて、前記第1の可変容量の値と前記第2の可変容量の値との比を制御する制御回路と
を有することを特徴とする受信装置。 - 前記制御回路は、前記入力信号の周波数に応じて前記アクティブインダクタ及び前記第2の可変容量を有する共振器の共振周波数を制御すると共に、前記第1の可変容量の値と前記第2の可変容量の値との比が一定となるように制御することを特徴とする請求項5記載の受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239351A JP5109895B2 (ja) | 2008-09-18 | 2008-09-18 | 増幅回路及び受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008239351A JP5109895B2 (ja) | 2008-09-18 | 2008-09-18 | 増幅回路及び受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010074501A JP2010074501A (ja) | 2010-04-02 |
JP5109895B2 true JP5109895B2 (ja) | 2012-12-26 |
Family
ID=42205879
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008239351A Expired - Fee Related JP5109895B2 (ja) | 2008-09-18 | 2008-09-18 | 増幅回路及び受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5109895B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4148994A1 (en) * | 2021-09-13 | 2023-03-15 | Apple Inc. | Amplifier circuitry with gain adjustments and input matching |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9225332B1 (en) * | 2015-04-08 | 2015-12-29 | Xilinx, Inc. | Adjustable buffer circuit |
US9755599B2 (en) * | 2015-09-17 | 2017-09-05 | Qualcomm Incorporated | Amplifier with boosted peaking |
KR102088668B1 (ko) * | 2018-09-21 | 2020-03-13 | 연세대학교 산학협력단 | 자기 상관 기능을 갖는 능동 인덕터를 사용하는 광대역 증폭기 |
CN110086436B (zh) * | 2019-05-10 | 2024-03-26 | 南京牛芯微电子有限公司 | 一种高频宽带放大器 |
US11362623B2 (en) | 2019-12-03 | 2022-06-14 | Samsung Electronics Co., Ltd. | Voltage-controlled oscillator |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002016450A (ja) * | 2000-06-29 | 2002-01-18 | Tdk Corp | 移動体通信機器用パワーアンプモジュールと移動体通信機器用端末と移動体通信機器用基地局 |
JP2003037479A (ja) * | 2001-07-24 | 2003-02-07 | Japan Science & Technology Corp | アクティブインダクタ回路及びlc発振回路 |
US7119623B2 (en) * | 2002-02-01 | 2006-10-10 | Koninklijke Philips Electronics N.V. | Output circuit for a semiconductor amplifier element |
WO2007026572A1 (ja) * | 2005-08-30 | 2007-03-08 | Matsushita Electric Industrial Co., Ltd. | 低雑音増幅回路、および受信システム |
-
2008
- 2008-09-18 JP JP2008239351A patent/JP5109895B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4148994A1 (en) * | 2021-09-13 | 2023-03-15 | Apple Inc. | Amplifier circuitry with gain adjustments and input matching |
Also Published As
Publication number | Publication date |
---|---|
JP2010074501A (ja) | 2010-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7215201B2 (en) | Integrated circuit having a low power, gain-enhanced, low noise amplifying circuit | |
US7352241B2 (en) | Variable gain amplifier | |
US6850753B2 (en) | Tunable low noise amplifier and current-reused mixer for a low power RF application | |
JP6026514B2 (ja) | 正帰還共通ゲート低雑音増幅器 | |
US7940122B2 (en) | Amplifier circuit and communication device | |
US7956682B2 (en) | Amplifier | |
KR102558000B1 (ko) | 밀러 보상 회로를 포함하는 증폭 회로 | |
US8457580B2 (en) | Compact low-power receiver architecture and related method | |
US20090206932A1 (en) | Low noise amplifier gain controlled scheme | |
JP5109895B2 (ja) | 増幅回路及び受信装置 | |
US7667541B2 (en) | Amplifier circuit and wireless communication device | |
JP2010258867A (ja) | 利得可変増幅回路及びそれを用いた無線通信機器用の集積回路 | |
US10673393B2 (en) | Amplifier | |
CN104124923B (zh) | 一种低噪声混频器电路 | |
JP2011250084A (ja) | ジャイレータ回路、広帯域増幅器及び無線通信装置 | |
US20070096827A1 (en) | Multi controlled output levels cmos power amplifier (pa) | |
US9929760B2 (en) | Ultra-low-power RF receiver frontend with tunable matching networks | |
KR100985473B1 (ko) | 가변 용량 다이오드를 이용한 저잡음 증폭기 및 이의 구동 방법 | |
US8279000B2 (en) | Radio-frequency amplifier | |
JP5205403B2 (ja) | 半導体集積回路装置 | |
US7898328B2 (en) | Differential amplifier | |
US7221916B2 (en) | Signal enhancement device for phase lock loop oscillator | |
US10270411B2 (en) | Amplifier | |
JP2009164704A (ja) | 周波数変換回路、無線通信装置およびシステム | |
JP5060708B2 (ja) | 高周波集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120724 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |