JP5109895B2 - 増幅回路及び受信装置 - Google Patents

増幅回路及び受信装置 Download PDF

Info

Publication number
JP5109895B2
JP5109895B2 JP2008239351A JP2008239351A JP5109895B2 JP 5109895 B2 JP5109895 B2 JP 5109895B2 JP 2008239351 A JP2008239351 A JP 2008239351A JP 2008239351 A JP2008239351 A JP 2008239351A JP 5109895 B2 JP5109895 B2 JP 5109895B2
Authority
JP
Japan
Prior art keywords
circuit
variable capacitor
value
amplifier
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008239351A
Other languages
English (en)
Other versions
JP2010074501A (ja
Inventor
弘幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008239351A priority Critical patent/JP5109895B2/ja
Publication of JP2010074501A publication Critical patent/JP2010074501A/ja
Application granted granted Critical
Publication of JP5109895B2 publication Critical patent/JP5109895B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、増幅回路及び受信装置に関する。
無線受信装置のアーキテクチャにおいて入力する信号が微弱であることから、まず信号を増幅する増幅回路が必要となる。しかし、増幅回路も電子回路で形成することから雑音の発生は逃れられない。その雑音の電力レベルによって入力してきた信号のレベルが後段で判別不可能なことになると増幅した意味を成さないため、極力雑音を出さない低雑音増幅回路(LNA)が求められる。低雑音化とはすなわち入力換算ノイズを小さくすることである。入力換算ノイズを小さくするためには増幅回路が持つゲイン(利得)が大きいほど良い。大きなゲインを持つ構成としてはソース接地型アンプが一般的である。
しかし、ソース接地型アンプは入力インピーダンスが高い。無線受信装置のアーキテクチャとしては低雑音のほかに、アンテナとのインピーダンスを合わせてアンテナから入射した信号を最大限にアンプに伝達する必要がある。これをインピーダンスマッチングと呼ぶ。
また、一般的に低雑音増幅回路には、入力信号の周波数の変化に対応して、利得を安定して後段の回路、例えばミキサ回路に信号を送る必要があるため可変ゲイン機能が必要になる。
図4は低雑音増幅回路の構成例を示すブロック図であり、図5はソース接地型アンプを用いた低雑音増幅回路の構成例を示す回路図である。電流電圧変換回路801は、カスコード接続された電界効果トランジスタ901及び902からなるソース接地型アンプであり、入力電圧Vinを電流に変換して出力する。出力負荷802は、電流電圧変換回路801により変換された電流を出力電圧Voutに変換する。バッファ803は、電界効果トランジスタ903及び電流源904を有し、出力電圧Voutをフィードバック回路(素子)804を介して、入力電圧Vinの端子にフィードバックする。
低雑音増幅回路の入力インピーダンスZinは、次式で表わされる。ここで、Zfbは、フィードバック回路804のインピーダンス、gmは電界効果トランジスタ901の相互コンダクタンス、Zoutは出力負荷802のインピーダンスである。
Zin=Zfb/{1+(gm×Zout)} ・・・(1)
ここで、gm×Zout>>1の場合には、式(1)は式(2)で表わすことができる。
Zin=Zfb/(gm×Zout) ・・・(2)
入力インピーダンスZinは、相互コンダクタンスgm、出力負荷インピーダンスZout及びフィードバック回路804のインピーダンスZfbによって決定される。
また、特開2005−33596号公報には、第1のトランジスタに負荷として接続された、インダクタンス素子と複数の容量素子と該複数の容量素子に接続された複数のスイッチとを持つことを特徴とする高周波増幅回路が記載されている。
特開2005−33596号公報
図4及び図5の回路は、可変ゲイン機能を有する増幅回路である。トランジスタ901の相互コンダクタンスgmを変化させる場合、又は出力負荷802が周波数依存性などを持つ場合、上式(2)の分母が変化するため、入力インピーダンスZinを一定に保つことができない。したがって、入力インピーダンスZinがアンテナのインピーダンスとミスマッチを起こし、信号を十分に伝達できなくなる。
本発明の目的は、周波数依存性を持たずに、入力インピーダンス及びゲインを制御することができる増幅回路及び受信装置を提供することである。
幅回路は、入力信号の電圧値を電流値に変換する変換回路と、前記変換回路の出力端子に接続され、第1のトランジスタ、第1の抵抗及び第1の可変容量を含むアクティブインダクタと、前記変換回路の前記出力端子に接続される第2の可変容量と、前記変換回路の前記出力端子と前記変換回路の入力端子との間に接続されるフィードバック回路と、前記入力信号に対する入力インピーダンスの要求値に応じて、前記第1の可変容量の値と前記第2の可変容量の値との比を制御する制御回路とを有する
第1の容量及び第2の容量の比に応じて出力負荷インピーダンスが決まるので、周波数依存性を持たずに、入力インピーダンス及びゲインを制御することができる。
(参考技術)
図6は、増幅回路の構成例を示すブロック図である。この増幅回路は、例えば、無線受信装置に用いられる高周波用低雑音増幅回路である。アンテナは、入力電圧Vinの端子に接続される。
入力電圧Vinの端子は、電流電圧変換回路101の入力端子に接続される。電流電圧変換回路101は、ソース接地型アンプであり、入力端子が入力電圧Vinの端子に接続され、出力端子が出力電圧Voutの端子に接続され、入力電圧Vinを電流に変換して出力する。出力負荷102は、電流電圧変換回路101の出力端子に接続され、電流電圧変換回路101が出力する電流を出力電圧Voutに変換する。バッファ回路103は、電流電圧変換回路101の出力端子に接続される。フィードバック回路(素子)104は、バッファ回路103の出力端子及び電流電圧変換回路101の入力端子間に接続される。
電流電圧変換回路101は、内部の相互コンダクタンスgmが可変である。出力負荷102は、内部のインピーダンスZoutが可変である。フィードバック回路104は、内部のインピーダンスZfbが可変である。制御用デコーダ105は、制御信号CTLに応じて、電流電圧変換回路101の相互コンダクタンスgm、出力負荷102のインピーダンスZout及び/又はフィードバック回路104のインピーダンスZfbを制御する。ここで制御信号CLTは、例えば受信信号の周波数に応じて変更される信号であり、より具体的には複数チャネルの中から所望のチャネルを選択して受信するための選択信号に応じて定まる信号等である。
増幅回路の入力インピーダンスZinは、上式(1)で表わされ、上式(2)で近似できる。増幅回路のゲインは、gm×Zoutで表わされる。式(2)が示す通り、出力負荷102のインピーダンスZoutが変化した場合、フィードバック回路104のインピーダンスZfbを出力負荷102のインピーダンスZoutの変化分だけ変更すれば、常に一定した入力インピーダンスZinを得ることができる。増幅回路は、出力負荷102のインピーダンスZoutの変動により、入力インピーダンスZinが変動しないように、フィードバック回路104のインピーダンスZfbを出力負荷102のインピーダンスZoutに合わせて変化させる。
同様に、電流電圧変換回路101の相互コンダクタンスgmが変化した場合、フィードバック回路104のインピーダンスZfbを制御すれば、常に一定した入力インピーダンスZinを得ることができる。
増幅回路のゲインを考慮すれば、入力インピーダンスZinは常に一定に保つことができる。これにより、入力インピーダンスZinのミスマッチに因る不要な、または意図しない信号強度の低下を防ぐことができる。インピーダンスマッチングにより、入力信号の反射を防止し、入力信号の強度低下を防止することができる。不要な信号強度の低下は雑音特性にも影響するため、無線受信装置における効果は大きい。
図7は、図6の増幅回路の具体例を示す回路図である。nチャネル電界効果トランジスタ113は、ゲートが入力電圧Vinの端子に接続され、ソースが基準電位ノード(グランド電位ノード)に接続され、ドレインが出力電圧Voutの端子に接続される。nチャネル電界効果トランジスタ113は、図6の電流電圧変換回路101に対応し、入力端子が入力電圧Vinの端子に接続され、出力端子が出力電圧Voutの端子に接続され、入力電圧Vinを電流に変換して出力するソース接地型アンプである。出力負荷102は、インダクタ114及び可変容量115を有する。可変容量115の容量値を変えることにより、出力負荷102のインピーダンスZoutを変えることができる。バッファ回路103は、nチャネル電界効果トランジスタ111及び電流源112を有する。
出力負荷102は、インダクタ114及び容量115を並列に接続することにより、共振器として使用することができる。可変容量115の容量値を変化させることにより、周波数的に広い範囲で用いることができる。
上記回路においては、可変容量115の容量値を変化させて周波数範囲を変化させるとそれに伴い、ゲインのピーク値(出力負荷インピーダンスZout)は変化する。
Zoutの変化による入力インピーダンスZinの変動を抑えるために、図7の増幅回路は、出力負荷インピーダンスZoutの可変量に合わせて、フィードバック回路104のインピーダンスZfbを制御する。
(第1の実施形態)
図1は、本発明の第1の実施形態による増幅回路の構成例を示す図である。この増幅回路は、アクティブインダクタ201、バッファ回路202、フィードバック回路203、制御用デコーダ(制御回路)204、トランジスタM2及び第2の容量C2を有する高周波用低雑音増幅回路(半導体回路)である。バッファ回路202は、出力電圧に応じた電圧を出力し、かつフィードバック回路203によって出力側から入力側への電流が流れることを防止する機能を有するものであれば種々の回路が適用可能である。第2のnチャネル電界効果トランジスタM2は、ゲートが入力電圧Vinの端子に接続され、ソースが基準電位ノード(グランド電位ノード)に接続され、ドレインが出力電圧Voutの端子に接続される。第2のnチャネル電界効果トランジスタM2は、ソース接地型アンプであり、ゲートがソース接地型アンプの入力端子であり、ドレインがソース接地型アンプの出力端子である。尚、トランジスタM2は入力信号の電圧を電流に変換する変換回路の一例であり、ソース接地型アンプに限定されるものではない。
アクティブインダクタ201は、ソース接地型アンプM2の出力端子に接続され、第1のnチャネル電界効果トランジスタM1、第1の抵抗R1及び第1の容量C1を含む。第1のnチャネル電界効果トランジスタM1は、ドレインが電源電位ノードに接続され、ソースがソース接地型アンプM2の出力端子に接続される。第1の抵抗R1は、電源電位ノード及び第1のnチャネル電界効果トランジスタM1のゲート間に接続される。第1の容量C1は、第1のnチャネル電界効果トランジスタM1のゲート及びソース間に接続される可変容量である。
第2の容量C2は、アクティブインダクタ201に並列に接続される可変容量である。具体的には、第2の容量C2は、電源電位ノード及びソース接地型アンプM2の出力端子間に接続される。
バッファ回路202は、ソース接地型アンプM2の出力端子に接続され、ソース接地型アンプM2の出力端子の電圧を増幅する。バッファ回路203は、図6のバッファ回路103に対応する。フィードバック回路203は、バッファ回路202の出力端子及びソース接地型アンプM2の入力端子間に接続される。
制御用デコーダ204は、制御信号CTLに応じて、第1の容量C1及び第2の容量C2の値を制御する。
本実施形態は、出力負荷としてアクティブインダクタ201及び第2の容量C2の共振器を用いる。また、本実施形態は、フィードバック回路203のインピーダンスZfbを変化させずに安定した入力インピーダンスZinを得るために、出力負荷インピーダンスZoutの周波数依存性を持たないように制御する。
アクティブインダクタ201は、トランジスタM1と抵抗R1と容量C1を有する。トランジスタM1の相互コンダクタンスをgmとすると、アクティブインダクタ201のインピーダンスZLは、次式で表わされる。
ZL=(1/gm)+(jω×C1×R1/gm) ・・・(3)
インピーダンスZL及び容量C2で構成される共振器の出力負荷インピーダンスZoutのピーク値は、次式となる。
Zout=(C1/C2)×R1 ・・・(4)
そのため、第1の容量C1と第2の容量C2の値の比を一定値に保つように制御すると周波数依存性を持たない出力負荷インピーダンスZoutを得ることができる。トランジスタM2の相互コンダクタンスをGmとすると、増幅回路のゲインはGm×Zoutで表わされる。入力電圧Vinの周波数にかかわらず、ゲインを一定に保つことができる。また、上式(2)より、出力負荷インピーダンスZoutを一定値に保てば、フィードバック回路203のインピーダンスZfbを変化させずに安定した入力インピーダンスZinを得ることができる。さらに、出力負荷としてアクティブインダクタ201及び容量C2の共振器を用いているため抵抗素子に比べて高いゲインが得られる。
出力負荷のインダクタ114(図7)をアクティブインダクタ201(図1)で構成する。アクティブインダクタ201は、トランジスタM1、抵抗R1及び容量C1で構成できるため、小型化でき、LSI内部に実装可能である。したがって、外付けインダクタが不要になる。さらに、10pF程度の容量値を実現できれば、数十MHzの信号まで適用可能である。可変容量C1及びC2を同じ素子(例えばMIM(Metal-Insulator-Metal Capacitor))で構成すれば相対ばらつきを考える必要が殆どない。
(第2の実施形態)
図2は、本発明の第2の実施形態による増幅回路の構成例を示す回路図であり、図1の増幅回路の具体例を示す。以下、図2の増幅回路が図1の増幅回路と異なる点を説明する。可変容量C1及びC2は、それぞれ複数の容量及びスイッチの直接接続回路が並列に接続される。制御用デコーダ204(図1)が容量C1及びC2のスイッチのオン/オフを制御することにより、容量C1及びC2の値を変化させることができる。
バッファ回路202は、nチャネル電界効果トランジスタ211及び電流源212を有する。トランジスタ211は、ゲートが出力電圧Voutの端子に接続され、ドレインが電源電位ノードに接続される。電流源212は、トランジスタ211のソース及び基準電位ノード間に接続される。フィードバック回路203は、抵抗Rfbを有し、トランジスタ211のソース及びトランジスタM2のゲート間に接続される。
第3のnチャネル電界効果トランジスタM3は、ゲートが電源電位ノードに接続され、ドレインが出力電圧Voutの端子に接続され、ソースが第2のnチャネル電界効果トランジスタM2のドレインに接続される。第2のnチャネル電界効果トランジスタM2及び第3のnチャネル電界効果トランジスタM3は、ソース接地型アンプを構成し、図6の電流電圧変換回路101に対応する。ソース接地型アンプは、入力端子が入力電圧Vinの端子に接続され、出力端子が出力電圧Voutの端子に接続される。トランジスタM2及びM3は、カスケード接続(直列接続)される。
トランジスタM1の相互コンダクタンスをgm、トランジスタM1のゲート−ソース間容量をCgsとすると、アクティブインダクタ201のインピーダンスZLは次式で表わされる。ここで、抵抗rは1/gmを示し、sは虚数を示すjωと同義である。
ZL={1+s×r×C1−ω2×C1×Cgs×r×R1+s×(C1+Cgs)×R1}/{1+s×r×C1}×gm} ・・・(5)
ここで、r×C1 << R1×(C1+Cgs)、かつω2×C1×Cgs×r×R1 << 1、かつCgs << C1の場合(r及びCgsを極力小さくすればよい)、式(5)は次式のように簡略化できる。
ZL≒(1+s×C1×R1)/gm ・・・(6)
インピーダンスZLのアクティブインダクタ201は、等価的に抵抗r(=1/gm)とインダクタンスL(=C1×R1/gm)の直列接続回路である。アクティブインダクタ201は、信号の周波数を共振周波数に限定すると、抵抗及びインダクタの直列接続回路を抵抗及びインダクタの並列接続回路に変換することができる。そのとき、インダクタ及び可変容量C2に対して並列に接続された抵抗が、アクティブインダクタ201にとって実効的なインピーダンスになる。そのときのインピーダンス(ピーク値)Zoutは、次式で表わされる。
Zout=(ω×L)2/(1/gm) ・・・(7)
ここで、ωは、アクティブインダクタ201のインダクタンスと可変容量C2によって構成される共振器の共振周波数である。共振周波数ωは次式で表わされる。
ω=1/√(L×C2) ・・・(8)
=1/√(C1×R1×C2/gm) ・・・(9)
したがって、式(9)を式(7)のインピーダンスZoutに代入すると次式になる。
Zout=(C1/C2)×R1 ・・・(10)
したがって、このインピーダンス(ピーク値)Zoutには周波数依存性が無い。
また、トランジスタM2の相互コンダクタンスをGmとすると、増幅回路の入力インピーダンス Zinは次式で表される。ここで、抵抗Rfbは、フィードバック回路203の抵抗である。
Zin=Rfb/{Gm×(C1/C2)×R1} ・・・(11)
増幅回路のゲインは、Gm×Zoutで表わされる。共振器の周波数ωを可変にする際に、C1/C2を一定に保つようにすることで、ゲイン及び入力インピーダンスZinが広帯域に対応することができる。容量C1及びC2のみの比率で特性が決まるため、容量C1及びC2を両方同じ素子(例えばMetal-Insulator-Metal Capacitor)で構成すると特性のばらつきも少なく制御性が良い。
例えば、可変容量C1及びC2内のそれぞれの3つのスイッチを順番にオンさせる。まず、可変容量C1及びC2内のそれぞれの左のスイッチをオンさせ、次に、可変容量C1及びC2内のそれぞれの真ん中のスイッチをオンさせ、次に、可変容量C1及びC2内のそれぞれの右のスイッチをオンさせる。
また、容量C1及びC2の比は任意に変えた制御が可能である。可変容量C1及びC2の値を変えることにより、式(9)に示された特定の周波数でゲイン値を変えることができる。
ゲインを一定に保つ場合は、C1/C2の比率を一定に保つように、可変容量C1及びC2の値を決める。周波数に合わせて、可変容量C1及びC2の値を切り替える。そのとき、共振器の周波数は変化するが、ゲイン値は変化しない。
また、容量C1及びC2の値の比率を一定ではなく、変化させると任意の出力負荷インピーダンスZoutを得ることができ、ゲインを変化させることができる。例えば、可変容量C1及びC2内のそれぞれの左のスイッチのみをオンさせた時にはC1/C2が1になり、可変容量C1及びC2内のそれぞれの真ん中のスイッチのみをオンさせた時にはC1/C2が1/2等にすることができる。この場合、真ん中のスイッチのみをオンさせた時のゲインは、左のスイッチのみをオンさせた時のゲインに比べて1/2になる。
(第3の実施形態)
図3は、本発明の第3の実施形態による増幅回路を有する無線受信装置の構成例を示すブロック図である。無線受信装置は、アンテナ301及び受信回路300を有する。受信回路300は、高周波用低雑音増幅回路302、電圧制御発振器303、ミキサ304、フィルタ305及びベースバンド回路306を有する。
アンテナ301は、無線信号を受信する。増幅回路302は、第1の実施形態(図1)の増幅回路又は第2の実施形態(図2)の増幅回路であり、アンテナ301を介して受信した信号を増幅する。電圧制御発振器303は、電圧に応じて信号を発振する。ミキサ304は、増幅回路302により増幅された信号及び電圧制御発振器303により発振した信号をミキシングし、周波数変換を行う。フィルタ305は、ミキサ304によりミキシングされた信号に対してフィルタリング処理を行い、必要な信号のみを出力する。ベースバンド回路306は、フィルタ305が出力する信号を処理する。
本実施形態の無線受信装置は、第1又は第2の実施形態の増幅回路302を用いる。増幅回路302は、第1及び第2の実施形態と同様に、低電圧かつ周波数選択性を備えた増幅回路である。
以上のように、第1〜第3の実施形態の増幅回路は、第1の容量C1及び第2の容量C2の比に応じて入力インピーダンスZin及び出力負荷インピーダンスZoutが決まるので、周波数依存性を持たずに、入力インピーダンスZin及びゲインを制御することができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の第1の実施形態による増幅回路の構成例を示す図である。 本発明の第2の実施形態による増幅回路の構成例を示す回路図である。 本発明の第3の実施形態による増幅回路を有する無線受信装置の構成例を示すブロック図である。 低雑音増幅回路の構成例を示すブロック図である。 ソース接地型アンプを用いた低雑音増幅回路の構成例を示す回路図である。 増幅回路の構成例を示すブロック図である。 図6の増幅回路の具体例を示す回路図である。
符号の説明
201 アクティブインダクタ
202 バッファ回路
203 フィードバック回路
204 制御用デコーダ(制御回路)
211 電界効果トランジスタ
212 電流源
300 受信回路
301 アンテナ
302 増幅回路
303 電圧制御発振器
304 ミキサ
305 フィルタ
306 ベースバンド回路

Claims (6)

  1. 入力信号の電圧値を電流値に変換する変換回路と、
    前記変換回路の出力端子に接続され、第1のトランジスタ、第1の抵抗及び第1の可変容量を含むアクティブインダクタと、
    前記変換回路の前記出力端子に接続される第2の可変容量と、
    前記変換回路の前記出力端子と前記変換回路の入力端子との間に接続されるフィードバック回路と
    前記入力信号に対する入力インピーダンスの要求値に応じて、前記第1の可変容量の値と前記第2の可変容量の値との比を制御する制御回路と
    を有することを特徴とする増幅回路。
  2. 前記制御回路は、前記入力信号の周波数に応じて前記アクティブインダクタ及び前記第2の可変容量を有する共振器の共振周波数を制御すると共に、前記第1の可変容量の値と前記第2の可変容量の値との比が一定となるように制御することを特徴とする請求項1記載の増幅回路。
  3. 前記変換回路は、前記入力信号がゲートに入力されるソース接地型アンプであることを特徴とする請求項1又は2記載の増幅回路。
  4. 前記第1のトランジスタは、ドレインが電源電位ノードに接続され、ソースが前記ソース接地型アンプの前記出力端子に接続され、
    前記第1の抵抗は、前記電源電位ノード及び前記第1のトランジスタのゲート間に接続され、
    前記第1の可変容量は、前記第1のトランジスタのゲート及びソース間に接続され、
    前記第2の可変容量は、前記電源電位ノード及び前記ソース接地型アンプの前記出力端子間に接続されることを特徴とする請求項3記載の増幅回路。
  5. 信号を受信するアンテナと、
    前記アンテナを介して受信した信号を増幅する増幅回路と、
    電圧に応じて信号を発振する電圧制御発振器と、
    前記増幅回路により増幅された信号及び前記電圧制御発振器により発振した信号をミキシングするミキサとを有し、
    前記増幅回路は、
    入力信号の電圧値を電流値に変換する変換回路と、
    前記変換回路の出力端子に接続され、第1のトランジスタ、第1の抵抗及び第1の可変容量を含むアクティブインダクタと、
    前記変換回路の前記出力端子に接続される第2の可変容量と、
    前記変換回路の前記出力端子と前記変換回路の入力端子との間に接続されるフィードバック回路と
    前記アンテナのインピーダンス値に応じて、前記第1の可変容量の値と前記第2の可変容量の値との比を制御する制御回路と
    を有することを特徴とする受信装置。
  6. 前記制御回路は、前記入力信号の周波数に応じて前記アクティブインダクタ及び前記第2の可変容量を有する共振器の共振周波数を制御すると共に、前記第1の可変容量の値と前記第2の可変容量の値との比が一定となるように制御することを特徴とする請求項5記載の受信装置。
JP2008239351A 2008-09-18 2008-09-18 増幅回路及び受信装置 Expired - Fee Related JP5109895B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008239351A JP5109895B2 (ja) 2008-09-18 2008-09-18 増幅回路及び受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008239351A JP5109895B2 (ja) 2008-09-18 2008-09-18 増幅回路及び受信装置

Publications (2)

Publication Number Publication Date
JP2010074501A JP2010074501A (ja) 2010-04-02
JP5109895B2 true JP5109895B2 (ja) 2012-12-26

Family

ID=42205879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008239351A Expired - Fee Related JP5109895B2 (ja) 2008-09-18 2008-09-18 増幅回路及び受信装置

Country Status (1)

Country Link
JP (1) JP5109895B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4148994A1 (en) * 2021-09-13 2023-03-15 Apple Inc. Amplifier circuitry with gain adjustments and input matching

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9225332B1 (en) * 2015-04-08 2015-12-29 Xilinx, Inc. Adjustable buffer circuit
US9755599B2 (en) * 2015-09-17 2017-09-05 Qualcomm Incorporated Amplifier with boosted peaking
KR102088668B1 (ko) * 2018-09-21 2020-03-13 연세대학교 산학협력단 자기 상관 기능을 갖는 능동 인덕터를 사용하는 광대역 증폭기
CN110086436B (zh) * 2019-05-10 2024-03-26 南京牛芯微电子有限公司 一种高频宽带放大器
US11362623B2 (en) 2019-12-03 2022-06-14 Samsung Electronics Co., Ltd. Voltage-controlled oscillator

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002016450A (ja) * 2000-06-29 2002-01-18 Tdk Corp 移動体通信機器用パワーアンプモジュールと移動体通信機器用端末と移動体通信機器用基地局
JP2003037479A (ja) * 2001-07-24 2003-02-07 Japan Science & Technology Corp アクティブインダクタ回路及びlc発振回路
US7119623B2 (en) * 2002-02-01 2006-10-10 Koninklijke Philips Electronics N.V. Output circuit for a semiconductor amplifier element
WO2007026572A1 (ja) * 2005-08-30 2007-03-08 Matsushita Electric Industrial Co., Ltd. 低雑音増幅回路、および受信システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4148994A1 (en) * 2021-09-13 2023-03-15 Apple Inc. Amplifier circuitry with gain adjustments and input matching

Also Published As

Publication number Publication date
JP2010074501A (ja) 2010-04-02

Similar Documents

Publication Publication Date Title
US7215201B2 (en) Integrated circuit having a low power, gain-enhanced, low noise amplifying circuit
US7352241B2 (en) Variable gain amplifier
US6850753B2 (en) Tunable low noise amplifier and current-reused mixer for a low power RF application
JP6026514B2 (ja) 正帰還共通ゲート低雑音増幅器
US7940122B2 (en) Amplifier circuit and communication device
US7956682B2 (en) Amplifier
KR102558000B1 (ko) 밀러 보상 회로를 포함하는 증폭 회로
US8457580B2 (en) Compact low-power receiver architecture and related method
US20090206932A1 (en) Low noise amplifier gain controlled scheme
JP5109895B2 (ja) 増幅回路及び受信装置
US7667541B2 (en) Amplifier circuit and wireless communication device
JP2010258867A (ja) 利得可変増幅回路及びそれを用いた無線通信機器用の集積回路
US10673393B2 (en) Amplifier
CN104124923B (zh) 一种低噪声混频器电路
JP2011250084A (ja) ジャイレータ回路、広帯域増幅器及び無線通信装置
US20070096827A1 (en) Multi controlled output levels cmos power amplifier (pa)
US9929760B2 (en) Ultra-low-power RF receiver frontend with tunable matching networks
KR100985473B1 (ko) 가변 용량 다이오드를 이용한 저잡음 증폭기 및 이의 구동 방법
US8279000B2 (en) Radio-frequency amplifier
JP5205403B2 (ja) 半導体集積回路装置
US7898328B2 (en) Differential amplifier
US7221916B2 (en) Signal enhancement device for phase lock loop oscillator
US10270411B2 (en) Amplifier
JP2009164704A (ja) 周波数変換回路、無線通信装置およびシステム
JP5060708B2 (ja) 高周波集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees