CN109004905B - 一种带有巴伦的上变频混频器 - Google Patents

一种带有巴伦的上变频混频器 Download PDF

Info

Publication number
CN109004905B
CN109004905B CN201810646233.7A CN201810646233A CN109004905B CN 109004905 B CN109004905 B CN 109004905B CN 201810646233 A CN201810646233 A CN 201810646233A CN 109004905 B CN109004905 B CN 109004905B
Authority
CN
China
Prior art keywords
transistor
terminal
capacitor
resistor
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201810646233.7A
Other languages
English (en)
Other versions
CN109004905A (zh
Inventor
张为
党艳杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201810646233.7A priority Critical patent/CN109004905B/zh
Publication of CN109004905A publication Critical patent/CN109004905A/zh
Application granted granted Critical
Publication of CN109004905B publication Critical patent/CN109004905B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14Balanced arrangements
    • H03D7/1425Balanced arrangements with transistors
    • H03D7/1458Double balanced arrangements, i.e. where both input signals are differential

Abstract

本发明涉及一种带有巴伦的上变频混频器,包括:输入巴伦单元、跨导单元、开关单元和自偏置的共模负反馈负载单元。中频信号通过输入巴伦单元变换成差分信号,输入巴伦单元的输出连接跨导单元,差分中频输入信号由跨导单元放大,输出至开关单元,与本振信号混频转变成射频信号,开关单元的输出连接自偏置的共模负反馈负载单元,利用共模负反馈进一步增强输出射频信号,差分射频输出信号从开关单元和自偏置的共模负反馈负载单元之间输出。

Description

一种带有巴伦的上变频混频器
技术领域
本发明涉及无线通信领域,尤其涉及一种单端输入差分输出的上变频混频器。
背景技术
巴伦是把单端信号转换成差分信号的电路模块,可与多种电路结合使用。巴伦可分为有源巴伦与无源巴伦。无源巴伦一般利用同轴线、微带线等耦合以及移相完成不平衡到平衡的转换。无源巴伦对输入信号有一定程度的衰减,带宽比较宽,适合超宽带工作。有源巴伦是利用mos等管的工作特性来完成相应功能。有源巴伦在实现功能的情况下,还可以提供一定的增益以及更好的输入输出隔离度,保障了良好的平衡性。而且,在实现相同功能的情况下频率越高,无源巴伦的面积越小,频率越低,无源巴伦的面积会相对较大。所以在设计时,需要结合频带宽度,频率大小,面积分配情况,是否需要一定增益等多方面综合考虑。
噪声抵消技术在电路的设计中很常见,是一种有效的消除噪声,获得低噪声的方法, CG-CS巴伦由于噪声消除表现出低NF。共栅晶体管的噪声可以在差分输出上消除。然而,这种拓扑结构受到NF和功耗之间的权衡。
混频器是非线性器件,这将导致线性度会比较差,而且线性度与增益之间存在矛盾,需要在线性度与增益之间折中考虑。
混频器分为无源混频器和有源混频器。无源混频器具有较低的噪声,其线性度也较好,但是其带宽较窄,而且无法提供增益,一般无源混频器后面电路结构是跨阻放大器,这样来补偿增益,但是会增加功耗、面积与成本。有源混频器噪声会增加,线性度也比较低,但是它具有好的带宽特性,而且可以提供增益,典型的有源混频器结构是吉尔伯特双平衡混频器,它最大的优点是具有较好的端口隔离度,而且会提供增益,面积较小,但缺点是线性度较差。可见,现有技术中存在混频器无法同时兼具优良的增益和线性度性能。
发明内容
本发明的目的在于提供一种带有巴伦的上变频混频器,具有将单端中频输入信号转成差分射频输出信号的功能,具有较低的噪声,同时兼顾较高的线性度、高增益和合理的功耗。技术方案如下:
一种带有巴伦的上变频混频器,包括:输入巴伦单元、跨导单元、开关单元和自偏置的共模负反馈负载单元。中频信号通过输入巴伦单元变换成差分信号,输入巴伦单元的输出连接跨导单元,差分中频输入信号由跨导单元放大,输出至开关单元,与本振信号混频转变成射频信号,开关单元的输出连接自偏置的共模负反馈负载单元,利用共模负反馈进一步增强输出射频信号,差分射频输出信号从开关单元和自偏置的共模负反馈负载单元之间输出。
所述输入巴伦单元包括:第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3) 和第四晶体管(M4);
其中,所述第一晶体管(M1)的栅极与第一晶体管(M1)的漏极连接、第三晶体管(M3) 的漏极和第一电容(C1)的第一端连接;
所述第二晶体管(M2)的栅极与第二晶体管(M2)的漏极连接、第四晶体管(M4) 的漏极和第二电容(C2)的第一端连接;
所述第四晶体管(M4)的栅极与第三晶体管(M3)的源极、中频输入端(IF)和第一电阻(R1)的第一端连接;
所述跨导单元包括:第五晶体管(M5)和第六晶体管(M6);
其中,所述第五晶体管(M5)的栅极与第一电容(C1)的第二端和第二电阻(R2)的第一端连接;
所述第六晶体管(M6)的栅极与第二电容(C2)的第二端和第三电阻(R3)的第一端连接。
所述开关单元包括:第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)和第十晶体管(M10);
其中,所述第七晶体管(M7)的栅极与第二电感(L2)的第二端、第四电容(C4)的第一端、第十晶体管(M10)的栅极和第五电阻(R5)的第一端连接;
所述第七晶体管(M7)的源极与第八晶体管(M8)的源极和第五晶体管(M5)的漏极连接;
所述第九晶体管(M9)的栅极与第八晶体管(M8)的栅极、第一电感(L1)的第二端、第三电容(C3)的第一端和第四电阻(R4)的第一端连接;
所述第九晶体管(M9)的源极与第十晶体管(M10)的源极和第六晶体管(M6)的漏极连接;
所述自偏置的共模负反馈负载单元包括:第十一晶体管(M11)和第十二晶体管(M12);
其中,所述第十一晶体管(M11)的栅极与第十二晶体管(M12)的栅极、第六电阻(R6) 的第二端和第七电阻(R7)的第二端连接;
所述第十一晶体管(M11)的漏极与第六电阻(R6)的第一端、第七电容(C7)的第二端、第五电容(C5)的第二端、第九晶体管(M9)的漏极和第十晶体管(M10)的漏极连接;
所述第十二晶体管(M12)的漏极与第七电阻(R7)的第一端、第八电容(C8)的第二端、第六电容(C6)的第二端、第七晶体管(M7)的漏极和第八晶体管(M8)的漏极连接;
所述第一晶体管(M1)的源极、第二晶体管(M2)的源极、第十一晶体管(M11)的源极、第十二晶体管(M12)的源极、第七电容(C7)的第一端和第八电容(C8)的第一端均与第一电压源(V1)连接;
所述第三晶体管(M3)的栅极与第二电压源(V2)连接;
所述第二电阻(R2)的第二端和第三电阻(R3)的第二端均与第三电压源(V3)连接;
所述第四电阻(R4)的第二端和第五电阻(R5)的第二端均与第四电压源(V4)连接;
所述第一电阻(R1)的第二端、第四晶体管(M4)的源极、第五晶体管(M5)的源极、第六晶体管(M6)的源极、第三电容(C3)的第二端和第四电容(C4)的第二端均与接地端连接;
所述第二电感(L2)的第一端连接本振信号(LO+);第一电感(L1)的第一端连接本振信号(LO-)。
所述第五电容(M5)的第一端接射频输出信号(RF+);第六电容(M6)的第一端接射频输出信号(RF-)
所述第一晶体管(M1)、第二晶体管(M2)、第十一晶体管(M11)和第十二晶体管(M12) 均为PMOS晶体管,其余均为NMOS晶体管。
所述第一电压源(V1)提供直流偏置电压,且电压值为1.8V。
与现有技术相比,本发明实施例的技术方案的有益效果是:
(1)本发明采用自偏置的共模负反馈负载,在不恶化线性度的情况下提高增益,节省输出摆幅;
(2)本发明采用有源巴伦结构,实现单端信号转双端信号,提高增益;
(3)本发明在有源巴伦处采用噪声抵消技术,降低噪声。
(4)本发明采用LC振荡回路,滤出杂波,提高转换增益,降低噪声。
(5)本发现将巴伦结构与混频器集设计成到一起,实现高集成度。
(6)本发明的实现采用主流CMOS工艺,可以与普通采用CMOS工艺的数字基带电路集成在同一块芯片上,容易实现片上系统集成。
(7)本发明采用深亚微米0.18umCMOS工艺实现,1.8V低电源电压供电,其功耗消耗较低。
附图说明
图1是本发明一种带有巴伦的上变频混频器的电路原理图;
图2是本发明一种带有巴伦的上变频混频器的变频增益的仿真结果图;
图3是本发明一种带有巴伦的上变频混频器的噪声系数的仿真结果图;
图4是本发明一种带有巴伦的上变频混频器的线性度的仿真结果图。
具体实施方式
本发明实施例通过提供一种带有巴伦的上变频混频器,解决了单端信号转换成差分信号,同时兼具增益和线性度的优化,采用噪声低消技术,噪声比较低。本发明采用CMOS0.18um工艺实现,设计具有可复制性。下面将结合附图及具体实施例进行详细描述。
所述输入巴伦单元包括:第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4;其中,所述第一晶体管M1的栅极与第一晶体管M1的漏极连接、第三晶体管M3的漏极和第一电容C1的第一端连接;所述第二晶体管M2的栅极与第二晶体管M2的漏极连接、第四晶体管M4的漏极和第二电容C2的第一端连接;所述第四晶体管M4的栅极与第三晶体管M3的源极、中频输入端IF和第一电阻R1的第一端连接。
本发明的实施例中,中频信号IF分别通过第三晶体管M3的源极和第四晶体管M4的栅极,第三晶体管M3和第一晶体管M1构成共栅放大器对输入中频信号IF进行正向放大,第四晶体管M4和第二晶体管M2构成共源放大器对输入中频IF信号进行反相放大,从而得到差分信号。差分信号通过第一电容C1和第二电容C2实现交流信号导通,直流信号的隔绝。第三晶体管M3并联电流源可以表述电路的非线性,非线性的部分将以共模信号的方式抵消。
所述跨导单元包括:第五晶体管M5和第六晶体管M6;其中,所述第五晶体管M5的栅极与第一电容C1的第二端和第二电阻R2的第一端连接;所述第六晶体管M6的栅极与第二电容C2的第二端和第三电阻R3的第一端连接。
本发明的实施例中,来自巴伦的差分信号分别加在第五晶体管M5的栅极和第六晶体管 M6的栅极,电压信号转变为电流信号。
所述开关单元包括:第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10;其中,所述第七晶体管M7的栅极与第二电感L2的第二端、第四电容C4的第一端、第十晶体管M10的栅极和第五电阻R5的第一端连接;所述第七晶体管M7的源极与第八晶体管M8的源极和第五晶体管M5的漏极连接;所述第九晶体管M9的栅极与第八晶体管 M8的栅极、第一电感L1的第二端、第三电容C3的第一端和第四电阻R4的第一端连接;所述第九晶体管M9的源极与第十晶体管M10的源极和第六晶体管M6的漏极连接。
本发明的实施例中,为了使开关单元能在适当的本振信号下工作于理想的开关方式,将第七晶体管M7、第八晶体管M8、第九晶体管M9和第十晶体管M10偏置在截止区边缘,即栅源电压与阈值电压接近。开关对在本振信号的控制下交替导通,将输入跨导级产生的电流周期性地由一边转换到另一边。第一电感L1和第三电容C3、第二电感L2和第四电容 C4组成的谐振网络起到本振信号端口匹配的作用,提高了电路的转换增益。混频器开关对的闪烁噪声是混频器的主要噪声源,可以通过提高开关对的栅宽减小闪烁噪声。
所述自偏置的共模负反馈负载单元包括:第十一晶体管M11和第十二晶体管M12;其中,所述第十一晶体管M11的栅极与第十二晶体管M12的栅极、第六电阻R6的第二端和第七电阻R7的第二端连接;所述第十一晶体管M11的漏极与第六电阻R6的第一端、第七电容C7的第二端、第五电容C5的第二端、第九晶体管M9的漏极和第十晶体管M10的漏极连接;所述第十二晶体管M12的漏极与第七电阻R7的第一端、第八电容C8的第二端、第六电容C6的第二端、第七晶体管M7的漏极和第八晶体管M8的漏极连接。
本发明的实施例中,第十一晶体管M11和第十二晶体管M12作为负载单元,将电流信号转换成电压信号,第七电阻R7和第八电阻R8构成第十一晶体管M11和第十二晶体管M12的自偏压。第七电阻R7和第八电阻R8作为负反馈电阻,有源负载的直流偏置可以通过负反馈自动设定。此外,第十一晶体管M11和第十二晶体管M12的直流电压降仅仅是一个VDS,与大的纯电阻负载相比,节省了一些输出摆幅。

Claims (7)

1.一种带有巴伦的上变频混频器,设有输入巴伦单元、跨导单元、开关单元和自偏置的共模负反馈负载单元,中频信号通过输入巴伦单元变换成差分信号,输入巴伦单元的输出连接跨导单元,差分中频输入信号由跨导单元放大,输出至开关单元,与本振信号混频转变成射频信号,开关单元的输出连接自偏置的共模负反馈负载单元,利用共模负反馈进一步增强输出射频信号,差分射频输出信号从开关单元和自偏置的共模负反馈负载单元之间输出,其特征在于,所述输入巴伦单元包括:第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)和第四晶体管(M4);
其中,所述第一晶体管(M1)的栅极与第一晶体管(M1)的漏极连接、第三晶体管(M3)的漏极和第一电容(C1)的第一端连接;
所述第二晶体管(M2)的栅极与第二晶体管(M2)的漏极连接、第四晶体管(M4)的漏极和第二电容(C2)的第一端连接;
所述第四晶体管(M4)的栅极与第三晶体管(M3)的源极、中频输入端(IF)和第一电阻(R1)的第一端连接。
2.根据权利要求1所述的混频器,其特征在于,所述跨导单元包括:第五晶体管(M5)和第六晶体管(M6);
其中,所述第五晶体管(M5)的栅极与第一电容(C1)的第二端和第二电阻(R2)的第一端连接;
所述第六晶体管(M6)的栅极与第二电容(C2)的第二端和第三电阻(R3)的第一端连接。
3.根据权利要求2所述的混频器,其特征在于,所述开关单元包括:第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)和第十晶体管(M10);
其中,所述第七晶体管(M7)的栅极与第二电感(L2)的第二端、第四电容(C4)的第一端、第十晶体管(M10)的栅极和第五电阻(R5)的第一端连接;
所述第七晶体管(M7)的源极与第八晶体管(M8)的源极和第五晶体管(M5)的漏极连接;
所述第九晶体管(M9)的栅极与第八晶体管(M8)的栅极、第一电感(L1)的第二端、第三电容(C3)的第一端和第四电阻(R4)的第一端连接;
所述第九晶体管(M9)的源极与第十晶体管(M10)的源极和第六晶体管(M6)的漏极连接。
4.根据权利要求3所述的混频器,其特征在于,所述自偏置的共模负反馈负载单元包括:第十一晶体管(M11)和第十二晶体管(M12);
其中,所述第十一晶体管(M11)的栅极与第十二晶体管(M12)的栅极、第六电阻(R6)的第二端和第七电阻(R7)的第二端连接;
所述第十一晶体管(M11)的漏极与第六电阻(R6)的第一端、第七电容(C7)的第二端、第五电容(C5)的第二端、第九晶体管(M9)的漏极和第十晶体管(M10)的漏极连接;
所述第十二晶体管(M12)的漏极与第七电阻(R7)的第一端、第八电容(C8)的第二端、第六电容(C6)的第二端、第七晶体管(M7)的漏极和第八晶体管(M8)的漏极连接。
5.根据权利要求4所述的混频器,其特征在于,
所述第一晶体管(M1)的源极、第二晶体管(M2)的源极、第十一晶体管(M11)的源极、第十二晶体管(M12)的源极、第七电容(C7)的第一端和第八电容(C8)的第一端均与第一电压源(V1)连接;
所述第三晶体管(M3)的栅极与第二电压源(V2)连接;
所述第二电阻(R2)的第二端和第三电阻(R3)的第二端均与第三电压源(V3)连接;
所述第四电阻(R4)的第二端和第五电阻(R5)的第二端均与第四电压源(V4)连接;
所述第一电阻(R1)的第二端、第四晶体管(M4)的源极、第五晶体管(M5)的源极、第六晶体管(M6)的源极、第三电容(C3)的第二端和第四电容(C4)的第二端均与接地端连接;
所述第二电感(L2)的第一端连接本振信号(LO+);第一电感(L1)的第一端连接本振信号(LO-);
所述第五电容(M5)的第一端接射频输出信号(RF+);第六电容(M6)的第一端接射频输出信号(RF-)。
6.根据权利要求5所述的混频器,其特征在于,所述第一晶体管(M1)、第二晶体管(M2)、第十一晶体管(M11)和第十二晶体管(M12)均为PMOS晶体管,其余均为NMOS晶体管。
7.根据权利要求6所述的混频器,其特征在于,所述第一电压源(V1)提供直流偏置电压,且电压值为1.8V。
CN201810646233.7A 2018-06-21 2018-06-21 一种带有巴伦的上变频混频器 Expired - Fee Related CN109004905B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810646233.7A CN109004905B (zh) 2018-06-21 2018-06-21 一种带有巴伦的上变频混频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810646233.7A CN109004905B (zh) 2018-06-21 2018-06-21 一种带有巴伦的上变频混频器

Publications (2)

Publication Number Publication Date
CN109004905A CN109004905A (zh) 2018-12-14
CN109004905B true CN109004905B (zh) 2020-08-07

Family

ID=64601981

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810646233.7A Expired - Fee Related CN109004905B (zh) 2018-06-21 2018-06-21 一种带有巴伦的上变频混频器

Country Status (1)

Country Link
CN (1) CN109004905B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109743023B (zh) * 2018-12-24 2020-10-30 武汉大学 一种可上下变频复用的24GHz混频器
CN110120785B (zh) * 2019-05-13 2021-02-26 上海移芯通信科技有限公司 一种低功耗混频器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592085A (zh) * 2003-08-20 2005-03-09 三洋电机株式会社 通信设备、电子仪器、通信功能电路、放大器电路以及平衡不平衡转换电路
CN103532493A (zh) * 2013-11-01 2014-01-22 东南大学 一种低功耗高增益宽带混频器
CN106341087A (zh) * 2016-08-30 2017-01-18 吴韵秋 一种混频器
CN107968631A (zh) * 2018-01-26 2018-04-27 广东工业大学 一种应用于k波段的混频器及其下变频混频电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1592085A (zh) * 2003-08-20 2005-03-09 三洋电机株式会社 通信设备、电子仪器、通信功能电路、放大器电路以及平衡不平衡转换电路
CN103532493A (zh) * 2013-11-01 2014-01-22 东南大学 一种低功耗高增益宽带混频器
CN106341087A (zh) * 2016-08-30 2017-01-18 吴韵秋 一种混频器
CN107968631A (zh) * 2018-01-26 2018-04-27 广东工业大学 一种应用于k波段的混频器及其下变频混频电路

Also Published As

Publication number Publication date
CN109004905A (zh) 2018-12-14

Similar Documents

Publication Publication Date Title
CN107786168B (zh) 一种高增益高隔离毫米波双平衡无源亚谐波混频器
US8121579B2 (en) Active mixer circuit and a receiver circuit or a millimeter-wave communication unit using it
US7215201B2 (en) Integrated circuit having a low power, gain-enhanced, low noise amplifying circuit
CN106921346B (zh) 高线性度宽带上混频器
US20030114129A1 (en) System and method for a radio frequency receiver front end utilizing a balun to couple a low-noise amplifier to a mixer
CN110138351B (zh) 一种cmos宽带巴伦射频接收前端电路
US8280338B2 (en) Mixer cell with a dynamic bleed circuit
Zijie et al. A 1-to 10-GHz RF and Wideband IF Cross-Coupled Gilbert Mixer in 0.13-$\mu\hbox {m} $ CMOS
CN104124923B (zh) 一种低噪声混频器电路
CN102638227A (zh) 带有片上有源平衡-不平衡变换器的超宽带混频器电路
CN109004905B (zh) 一种带有巴伦的上变频混频器
KR20050121097A (ko) 전류증폭결합기를 포함하는 선형 혼합기회로
CN112491371B (zh) 一种高线性度可编程ab-c类混合跨导的低噪声跨导放大器
CN111384984B (zh) 接收器和低噪声放大器
CN106603013B (zh) 一种cmos互补结构的混频器电路
CN101212202B (zh) 具有滤波模块来滤除低频成分以降低噪声指数的混频器
Rastegar et al. An integrated high linearity CMOS receiver frontend for 24-GHz applications
Tang et al. A low-noise amplifier using subthreshold operation for GPS-L1 RF receiver
CN113746431A (zh) 一种带镜像抑制功能的超宽带高线性度混频器
Zhang et al. Fully differential CMOS LNA and down-conversion mixer for 3-5 GHz MB-OFDM UWB receivers
TWI337449B (en) Mixer and mixer circuit for the same
Chouchane et al. A 5 GHz CMOS RF mixer in 0.18/spl mu/m CMOS technology
Chen et al. A Wideband Dual-path Reconfigurable Receiver Front-end in 180 nm CMOS
Singh et al. Designing of Double Balanced Gilbert Mixer for Direct Conversion Receiver
CN109639241B (zh) 一种无电感下变频混频器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200807

Termination date: 20210621