CN106603013B - 一种cmos互补结构的混频器电路 - Google Patents

一种cmos互补结构的混频器电路 Download PDF

Info

Publication number
CN106603013B
CN106603013B CN201611094284.0A CN201611094284A CN106603013B CN 106603013 B CN106603013 B CN 106603013B CN 201611094284 A CN201611094284 A CN 201611094284A CN 106603013 B CN106603013 B CN 106603013B
Authority
CN
China
Prior art keywords
input stage
transconductance input
pmos transistor
nmos transistor
transconductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201611094284.0A
Other languages
English (en)
Other versions
CN106603013A (zh
Inventor
郭本青
陈俊
许炜鹏
李玥玥
王耀
金海焱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201611094284.0A priority Critical patent/CN106603013B/zh
Publication of CN106603013A publication Critical patent/CN106603013A/zh
Application granted granted Critical
Publication of CN106603013B publication Critical patent/CN106603013B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors

Abstract

本发明公开一种CMOS互补结构的混频器电路，包括：四个跨导输入级以及本振脉冲整形级；当VLO+、VLO‑为高、低电平时，第一、第二跨导输入级接收VRF+、VRF‑电压信号，将差分射频电压信号放大后传递到VIF+、VIF‑端口；当VLO+、VLO‑电平翻转后，差分信号从VRF+和VRF‑端口分别经过第四、第三输入跨导级放大后传递到VIF‑、VIF+端口；本振脉冲整形级将单端正弦本振信号整形为差分矩形本振信号，等效地降低了对正弦本振信号功率的要求，缓解了本振端口隔离度的设计压力；跨导输入级采用CMOS互补结构，获得电流复用的效果，降低功耗；并可获得二阶非线性的补偿效果，降低二阶互作用扭曲的影响。

Description

一种CMOS互补结构的混频器电路
技术领域
本发明属于射频集成电路领域，尤其涉及一种混频器电路。
背景技术
混频器是射频接收机中的关键模块，因为它完成RF-IF的频率变换，并直接决定了接收机的架构体系。为了降低混频器，后级电路噪声对于系统噪声的贡献，同时补偿中频滤波器的损耗，混频器需要一定的转换增益。
如图1所示，基于Gilbert乘法器的有源混频器由于其高的混频增益和优越的端口隔离度等优点被广泛应用于各种架构的射频集成前端。不过，其噪声指数相对较高。有源混频器的噪声主要来源于开关级的闪烁噪声、热噪声和射频跨导级的热噪声(TERROVITIS,M.T.,MEYER,R.G.Noise in current commutating CMOS mixers.IEEE Journal ofSolid-State Circuits,1999,vol.34,p.772-783.)。因为跨导级的闪烁噪声会变频到高频，对于基带接收没有影响。对于后者，一般可以在射频跨导级采用噪声消除技术以获得低噪声输出。不过一般而言该电路功耗较大。而且，开关对要对跨导管的偏置电流进行本振周期的换向，开关管的噪声容易在换向的瞬态产生噪声的泄露。
同时，注意到一种开关跨导型混频器的提出[KLUMPERINK,E.A.M.,LOUWSMA,S.M.,WIENK,G.J.M.,NAUTA,B.A CMOS switched transconductor mixer.IEEE Journal ofSolid-State Circuits,2004,vol.39,no.8,p.1231-1240.]。如图2所示，该电路将本振信号由尾电路晶体管输入，使得跨导晶体管轮换导通。该电路结构具有较低的噪声指数。因为本振端口的晶体管的噪声在电路输出端口表现为共模噪声，得以消除。不过，因为需要将尾电流晶体管工作在三极管区，需要大的交流本振信号，这又对端口隔离度的性能提出了挑战。
发明内容
本发明为解决上述技术问题，提出了一种CMOS互补结构的混频器电路，对开关跨导型混频器电路引入互补结构，获得电流复用的效果，以降低功耗；此外，还对交流本振信号进行脉冲整形，将正弦函数波形调理为矩形波，等效地降低了对正弦本振信号功率的要求，缓解了本振端口隔离度的设计压力；并且在较低本振功率的驱动下，可以实现三极管区晶体管的导通和关闭。
本发明采用的技术方案是：一种CMOS互补结构的混频器电路，包括：第一跨导输入级、第二跨导输入级、第三跨导输入级、第四跨导输入级、本振脉冲整形级、第一电阻、第二电阻、第三电阻、第四电阻、第九NMOS晶体管、第九PMOS晶体管、第十NMOS晶体管、第十PMOS晶体管；
所述第一跨导输入级第一端接电压VRF+，所述第一跨导输入级第二端接电压VIF+，所述第一跨导输入级第三端接第九PMOS晶体管的漏极，所述第一跨导输入级第四端接第九NMOS晶体管的漏极；
所述第二跨导输入级第一端接电压VRF-，所述第二跨导输入级第二端接电压VIF-，所述第二跨导输入级第三端接第九PMOS晶体管的漏极，所述第二跨导输入级第四端接第九NMOS晶体管的漏极；
所述第三跨导输入级第一端接电压VRF-，所述第三跨导输入级第二端接电压VIF+，所述第三跨导输入级第三端接第十PMOS晶体管的漏极，所述第三跨导输入级第四端接第十NMOS晶体管的漏极；
所述第四跨导输入级第一端接电压VRF-，所述第四跨导输入级第二端接电压VIF-，所述第四跨导输入级第三端接第十PMOS晶体管的漏极，所述第四跨导输入级第四端接第十NMOS晶体管的漏极；
所述第九PMOS晶体管的栅极接电压VLO-，所述第九PMOS晶体管的源极接电压VDD；所述第九NMOS晶体管的栅极接电压VLO+，所述第九NMOS晶体管的源极接地；所述第十PMOS晶体管的栅极接电压VLO+，所述第十PMOS晶体管的源极接电压VDD；所述第十NMOS晶体管的栅极接电压VLO-，所述第十NMOS晶体管的源极接地；
所述第一电阻的第一端接第一跨导输入级第一端，第一电阻的第二端接第一跨导输入级第二端；所述第二电阻的第一端接第二跨导输入级第一端，第二电阻的第二端接第二跨导输入级第二端；所述第三电阻的第一端接第三跨导输入级第一端，第三电阻的第二端接第三跨导输入级第二端；所述第四电阻的第一端接第四跨导输入级第一端，第四电阻的第二端接第四跨导输入级第二端。
进一步地，所述第一跨导输入级包括第一NMOS晶体管以及第一PMOS晶体管，所述第一NMOS晶体管的栅极与第一PMOS晶体管的栅极相连作为第一跨导输入级的第一端；所述第一NMOS晶体管的漏极与第一PMOS晶体管的漏极相连作为第一跨导输入级的第二端；所述第一PMOS晶体管的源极作为第一跨导输入级的第三端；所述第一NMOS晶体管的源极作为第一跨导输入级的第四端。
进一步地，所述第二跨导输入级包括第二NMOS晶体管以及第二PMOS晶体管，所述第二NMOS晶体管的栅极与第二PMOS晶体管的栅极相连作为第二跨导输入级的第一端；所述第二NMOS晶体管的漏极与第二PMOS晶体管的漏极相连作为第二跨导输入级的第二端；所述第二PMOS晶体管的源极作为第二跨导输入级的第三端；所述第二NMOS晶体管的源极作为第二跨导输入级的第四端。
进一步地，所述第三跨导输入级包括第三NMOS晶体管以及第三PMOS晶体管，所述第三NMOS晶体管的栅极与第三PMOS晶体管的栅极相连作为第三跨导输入级的第一端；所述第三NMOS晶体管的漏极与第三PMOS晶体管的漏极相连作为第三跨导输入级的第二端；所述第三PMOS晶体管的源极作为第三跨导输入级的第三端；所述第三NMOS晶体管的源极作为第三跨导输入级的第四端。
进一步地，所述第四跨导输入级包括第四NMOS晶体管以及第四PMOS晶体管，所述第四NMOS晶体管的栅极与第四PMOS晶体管的栅极相连作为第四跨导输入级的第一端；所述第四NMOS晶体管的漏极与第四PMOS晶体管的漏极相连作为第四跨导输入级的第二端；所述第四PMOS晶体管的源极作为第四跨导输入级的第三端；所述第四NMOS晶体管的源极作为第四跨导输入级的第四端。
进一步地，所述本振脉冲整形级包括：电容、第五电阻、第五NMOS晶体管、第五PMOS晶体管、第六NMOS晶体管、第六PMOS晶体管、第七NMOS晶体管、第七PMOS晶体管、第八NMOS晶体管、第八PMOS晶体管；所述电容第一端接电压VOSC，电容第二端与第五电阻第一端相连，所述第五电阻第二端接电压VDD/2，电容第二端还与第七PMOS晶体管的栅极相连，所述第七PMOS晶体管的栅极与第七NMOS晶体管的栅极相连，第七PMOS晶体管的源极接电压VDD，第七PMOS晶体管的漏极与第七NMOS晶体管的漏极相连，第七NMOS晶体管的源极接地，所述第七PMOS晶体管的漏极还与第八PMOS晶体管的栅极相连，所述第八PMOS晶体管的栅极与第八NMOS晶体管的栅极相连，第八PMOS晶体管的源极接电压VDD，第八PMOS晶体管的漏极与第八NMOS晶体管的漏极相连，第八NMOS晶体管的源极接地，所述第八PMOS晶体管的漏极还与第六NMOS晶体管的源极相连，所述第六NMOS晶体管的栅极接电压VDD，第六NMOS晶体管的漏极接电压VLO+，所述第六NMOS晶体管的漏极还与第六PMOS晶体管的源极相连，所述第六PMOS晶体管的栅极接地，第六PMOS晶体管的漏极与第六NMOS晶体管的源极相连；所述第八PMOS晶体管的漏极还与第五PMOS晶体管的栅极相连，所述第五PMOS晶体管的源极接电压VDD，第五PMOS晶体管的漏极接电压VLO-，第五PMOS晶体管的漏极还与第五NMOS晶体管的漏极相连，所述第五NMOS晶体管的源极接地，第五NMOS晶体管的栅极与第五PMOS晶体管的栅极相连。
本发明的有益效果：相比于现有技术，本申请具有以下优点：
(1)通过设计本振脉冲整形电路，将正弦函数波形调理为矩形波，等效地降低了对正弦本振信号功率的要求，缓解了本振端口隔离度的设计压力；
(2)通过对开关跨导型混频器电路引入CMOS互补结构，获得电流复用的效果，可以降低功耗；
(3)混频器电路的跨导输入级使用CMOS互补结构，可以获得二阶非线性的补偿效果，利于降低二阶互作用扭曲的影响。
附图说明
图1是传统Gilbert有源混频器电路图。
图2是开关跨导型混频器电路图。
图3是本发明实施例提供的一种CMOS互补结构的混频器电路图。
图4是本发明实施例提供的一种CMOS互补结构的混频器电路的工作原理图。
图5是本发明实施例提供的一种CMOS互补结构的混频器的噪声图。
图6是本发明实施例提供的一种CMOS互补结构的混频器的转换增益图。
图7是本发明实施例提供的一种CMOS互补结构的混频器的线性度图。
图8是本发明实施例提供的一种CMOS互补结构的混频器的增益随着本振信号功率变化图。
具体实施方式
为便于本领域技术人员理解本发明的技术内容，下面结合附图对本发明内容进一步阐释。
如图3所示为本发明的一种CMOS互补结构的混频器电路图，包括：第一跨导输入级、第二跨导输入级、第三跨导输入级、第四跨导输入级、本振脉冲整形级、第一电阻、第二电阻、第三电阻、第四电阻、第九NMOS晶体管、第九PMOS晶体管、第十NMOS晶体管、第十PMOS晶体管。
所述第一跨导输入级、第二跨导输入级、第三跨导输入级、第四跨导输入级接收RF电压信号，将RF电压信号VRF+或VRF-转换为电流信号VIF+或VIF+，并且所述四个跨导输入级均采用电阻负反馈的自偏置结构，不需要额外的偏置电路和负载电阻；所述本振脉冲整形级则对正弦LO本振信号进行波形的整形，将其转换为矩形本振信号，转换后的本振信号具有高的矩形系数和好的相位匹配性，从而对四个跨导级进行周期的开启和关闭，实现射频信号到中频信号的周期性换向，完成频率变换。图3中的LO shaping表示正弦本振信号的波形。
所述第一跨导输入级包括：第一NMOS晶体管Mn1以及第一PMOS晶体管Mp1，Mp1和Mn1为互补晶体管，Mp1和Mn1的栅极相连作为第一跨导输入级的第一端接电压VRF+；Mp1和Mn1的漏极相连作为第一跨导输入级的第二端接电压VIF+；Mp1的源极作为第一跨导输入级的第三端；Mn1的源极作为第一跨导输入级的第四端。
所述第二跨导输入级包括：第二NMOS晶体管Mn2以及第二PMOS晶体管Mp2，Mp2和Mn2为互补晶体管，Mp2和Mn2的栅极相连作为第一跨导输入级的第一端接电压VRF-；Mp2和Mn2的漏极相连作为第一跨导输入级的第二端接电压VIF-；Mp2的源极作为第二跨导输入级的第三端；Mn2的源极作为第二跨导输入级的第四端；Mp1的源级和Mp2的源级相连，共同接第九PMOS晶体管Mp9的漏级，Mn1的源级和Mn2的源级的相连，共同接第九NMOS晶体管Mn9的漏级。
Mp9的栅极接电压VLO-，Mn9的栅极接电压VLO+，电压VDD分别施加在Mp9的源级，Mn9的源级与交流地相接。Mn9、Mp9、Mn10、Mp10统称为开关管，当导通时候工作在三极管区，截止时候为高阻状态。此设计相对于图2的结构具有优势：当图2结构尾节点处为高电平时候，输入跨导管的体漏PN结存在泄露的风险，而在本申请方案中，在截止状态下，则不会存在该风险；导通状态则同图2工作原理。
所述第三跨导输入级包括：第三NMOS晶体管Mn3以及第三PMOS晶体管Mp3，Mp3和Mn3为互补晶体管，Mp3和Mn3的栅极相连作为第三跨导输入级的第一端接电压VRF-；Mp3和Mn3的漏极相连作为第三跨导输入级的第二端接电压VIF+；Mp3的源极作为第三跨导输入级的第三端；Mn3的源极作为第三跨导输入级的第四端。
所述第四跨导输入级包括：第四NMOS晶体管Mn4以及第四PMOS晶体管Mp4，Mp4和Mn4为互补晶体管，Mp4和Mn4的栅极相连作为第四跨导输入级的第一端接电压VRF+；Mp4和Mn4的漏极相连作为第四跨导输入级的第二端接电压VIF-；Mp4的源极作为第一跨导输入级的第三端；Mn4的源极作为第四跨导输入级的第四端；Mp3的源级和Mp4的源级相连，共同接第十PMOS晶体管Mp10的漏级，Mn3的源级和Mn3的源级的相连，共同接第十NMOS晶体管Mn10的漏级。
第一跨导输入级、第二跨导输入级、第三跨导输入级以及第四跨导输入级采用CMOS互补结构，可以获得二阶非线性的补偿效果，利于降低二阶互作用扭曲的影响。
Mp10的栅极接电压VLO+，Mn10的栅极接电压VLO-，电压VDD施加在Mp10的源级，Mn10的源级与交流地相接。
所述本振脉冲整形级包括：电容C、第五电阻Rb、第五NMOS晶体管Mn5、第五PMOS晶体管Mp5、第六NMOS晶体管Mn6、第六PMOS晶体管Mp6、第七NMOS晶体管Mn7、第七PMOS晶体管Mp7、第八NMOS晶体管Mn8、第八PMOS晶体管Mp8；所述电容C第一端接电压VOSC，电容C第二端与Rb第一端相连，所述Rb第二端接电压VDD/2，电容C第二端还与Mp7的栅极相连，Mp7的栅极与Mn7的栅极相连，Mp7的源极接电压VDD，Mp7的漏极与Mn7的漏极相连，Mn7的源极接地，所述Mp7的漏极还与Mp8的栅极相连，所述Mp8的栅极与Mn8的栅极相连，Mp8的源极接电压VDD，Mp8的漏极与Mn8的漏极相连，Mn8的源极接地，所述Mp8的漏极还与Mn6的源极相连，所述Mn6的栅极接电压VDD，Mn6的漏极接电压VLO+，所述Mn6的漏极还与Mp6的源极相连，所述Mp6的栅极接地，Mp6的漏极与Mn6的源极相连；所述Mp8的漏极还与Mp5的栅极相连，所述Mp5的源极接电压VDD，Mp5的漏极接电压VLO-，Mp5的漏极还与Mn5的漏极相连，所述Mn5的源极接地，Mn5的栅极与Mp5的栅极相连。
在本实施方式中，以左侧电路为例，当本振差分信号VLO+为近似高电平VDD的时候，VLO-为近似低电平Gnd。如图4所示，此时block A电路子单元处于工作状态，block B电路子单元处于关闭状态；结果，信号从VRF+和VRF-端口分别经过第一、第二输入跨导级放大后传递到VIF+、VIF-端口。反之，当VLO+、VLO-电平翻转，则block A电路子单元处于关闭状态，block B电路子单元处于工作状态；此时，信号从VRF+和VRF-端口分别经过第四、第三输入跨导级放大后传递到VIF-、VIF+端口。从而实现了信号从射频到中频端口随着本振信号的控制实现周期性的换向，取得混频的效果。其增益可以表示为
Figure GDA0002405829970000061
式中，gmn表示NMOS晶体管的小信号跨导，gmp表示PMOS晶体管的小信号跨导，ron表示NMOS晶体管的输出电阻，rop表示PMOS晶体管的输出电阻，Rf1表示Mp1和Mn1的反馈电阻，Rf2表示Mp2和Mn2的反馈电阻，Rf3表示Mp3和Mn3的反馈电阻，Rf4表示Mp4和Mn4的反馈电阻，Rf1、Rf2、Rf3、Rf4大小相同，表示为Rf。相比较图2的电路，互补结构取得的电流复用的效果，跨导得以增加，结果等效地，可以降低电路的功耗。另一方面，如图4所示本振脉冲整形电路里面，通过使用反相器Mn5&Mp5和传输门Mn6&Mp6的并行结构，可以精确地匹配VLO+、VLO-的相位，这对于混频器的增益、噪声都是有利的。
本发明采用0.18μm CMOS工艺进行设计，使用SpectreRF软件仿真。具体仿真模拟环境：在1.8V电源电压下，消耗的静态直流功耗为5mW。正弦LO驱动信号功率为-10dBm。在模拟过程中，射频差分信号VRF和本振差分信号VLO的频率被同步改变，中频频率总是保持在恒定的100MHz。
图5给出模拟的中频频率在100MHz时候的噪声指数NF。它显示出在1～4GHz的本振带宽LO frequency范围内，本发明的噪声指数NF模拟数值为8～10.3dB。如图6所示，本发明的增益仿真结果在1～4GHz的本振带宽范围内约为14～16dB。此外，使用等幅射频双音信号2.6GHz和2.61GHz的测试频点来测试当本振频率为2.5GHz时混频器的线性度，获得的输入参考三阶截取点IIP3为3.8dBm，如图7所示，这里pin为单端输入射频端口功率，pout为单端输出中频口功率，仿真时分别在两个端口使用巴伦结构实现单端/差分信号之间的转换。图8给出了2GHz频率点混频器增益Conversion gain随着本振信号功率PLO的变化图，可见只要本振信号在-10dBm的弱信号驱动下，电路就可以以较高增益工作，这比传统的Gilbert电路结构中典型的大于0dBm的本振驱动功率要求具有明显优势。整体而言，和现有的Gilbert有源混频器、以及开关跨导型混频器相比，本发明的混频器电路在低功耗的情形下具有可比拟的噪声，增益性能。另外又使用本振脉冲整形电路，使得正弦本振信号功率要求降低，利于端口隔离度的设计。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。

Claims (5)

1.一种CMOS互补结构的混频器电路，其特征在于，包括：第一跨导输入级、第二跨导输入级、第三跨导输入级、第四跨导输入级、本振脉冲整形级、第一电阻、第二电阻、第三电阻、第四电阻、第九NMOS晶体管、第九PMOS晶体管、第十NMOS晶体管、第十PMOS晶体管；
所述第一跨导输入级第一端接电压VRF+，所述第一跨导输入级第二端接电压VIF+，所述第一跨导输入级第三端接第九PMOS晶体管的漏极，所述第一跨导输入级第四端接第九NMOS晶体管的漏极；
所述第二跨导输入级第一端接电压VRF-，所述第二跨导输入级第二端接电压VIF-，所述第二跨导输入级第三端接第九PMOS晶体管的漏极，所述第二跨导输入级第四端接第九NMOS晶体管的漏极；
所述第三跨导输入级第一端接电压VRF-，所述第三跨导输入级第二端接电压VIF+，所述第三跨导输入级第三端接第十PMOS晶体管的漏极，所述第三跨导输入级第四端接第十NMOS晶体管的漏极；
所述第四跨导输入级第一端接电压VRF-，所述第四跨导输入级第二端接电压VIF-，所述第四跨导输入级第三端接第十PMOS晶体管的漏极，所述第四跨导输入级第四端接第十NMOS晶体管的漏极；
所述本振脉冲整形级包括：电容、第五电阻、第五NMOS晶体管、第五PMOS晶体管、第六NMOS晶体管、第六PMOS晶体管、第七NMOS晶体管、第七PMOS晶体管、第八NMOS晶体管、第八PMOS晶体管；所述电容第一端接电压VOSC，电容第二端与第五电阻第一端相连，所述第五电阻第二端接电压VDD/2，电容第二端还与第七PMOS晶体管的栅极相连，所述第七PMOS晶体管的栅极与第七NMOS晶体管的栅极相连，第七PMOS晶体管的源极接电压VDD，第七PMOS晶体管的漏极与第七NMOS晶体管的漏极相连，第七NMOS晶体管的源极接地，所述第七PMOS晶体管的漏极还与第八PMOS晶体管的栅极相连，所述第八PMOS晶体管的栅极与第八NMOS晶体管的栅极相连，第八PMOS晶体管的源极接电压VDD，第八PMOS晶体管的漏极与第八NMOS晶体管的漏极相连，第八NMOS晶体管的源极接地，所述第八PMOS晶体管的漏极还与第六NMOS晶体管的源极相连，所述第六NMOS晶体管的栅极接电压VDD，第六NMOS晶体管的漏极接电压VLO+，所述第六NMOS晶体管的漏极还与第六PMOS晶体管的源极相连，所述第六PMOS晶体管的栅极接地，第六PMOS晶体管的漏极与第六NMOS晶体管的源极相连；所述第八PMOS晶体管的漏极还与第五PMOS晶体管的栅极相连，所述第五PMOS晶体管的源极接电压VDD，第五PMOS晶体管的漏极接电压VLO-，第五PMOS晶体管的漏极还与第五NMOS晶体管的漏极相连，所述第五NMOS晶体管的源极接地，第五NMOS晶体管的栅极与第五PMOS晶体管的栅极相连；
所述第九PMOS晶体管的栅极接电压VLO-，所述第九PMOS晶体管的源极接电压VDD；所述第九NMOS晶体管的栅极接电压VLO+，所述第九NMOS晶体管的源极接地；所述第十PMOS晶体管的栅极接电压VLO+，所述第十PMOS晶体管的源极接电压VDD；所述第十NMOS晶体管的栅极接电压VLO-，所述第十NMOS晶体管的源极接地；
所述第一电阻的第一端接第一跨导输入级第一端，第一电阻的第二端接第一跨导输入级第二端；所述第二电阻的第一端接第二跨导输入级第一端，第二电阻的第二端接第二跨导输入级第二端；所述第三电阻的第一端接第三跨导输入级第一端，第三电阻的第二端接第三跨导输入级第二端；所述第四电阻的第一端接第四跨导输入级第一端，第四电阻的第二端接第四跨导输入级第二端。
2.根据权利要求1所述的一种CMOS互补结构的混频器电路，其特征在于，所述第一跨导输入级包括第一NMOS晶体管以及第一PMOS晶体管，所述第一NMOS晶体管的栅极与第一PMOS晶体管的栅极相连作为第一跨导输入级的第一端；所述第一NMOS晶体管的漏极与第一PMOS晶体管的漏极相连作为第一跨导输入级的第二端；所述第一PMOS晶体管的源极作为第一跨导输入级的第三端；所述第一NMOS晶体管的源极作为第一跨导输入级的第四端。
3.根据权利要求1所述的一种CMOS互补结构的混频器电路，其特征在于，所述第二跨导输入级包括第二NMOS晶体管以及第二PMOS晶体管，所述第二NMOS晶体管的栅极与第二PMOS晶体管的栅极相连作为第二跨导输入级的第一端；所述第二NMOS晶体管的漏极与第二PMOS晶体管的漏极相连作为第二跨导输入级的第二端；所述第二PMOS晶体管的源极作为第二跨导输入级的第三端；所述第二NMOS晶体管的源极作为第二跨导输入级的第四端。
4.根据权利要求1所述的一种CMOS互补结构的混频器电路，其特征在于，所述第三跨导输入级包括第三NMOS晶体管以及第三PMOS晶体管，所述第三NMOS晶体管的栅极与第三PMOS晶体管的栅极相连作为第三跨导输入级的第一端；所述第三NMOS晶体管的漏极与第三PMOS晶体管的漏极相连作为第三跨导输入级的第二端；所述第三PMOS晶体管的源极作为第三跨导输入级的第三端；所述第三NMOS晶体管的源极作为第三跨导输入级的第四端。
5.根据权利要求1所述的一种CMOS互补结构的混频器电路，其特征在于，所述第四跨导输入级包括第四NMOS晶体管以及第四PMOS晶体管，所述第四NMOS晶体管的栅极与第四PMOS晶体管的栅极相连作为第四跨导输入级的第一端；所述第四NMOS晶体管的漏极与第四PMOS晶体管的漏极相连作为第四跨导输入级的第二端；所述第四PMOS晶体管的源极作为第四跨导输入级的第三端；所述第四NMOS晶体管的源极作为第四跨导输入级的第四端。
CN201611094284.0A 2016-12-02 2016-12-02 一种cmos互补结构的混频器电路 Expired - Fee Related CN106603013B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611094284.0A CN106603013B (zh) 2016-12-02 2016-12-02 一种cmos互补结构的混频器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611094284.0A CN106603013B (zh) 2016-12-02 2016-12-02 一种cmos互补结构的混频器电路

Publications (2)

Publication Number Publication Date
CN106603013A CN106603013A (zh) 2017-04-26
CN106603013B true CN106603013B (zh) 2020-04-28

Family

ID=58596772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611094284.0A Expired - Fee Related CN106603013B (zh) 2016-12-02 2016-12-02 一种cmos互补结构的混频器电路

Country Status (1)

Country Link
CN (1) CN106603013B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840220A1 (en) * 2019-12-20 2021-06-23 Socionext Inc. Mixer circuitry
CN113612450B (zh) * 2021-10-09 2022-01-04 成都嘉纳海威科技有限责任公司 一种超宽带驱动放大电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101951224A (zh) * 2010-09-15 2011-01-19 华东师范大学 一种锗化硅双极-互补金属氧化物半导体上变频混频器
CN201918963U (zh) * 2011-01-11 2011-08-03 东南大学 一种返回式电流复用混频器
CN104242823A (zh) * 2013-06-08 2014-12-24 锐迪科微电子科技（上海）有限公司 混频开关电路及混频器
CN106026928A (zh) * 2016-05-13 2016-10-12 东南大学 一种低电压单平衡电流复用无源混频器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101951224A (zh) * 2010-09-15 2011-01-19 华东师范大学 一种锗化硅双极-互补金属氧化物半导体上变频混频器
CN201918963U (zh) * 2011-01-11 2011-08-03 东南大学 一种返回式电流复用混频器
CN104242823A (zh) * 2013-06-08 2014-12-24 锐迪科微电子科技（上海）有限公司 混频开关电路及混频器
CN106026928A (zh) * 2016-05-13 2016-10-12 东南大学 一种低电压单平衡电流复用无源混频器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CMOS有源混频器噪声及射频接收前端关键技术研究;郭本青;《中国博士学位论文全文数据库 信息科技辑》;20121215(第12期);第I135-65页 *
Wideband millimeter-wave active and passive mixers in 28 nm bulk CMOS technology;Dristy Parveg等;《 2015 10th European Microwave Integrated Circuits Conference (EuMIC)》;20151203;第116-119页 *

Also Published As

Publication number Publication date
CN106603013A (zh) 2017-04-26

Similar Documents

Publication Publication Date Title
CN107911092B (zh) 一种宽带高线性度的射频发射前端电路
WO2016145950A1 (zh) 一种单端输入双平衡无源混频器
CN106921346B (zh) 高线性度宽带上混频器
Liang et al. A new linearization technique for CMOS RF mixer using third-order transconductance cancellation
US8280338B2 (en) Mixer cell with a dynamic bleed circuit
CN107196607A (zh) 一种下变频混频器
CN111865221A (zh) 一种硅基毫米波接收前端电路
CN104124923B (zh) 一种低噪声混频器电路
TWI617130B (zh) Down frequency mixer
CN106603013B (zh) 一种cmos互补结构的混频器电路
US10097223B2 (en) Low power supply voltage double-conversion radio frequency receiving front end
CN112491371B (zh) 一种高线性度可编程ab-c类混合跨导的低噪声跨导放大器
CN109004905B (zh) 一种带有巴伦的上变频混频器
WO2020140918A1 (zh) 接收器和低噪声放大器
CN101212202B (zh) 具有滤波模块来滤除低频成分以降低噪声指数的混频器
CN114070203B (zh) 一种宽带上变频混频器
Guo et al. A dual-band low-noise CMOS switched-transconductance mixer with current-source switch driven by sinusoidal LO Signals
Wan et al. A low-voltage low-power CMOS transmitter front-end using current mode approach for 2.4 GHz wireless communications
CN104935260A (zh) 一种高增益低噪声混频器
CN104954031A (zh) 一种噪声消除宽带射频接收前端
TWI392222B (zh) 可提高信號品質之混頻器
Zeng et al. A 0.8 V 4.3 mW sub-harmonic mixer for ultra-wideband systems
Zhang et al. 5–75 GHz common-gate subharmonic mixer in 65 nm CMOS
KR100812228B1 (ko) 밀러 효과를 이용한 이중 평형 주파수 혼합기
CN109639241B (zh) 一种无电感下变频混频器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200428

Termination date: 20201202

CF01 Termination of patent right due to non-payment of annual fee