CN113612450B - 一种超宽带驱动放大电路 - Google Patents

Abstract

本发明公开了一种超宽带驱动放大电路，其中，第一有源偏置网络的输入端与第一电源连接，第一有源偏置网络的第一输出端、第二输出端和第三输出端分别与电流复用网络第一输入端、第二输入端和第三输入端一一对应连接，电流复用网络的输出端与改进型行波网络的第一输入端连接；第二有源偏置网络的输入端与第二电源连接，第二有源偏置网络的第一输出端和第二输出端分别与改进型行波网络的第二输入端和第三输入端一一对应连接，改进型行波网络的输出端与输出匹配网络的输入端连接。本发明电路具有超宽带特性和温度补偿效应，且可实现较高的增益、较高的线性输出功率和较高的效率。

Description

一种超宽带驱动放大电路

技术领域

本发明属于放大电路设计技术领域，具体涉及一种超宽带驱动放大电路。

背景技术

超宽带微波放大器主要用于电子监控与对抗、雷达、光纤和仪表系统等宽带通信系统，它们都需要多倍频程的放大器。设计一个相对带宽大于50％的放大器是非常具有难度的一项工作。

通信系统中，信号通常都具有一定的带宽，如果总功率接近1dB压缩点，则放大器非线性越趋于明显，就会产生比较强的谐波、交调产物，从而对邻带或带内造成干扰。因此，非线性失真是放大器设计中一个非常重要的考量因素。而在一个超宽频带内想要设计实现一个具有较高P1dB的放大器更是极具挑战性的任务。

同时，在实际应用中，环境温度会对放大器的性能产生一定影响，如果放大器具有温补效应，即随着温度的改变，通过放大器内部调节使放大器的性能波动较小，则这会对整个射频系统产生非常积极的效果。

在众多电路结构中，行波放大电路是设计超宽带驱动放大器的较好选择，行波放大电路具有增益平坦、频带极宽、驻波比小以及输出功率高的优点；但是单一的、传统的行波放大电路增益较低以及线性输出功率和效率都不够理想，且不具有温补效应。

发明内容

针对现有技术中的上述不足，本发明提供的超宽带驱动放大电路解决了传统宽带驱动放大电路中增益较低、线性输出功率和效率不够理想、且不具有温补效应的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种超宽带驱动放大电路，包括第一有源偏置网络、第二有源偏置网络、电流复用网络、改进型行波网络以及输出匹配网络；

所述第一有源偏置网络的输入端与第一电源连接，所述第一有源偏置网络的第一输出端、第二输出端和第三输出端分别与电流复用网络第一输入端、第二输入端和第三输入端一一对应连接，所述电流复用网络的输出端与改进型行波网络的第一输入端连接；所述第二有源偏置网络的输入端与第二电源连接，所述第二有源偏置网络的第一输出端和第二输出端分别与改进型行波网络的第二输入端和第三输入端一一对应连接，所述改进型行波网络的输出端与输出匹配网络的输入端连接；

所述电流复用网络的第四输入端作为所述超宽带驱动放大电路的输入端，所述输出匹配网络的输出端作为所述超宽带驱动放大电路的输出端。

进一步地，所述第一有源偏置网络包括晶体管M11；

所述晶体管M11的栅极分别与所述晶体管M11的漏极和电阻R1的一端连接，所述电阻R1的另一端作为第一有源偏置网络的第一输出端，所述晶体管M11的源极与接地电阻R2连接，所述晶体管M11的漏极还与电阻R3的一端连接，所述电阻R3的另一端作为第一有源偏置网络的输入端，并分别与第一电源VD1、电阻R6的一端、电感L2的一端和接地电容C5连接，所述电阻R6的另一端分别与接地电阻R5和电阻R4的一端连接，所述电阻R4的另一端作为第一有源偏置网络的第二输出端，所述电感L2的另一端作为第一有源偏置网络的第三输出端。

进一步地，所述第二有源偏置网络包括晶体管M12；

所述晶体管M12的栅极分别与所述晶体管M12的漏极和电阻R7的一端连接，所述电阻R7的另一端作为第二有源偏置网络的第一输出端，所述晶体管M12的源极与接地电阻R8连接，所述晶体管M12的漏极还与电阻R9的一端连接，所述电阻R9的另一端作为第二有源偏置网络的输入端，并分别第二电源VD2、电阻R15的一端和电感L10的一端连接，所述电阻R15的另一端与接地电容C13连接，所述电感L10的另一端作为所述第二有源偏置网络的第二输出端。

进一步地，所述电流复用网络包括晶体管M1和晶体管M2；

所述晶体管M1的栅极作为电流复用网络的第一输入端分别与电阻R1的另一端和电容C1的一端连接，所述电容C1的另一端作为所述电流复用网络的第四输入端，所述晶体管M1的源极接地，所述晶体管M1的漏极与微带线TL1的一端连接，所述微带线TL1的另一端分别与电感L1的一端和电容C2的一端连接，所述电容C2的另一端作为电流复用网络的第二输入端，并分别与电阻R4的另一端和晶体管M2的栅极连接，所述晶体管M2的源极分别与电感L1的另一端和接地电容C3连接，所述晶体管M2的漏极作为所述电流复用网络的第三输入端，并分别与电感L2的一端和微带线TL2的一端连接，所述微带线TL2的另一端与电容C4的一端连接，所述电容C4的另一端作为电流复用网络的输出端。

进一步地，所述改进型行波网络包括晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9和晶体管M10；

所述晶体管M3的栅极分别微带线TL4的一端、电感L3的一端和电容C6的一端连接，所述微带线TL4的另一端作为所述改进型行波网络的第二输入端分别与电阻R7的另一端和微带线TL3的一端连接，所述微带线TL3的另一端作为所述改进型行波网络的第一输入端与电容C4的另一端连接，所述晶体管M3的源极接地，所述晶体管M3的漏极与微带线TL8的一端连接，所述微带线TL8的另一端作为所述改进型行波网络的第三输入端，分别与微带线TL9的一端、电感L6的一端和电感L10的一端连接；

所述晶体管M4的栅极分别与电容C6的另一端和电阻R10的一端连接，所述电阻R10的另一端与微带线TL5的一端连接，所述晶体管M4的源极接地，所述晶体管M4的漏极与微带线TL9的另一端连接；

所述晶体管M5的栅极分别与电感L3的另一端、电容C7的一端和电感L4的一端连接，所述晶体管M5的源极接地，所述晶体管M5的漏极与微带线TL10的一端连接，所述微带线TL10的另一端分别与微带线TL11的一端、电感L6的另一端和电感L7的一端连接；

所述晶体管M6的栅极分别与电容C7的另一端和电阻R11的一端连接，所述电阻R11的另一端分别与微带线TL5的另一端和微带线TL6的一端连接，所述晶体管M6的源极接地，所述晶体管M6的漏极与微带线TL11的另一端连接；

所述晶体管M7的栅极分别与电感L4的另一端、电容C8的一端和电感L5的一端连接，所述晶体管M7的源极接地，所述晶体管M7的漏极与微带线TL12的一端连接，所述微带线TL12的另一端分别与微带线TL13的一端、电感L7的另一端和电感L8的一端连接；

所述晶体管M8的栅极分别与电容C8的另一端和电阻R12的一端连接，所述电阻R12的另一端分别与微带线TL6的另一端和微带线TL7的一端连接，所述晶体管M8的源极接地，所述晶体管M8的漏极与微带线TL13的另一端连接；

所述晶体管M9的栅极分别与电感L5的另一端、电容C9的一端和电阻R14的一端连接，所述电阻R14的另一端与接地电容C10连接，所述晶体管M9的源极接地，所述晶体管M9的漏极与微带线TL14的一端连接，所述微带线TL14的另一端分别与微带线TL15的一端和电感L8的另一端连接，并作为所述改进型行波网络的输出端；

所述晶体管M10的栅极分别与电容C9的另一端和电阻R13的一端连接，所述电阻R13的另一端分别与微带线TL7的另一端、接地电容C14和栅压VG连接，所述晶体管M10的源极接地，所述晶体管M10的漏极与微带线TL15的另一端连接。

进一步地，所述输出匹配网络包括电感L9；

所述电感L9的一端与所述微带线TL14的另一端连接，所述电感L9的另一端与电容C11的一端连接，所述电容C11的另一端与接地电容C12连接，并作为输出匹配网络的输出端。

进一步地，所述改进型行波网络包括四级行波子网络，所述行波子网络包括晶体管Mi和M(i+1)，其中，i=3,5,7,9；

所述晶体管Mi为主晶体管，其偏置均在AB类，所述晶体管M(i+1)为辅晶体管，其偏置均在C类。

本发明的有益效果为：

（1）本发明提供的驱动放大电路具有超宽带特性和温度补偿效应，且可实现较高的增益、较高的线性输出功率和较高的效率；

（2）本发明中的驱动放大电路在末级设计了改进型的行波网络，在保留了原有行波电路优点的基础上，可以有效抑制带内互调信号和谐波分量，从而实现提高电路的线性输出功率，且可使电路具有较高的效率；

（3）本发明中的驱动放大电路在前级级联了电流复用网络，在保证低功耗的同时提高了放大电路的整体增益；

（4）本发明中的驱动放大电路针对电流复用和行波网络采用了两级有源偏置网络，可以达到电路的温度补偿效应，同时降低了电路面积。

附图说明

图1为本发明提供的超宽带驱动放大电路原理图。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

实施例1：

如图1所示，一种超宽带驱动放大电路，包括第一有源偏置网络、第二有源偏置网络、电流复用网络、改进型行波网络以及输出匹配网络；

第一有源偏置网络的输入端与第一电源连接，第一有源偏置网络的第一输出端、第二输出端和第三输出端分别与电流复用网络第一输入端、第二输入端和第三输入端一一对应连接，电流复用网络的输出端与改进型行波网络的第一输入端连接；第二有源偏置网络的输入端与第二电源连接，第二有源偏置网络的第一输出端和第二输出端分别与改进型行波网络的第二输入端和第三输入端一一对应连接，改进型行波网络的输出端与输出匹配网络的输入端连接；

电流复用网络的第四输入端作为超宽带驱动放大电路的输入端，输出匹配网络的输出端作为超宽带驱动放大电路的输出端。

在本实施例中，图1中的第一有源偏置网络包括晶体管M11；晶体管M11的栅极分别与晶体管M11的漏极和电阻R1的一端连接，电阻R1的另一端作为第一有源偏置网络的第一输出端，晶体管M11的源极与接地电阻R2连接，晶体管M11的漏极还与电阻R3的一端连接，电阻R3的另一端作为第一有源偏置网络的输入端，并分别与第一电源VD1、电阻R6的一端、电感L2的一端和接地电容C5连接，电阻R6的另一端分别与接地电阻R5和电阻R4的一端连接，电阻R4的另一端作为第一有源偏置网络的第二输出端，电感L2的另一端作为第一有源偏置网络的第三输出端。

在本实施例中，图1中的第二有源偏置网络包括晶体管M12；晶体管M12的栅极分别与晶体管M12的漏极和电阻R7的一端连接，电阻R7的另一端作为第二有源偏置网络的第一输出端，晶体管M12的源极与接地电阻R8连接，晶体管M12的漏极还与电阻R9的一端连接，电阻R9的另一端作为第二有源偏置网络的输入端，并分别第二电源VD2、电阻R15的一端和电感L10的一端连接，电阻R15的另一端与接地电容C13连接，电感L10的另一端作为第二有源偏置网络的第二输出端。

本实施例中的第一有源偏置网络和第二有源偏置网络分别用于给电流复用网络和改进型行波网络提供晶体管栅压，其原理为在温度改变时，利用第一和第二有源偏置网络中晶体管（M11和M12）随温度变化的特性，从而可以补偿电路复用网络和改进型行波网络中晶体管（M1以及M3~M10）随温度变化时的栅压，进而达到电路性能温度补偿的效果。其中，由于电流复用网络中的两极晶体管电流是串流的，故只对电流复用网络中的第一级晶体管M1中的栅压采用有源偏置，第二级晶体管M2采用电阻直接分压，以减小芯片面积。

在本实施例中，图1中的电流复用网络包括晶体管M1和晶体管M2；

晶体管M1的栅极作为电流复用网络的第一输入端分别与电阻R1的另一端和电容C1的一端连接，电容C1的另一端作为电流复用网络的第四输入端，晶体管M1的源极接地，晶体管M1的漏极与微带线TL1的一端连接，微带线TL1的另一端分别与电感L1的一端和电容C2的一端连接，电容C2的另一端作为电流复用网络的第二输入端，并分别与电阻R4的另一端和晶体管M2的栅极连接，晶体管M2的源极分别与电感L1的另一端和接地电容C3连接，晶体管M2的漏极作为电流复用网络的第三输入端，并分别与电感L2的一端和微带线TL2的一端连接，微带线TL2的另一端与电容C4的一端连接，电容C4的另一端作为电流复用网络的输出端。

本实施例中的电流复用结构提高了放大电路的输出匹配阻抗，拓宽了频段，使放大电路能够在较宽的频率范围内实现更高的增益和更高的反向隔离度，这样可以使增益自均衡较易实现。其中，图1中的M1和M2两个晶体管是电流复用结构，M1和M2采用尺寸相同的晶体管，电感L1用以提供一个高阻抗通路，阻止所需频段内射频信号的通过，因此，射频信号从第一级晶体管M1的栅极进图，从电容C2进入第二级晶体管M2的栅极，最后从第二级晶体管M2的漏极流出，这样晶体管M1和晶体管M2同为共源放大结构，增益等同于两级级联结构，但是对于直流来说，晶体管M1的漏极直接与M2管的源极相连，故功耗相对于单级共源电路没有发生改变，所以本实施例中的这种电流复用技术相比两级级联结构，增益可等同于两级级联结构，功耗仅为其一半。

本实施例中，图1中的改进型行波网络包括晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9~和晶体管M10；

晶体管M3的栅极分别微带线TL4的一端、电感L3的一端和电容C6的一端连接，微带线TL4的另一端作为改进型行波网络的第二输入端分别与电阻R7的另一端和微带线TL3的一端连接，微带线TL3的另一端作为改进型行波网络的第一输入端与电容C4的另一端连接，晶体管M3的源极接地，晶体管M3的漏极与微带线TL8的一端连接，微带线TL8的另一端作为改进型行波网络的第三输入端，分别与微带线TL9的一端、电感L6的一端和电感L10的一端连接；

晶体管M4的栅极分别与电容C6的另一端和电阻R10的一端连接，电阻R10的另一端与微带线TL5的一端连接，晶体管M4的源极接地，晶体管M4的漏极与微带线TL9的另一端连接；

晶体管M5的栅极分别与电感L3的另一端、电容C7的一端和电感L4的一端连接，晶体管M5的源极接地，晶体管M5的漏极与微带线TL10的一端连接，微带线TL10的另一端分别与微带线TL11的一端、电感L6的另一端和电感L7的一端连接；

晶体管M6的栅极分别与电容C7的另一端和电阻R11的一端连接，电阻R11的另一端分别与微带线TL5的另一端和微带线TL6的一端连接，晶体管M6的源极接地，晶体管M6的漏极与微带线TL11的另一端连接；

晶体管M7的栅极分别与电感L4的另一端、电容C8的一端和电感L5的一端连接，晶体管M7的源极接地，晶体管M7的漏极与微带线TL12的一端连接，微带线TL12的另一端分别与微带线TL13的一端、电感L7的另一端和电感L8的一端连接；

晶体管M8的栅极分别与电容C8的另一端和电阻R12的一端连接，电阻R12的另一端分别与微带线TL6的另一端和微带线TL7的一端连接，晶体管M8的源极接地，晶体管M8的漏极与微带线TL13的另一端连接；

晶体管M9的栅极分别与电感L5的另一端、电容C9的一端和电阻R14的一端连接，电阻R14的另一端与接地电容C10连接，晶体管M9的源极接地，晶体管M9的漏极与微带线TL14的一端连接，微带线TL14的另一端分别与微带线TL15的一端和电感L8的另一端连接，并作为改进型行波网络的输出端；

晶体管M10的栅极分别与电容C9的另一端和电阻R13的一端连接，电阻R13的另一端分别与微带线TL7的另一端、接地电容C14和栅压VG连接，晶体管M10的源极接地，晶体管M10的漏极与微带线TL15的另一端连接。

本实施例中的改进型行波网络保留了传统行波结构具有增益平坦、频带极宽、驻波比小和重复性小的特点，相较于传统的行波电路，具体在以下几方面进行了改进；

（1）上述改进型行波网络共包括四级行波子网络，8个晶体管（M3~M10）。为了使输出效率最大化，每个晶体管大小不一样，具体地，行波子网络包括晶体管Mi和M(i+1)，其中，i=3,5,7,9；晶体管Mi为主晶体管，其偏置均在AB类，晶体管M(i+1)为辅晶体管，其偏置均在C类；从而可以实现抑制带内互调信号，提高电路的线性输出功率，每一级内两个晶体管输出端都连接一端微带线（TL8~TL15）用于调整相位延时，从而能够抑制带内谐波分量，实现良好的线性度，每一级行波子网络的射频输入端通过电感L3~L5相连，每一级合成后在通过电感L6~L8相连，这样可以满足每一级之间的传播相速尽可能一致，从而可以有效地扩宽工作带宽。

（2）本实施例中的改进型行波网络中改进了每一级行波子网络中M4、M6、M8和M10前面的RC直接并联结构，将电阻R10~R13通过微带线（TL5~TL7）连接后直接接栅压，从而将对应晶体管输入端的射频信号和直流都完全分开，该电路结构设计延续了传统行波结构直接在晶体管前面加RC并联电路的优点，即可提高电路的稳定性和增益的平坦度，同时可以进一步有效地提高线性传输功率；

（3）本实施例中的改进型行波网络的输出端去掉了传统结构中的RC到地支路，共用了输出匹配网络中的电容（C12）到地，进一步提高了电路的输出效率。

本实施例中将改进型行波结构与前面的电流复用网络相结合，可以极大地拓展放大器的带宽，同时保证了电路的高增益和较好的增益平坦度，且电路具有较高的效率和高线性输出功率。

在本实施例中，图1中的输出匹配网络包括电感L9；

电感L9的一端与微带线TL14的另一端连接，电感L9的另一端与电容C11的一端连接，电容C11的另一端与接地电容C12连接，并作为输出匹配网络的输出端。

Claims (7)

1.一种超宽带驱动放大电路，其特征在于，包括第一有源偏置网络、第二有源偏置网络、电流复用网络、改进型行波网络以及输出匹配网络；

所述第一有源偏置网络的输入端与第一电源连接，所述第一有源偏置网络的第一输出端、第二输出端和第三输出端分别与电流复用网络第一输入端、第二输入端和第三输入端一一对应连接，所述电流复用网络的输出端与改进型行波网络的第一输入端连接；所述第二有源偏置网络的输入端与第二电源连接，所述第二有源偏置网络的第一输出端和第二输出端分别与改进型行波网络的第二输入端和第三输入端一一对应连接，所述改进型行波网络的输出端与输出匹配网络的输入端连接；

所述电流复用网络的第四输入端作为所述超宽带驱动放大电路的输入端，所述输出匹配网络的输出端作为所述超宽带驱动放大电路的输出端。

2.根据权利要求1所述的超宽带驱动放大电路，其特征在于，所述第一有源偏置网络包括晶体管M11；

所述晶体管M11的栅极分别与所述晶体管M11的漏极和电阻R1的一端连接，所述电阻R1的另一端作为第一有源偏置网络的第一输出端，所述晶体管M11的源极与接地电阻R2连接，所述晶体管M11的漏极还与电阻R3的一端连接，所述电阻R3的另一端作为第一有源偏置网络的输入端，并分别与第一电源VD1、电阻R6的一端、电感L2的一端和接地电容C5连接，所述电阻R6的另一端分别与接地电阻R5和电阻R4的一端连接，所述电阻R4的另一端作为第一有源偏置网络的第二输出端，所述电感L2的另一端作为第一有源偏置网络的第三输出端。

3.根据权利要求1所述的超宽带驱动放大电路，其特征在于，所述第二有源偏置网络包括晶体管M12；

所述晶体管M12的栅极分别与所述晶体管M12的漏极和电阻R7的一端连接，所述电阻R7的另一端作为第二有源偏置网络的第一输出端，所述晶体管M12的源极与接地电阻R8连接，所述晶体管M12的漏极还与电阻R9的一端连接，所述电阻R9的另一端作为第二有源偏置网络的输入端，并分别第二电源VD2、电阻R15的一端和电感L10的一端连接，所述电阻R15的另一端与接地电容C13连接，所述电感L10的另一端作为所述第二有源偏置网络的第二输出端。

4.根据权利要求2所述的超宽带驱动放大电路，其特征在于，所述电流复用网络包括晶体管M1和晶体管M2；

所述晶体管M1的栅极作为电流复用网络的第一输入端分别与电阻R1的另一端和电容C1的一端连接，所述电容C1的另一端作为所述电流复用网络的第四输入端，所述晶体管M1的源极接地，所述晶体管M1的漏极与微带线TL1的一端连接，所述微带线TL1的另一端分别与电感L1的一端和电容C2的一端连接，所述电容C2的另一端作为电流复用网络的第二输入端，并分别与电阻R4的另一端和晶体管M2的栅极连接，所述晶体管M2的源极分别与电感L1的另一端和接地电容C3连接，所述晶体管M2的漏极作为所述电流复用网络的第三输入端，并分别与电感L2的一端和微带线TL2的一端连接，所述微带线TL2的另一端与电容C4的一端连接，所述电容C4的另一端作为电流复用网络的输出端。

5.根据权利要求3所述的超宽带驱动放大电路，其特征在于，所述改进型行波网络包括晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、晶体管M8、晶体管M9和晶体管M10；

所述晶体管M3的栅极分别微带线TL4的一端、电感L3的一端和电容C6的一端连接，所述微带线TL4的另一端作为所述改进型行波网络的第二输入端，分别与电阻R7的另一端和微带线TL3的一端连接，所述微带线TL3的另一端作为所述改进型行波网络的第一输入端与电容C4的另一端连接，所述晶体管M3的源极接地，所述晶体管M3的漏极与微带线TL8的一端连接，所述微带线TL8的另一端作为所述改进型行波网络的第三输入端，分别与微带线TL9的一端、电感L6的一端和电感L10的一端连接；

所述晶体管M4的栅极分别与电容C6的另一端和电阻R10的一端连接，所述电阻R10的另一端与微带线TL5的一端连接，所述晶体管M4的源极接地，所述晶体管M4的漏极与微带线TL9的另一端连接；

所述晶体管M5的栅极分别与电感L3的另一端、电容C7的一端和电感L4的一端连接，所述晶体管M5的源极接地，所述晶体管M5的漏极与微带线TL10的一端连接，所述微带线TL10的另一端分别与微带线TL11的一端、电感L6的另一端和电感L7的一端连接；

所述晶体管M6的栅极分别与电容C7的另一端和电阻R11的一端连接，所述电阻R11的另一端分别与微带线TL5的另一端和微带线TL6的一端连接，所述晶体管M6的源极接地，所述晶体管M6的漏极与微带线TL11的另一端连接；

所述晶体管M7的栅极分别与电感L4的另一端、电容C8的一端和电感L5的一端连接，所述晶体管M7的源极接地，所述晶体管M7的漏极与微带线TL12的一端连接，所述微带线TL12的另一端分别与微带线TL13的一端、电感L7的另一端和电感L8的一端连接；

所述晶体管M8的栅极分别与电容C8的另一端和电阻R12的一端连接，所述电阻R12的另一端分别与微带线TL6的另一端和微带线TL7的一端连接，所述晶体管M8的源极接地，所述晶体管M8的漏极与微带线TL13的另一端连接；

所述晶体管M9的栅极分别与电感L5的另一端、电容C9的一端和电阻R14的一端连接，所述电阻R14的另一端与接地电容C10连接，所述晶体管M9的源极接地，所述晶体管M9的漏极与微带线TL14的一端连接，所述微带线TL14的另一端分别与微带线TL15的一端和电感L8的另一端连接，并作为所述改进型行波网络的输出端；

所述晶体管M10的栅极分别与电容C9的另一端和电阻R13的一端连接，所述电阻R13的另一端分别与微带线TL7的另一端、接地电容C14和栅压VG连接，所述晶体管M10的源极接地，所述晶体管M10的漏极与微带线TL15的另一端连接。

6.根据权利要求5所述的超宽带驱动放大电路，其特征在于，所述输出匹配网络包括电感L9；

所述电感L9的一端与所述微带线TL14的另一端连接，所述电感L9的另一端与电容C11的一端连接，所述电容C11的另一端与接地电容C12连接，并作为输出匹配网络的输出端。

7.根据权利要求5所述的超宽带驱动放大电路，其特征在于，所述改进型行波网络包括四级行波子网络，所述行波子网络包括晶体管Mi和M(i+1)，其中，i=3,5,7,9；

所述晶体管Mi为主晶体管，其偏置均在AB类，所述晶体管M(i+1)为辅晶体管，其偏置均在C类。

Images