CN218217310U

CN218217310U - 输入匹配电路和射频电路

Info

Publication number: CN218217310U
Application number: CN202222528685.XU
Authority: CN
Inventors: 刘楠; 居宁; 杨利轩
Original assignee: Huafeng Test & Control Technology Tianjin Co ltd; Beijing Huafeng Test & Control Technology Co ltd
Current assignee: Huafeng Test & Control Technology Tianjin Co ltd; Beijing Huafeng Test & Control Technology Co ltd
Priority date: 2022-09-23
Filing date: 2022-09-23
Publication date: 2023-01-03
Anticipated expiration: 2032-09-23

Abstract

本申请涉及一种输入匹配电路和射频电路。其中，输入匹配电路包括至少三个级联的微带线、至少一个扇形线和均衡电路。其中，第一级微带线用于接收射频信号，最后一级微带线用于连接射频器件，如功率放大器件。均衡电路与相邻两个微带线之间的串联支路串联连接，一方面降低了射频信号中的低频信号的增益，起到增益均衡器的作用，另一方面提高了输入匹配电路应用于射频电路的稳定性，使其在全工作频带内能够稳定运行。扇形线与相邻两个微带线之间的串联支路并联连接，或扇形线与微带线和均衡电路的串联支路并联连接，替代了L形微带线，有效地拓展了输入匹配电路的带宽，保证了在工作频带内具有较高的增益平坦度，进而扩展了输入匹配电路的适用范围。

Description

输入匹配电路和射频电路

技术领域

本申请涉及射频电路技术领域，特别是涉及输入匹配电路和射频电路。

背景技术

随着移动通信和雷达技术的不断演进，对射频高功率芯片的工作频段需求量越来越大。射频高功率芯片的测试是通过功率放大器，将信号源的信号放大到射频高功率芯片所需要的功率值，再发送给射频高功率芯片。由于信号源或射频发射组件输出的射频信号的信号幅度有限，而且射频高功率芯片的增益较低，因此不能有效地测试射频高功率芯片的饱和输出性能。

在相关技术中，为了提高射频信号的信号幅度，一般会在功率放大器的输入侧增加输入匹配电路，但是一般的输入匹配电路的增益平坦度差，无法满足多标准多模式射频高功率芯片的测试需求。

实用新型内容

基于此，有必要针对上述技术问题，提供一种输入匹配电路和射频电路。

本申请实施例提供了一种输入匹配电路，包括：

至少三个级联的微带线，其中，第一级所述微带线用于接收射频信号，最后一级所述微带线用于连接射频器件；

均衡电路，与相邻两个所述微带线之间的串联支路串联连接，用于降低所述射频信号中的低频信号的增益；

至少一个扇形线，所述扇形线与相邻两个所述微带线之间的串联支路并联连接，或所述扇形线与所述微带线和所述均衡电路的串联支路并联连接。

在其中一个实施例中，所述输入匹配电路包括至少两个扇形线，其中，各所述扇形线与不同的所述串联支路并联连接。

在其中一个实施例中，所述输入匹配电路包括至少两个扇形线，其中两个所述扇形线对称设置于任一所述串联支路的两侧，且分别与所述串联支路上的同一连接点并联连接。

在其中一个实施例中，所述输入匹配电路包括：第一扇形线、第二扇形线、第三扇形线、第四扇形线以及级联的第一微带线、第二微带线、第三微带线、第四微带线、第五微带线和第六微带线；其中，所述第一微带线用于接收所述射频信号，所述第六微带线用于连接所述射频器件；所述第一扇形线与所述第一微带线和所述第二微带线之间的串联支路并联连接；所述第二扇形线与所述第二微带线和所述第三微带线之间的串联支路并联连接；所述第三扇形线与所述第三微带线和所述第四微带线之间的串联支路并联连接；所述第四扇形线与所述第五微带线和所述第六微带线之间的串联支路并联连接；

所述均衡电路与所述第四微带线和所述第五微带线之间的串联支路串联连接。

上述实施例提供的输入匹配电路，包括至少三个级联的微带线、至少一个扇形线和均衡电路。其中，第一级微带线用于接收射频信号，最后一级微带线用于连接射频器件。均衡电路与相邻两个微带线之间的串联支路串联连接，一方面降低了射频信号中的低频信号的增益，起到增益均衡器的作用，另一方面提高了输入匹配电路应用于射频电路的稳定性，使其在全工作频带内能够稳定运行。扇形线与相邻两个微带线之间的串联支路并联连接，或扇形线与微带线和均衡电路的串联支路并联连接，替代了L形微带线，有效地拓展了输入匹配电路的带宽，保证了在工作频带内具有较高的增益平坦度，进而扩展了输入匹配电路的适用范围。

本申请实施例还提供了一种射频电路，所述射频电路包括：

如上述任一实施例所述的输入匹配电路；

功率放大器件，所述功率放大器件的栅极与所述输入匹配电路中最后一级微带线连接，所述功率放大器用于对来自所述输入匹配电路的所述射频信号进行功率放大处理；

输出匹配电路，所述输出匹配电路的第一端与所述功率放大器件的漏极连接，所述输出匹配电路的第二端用于连接其他射频器件；

偏置电路，所述偏置电路的第一偏置端与所述功率放大器件的栅极和所述输入匹配电路中最后一级微带线之间的串联支路并联连接，所述偏置电路的第二偏置端与所述功率放大器件的漏极和所述输出匹配电路的第一端之间的串联支路并联连接，用于调节所述功率放大器件的偏置电压。

在其中一个实施例中，所述输出匹配电路包括：

谐波匹配电路；所述谐波匹配电路的第一端分别与所述功率放大器件的漏极、所述偏置电路的第二偏置端连接，所述谐波匹配电路用于控制二次谐波阻抗呈短路状态；

基波匹配电路；所述基波匹配电路的第一端与所述谐波匹配电路的第二端连接，所述基波匹配电路的第二端用于连接所述其他射频器件并降低所述输出匹配电路的Q值。

在其中一个实施例中，所述谐波匹配电路包括第七微带线和第八微带线；其中，所述第七微带线的第一端分别与所述功率放大器件的漏极、所述偏置电路的第二偏置端连接，所述第七微带线的第二端分别与所述基波匹配电路的第一端、所述第八微带线的第一端连接，所述第八微带线的第二端悬空。

在其中一个实施例中，所述谐波匹配电路还包括第九微带线和第十微带线；其中，所述第七微带线的第二端分别与所述第八微带线的第一端、所述第九微带线的第一端连接，所述第九微带线的第二端分别与所述基波匹配电路的第一端、所述第十微带线的第一端连接，所述第十微带线的第二端悬空。

在其中一个实施例中，所述基波匹配电路包括第十一微带线、第十二微带线、第十三微带线和第十四微带线；所述第十一微带线的第一端与所述谐波匹配电路的第二端连接，所述第十一微带线的第二端分别与所述第十二微带线的第一端、所述第十三微带线的第一端连接，所述第十二微带线的第二端与所述第十四微带线的第一端连接，所述第十二微带线的第二端用于连接其他射频器件，所述第十三微带线的第二端悬空、所述第十四微带线的第二端悬空。

在其中一个实施例中，所述基波匹配电路包括第十五微带线、第十六微带线、第五扇形线和第六扇形线；其中，所述第十五微带线的第一端与所述谐波匹配电路的第二端连接，所述第十五微带线的第二端分别与所述第十六微带线的第一端、所述第五扇形线连接，所述第十六微带线的第二端与所述第六扇形线连接，所述第十六微带线的第二端用于连接所述其他射频器件。

上述实施例提供的射频电路，该射频电路包括输入匹配电路、功率放大器件、偏置电路和输出匹配电路。其中，输入匹配电路包括至少三个级联的微带线、至少一个扇形线和均衡电路，有效地拓展了带宽，保证了射频电路在工作频带内具有高平坦度，进而扩展了射频电路的适用范围，降低了射频信号中的低频信号的增益，提高了射频电路的稳定性，使其在全工作频带内能够稳定运行。功率放大器件的栅极与输入匹配电路中最后一级微带线连接，功率放大器用于对来自输入匹配电路的射频信号进行功率放大处理，提高了射频电路输出的射频信号功率，以满足其他射频器件对射频信号的功率需求，拓展了射频电路的适用范围，并且降低了射频电路的输入输出回波损耗，利于前后级匹配电路设计。输出匹配电路的第一端与功率放大器件的漏极连接，输出匹配电路的第二端用于连接其他射频器件。偏置电路的第一偏置端与功率放大器件的栅极和输入匹配电路中最后一级微带线之间的串联支路并联连接，偏置电路的第二偏置端与功率放大器件的漏极和输出匹配电路的第一端之间的串联支路并联连接，用于调节所述功率放大器件的偏置电压。

附图说明

图1为本申请实施例提供的一种输入匹配电路结构示意图；

图2为本申请实施例提供的另一种输入匹配电路结构示意图；

图3为本申请实施例提供的另一种输入匹配电路结构示意图；

图4为本申请实施例提供的另一种输入匹配电路结构示意图；

图5为本申请实施例提供的另一种输入匹配电路结构示意图；

图6为本申请实施例提供的一种扇形线的等效电路结构示意图；

图7为本申请实施例提供的另一种输入匹配电路结构示意图；

图8为本申请实施例提供的另一种输入匹配电路结构示意图；

图9为本申请实施例提供的一种图8所示输入匹配电路的等效低通滤波器的结构示意图；

图10为本申请实施例提供的另一种输入匹配电路结构示意图；

图11为本申请实施例提供的图10所示输入匹配电路对应的印制板示意图；

图12为本申请实施例提供的一种射频电路框架示意图；

图13为本申请实施例提供的另一种射频电路框架示意图；

图14为本申请实施例提供的一种栅极偏置电路结构示意图；

图15为本申请实施例提供的一种漏极偏置电路结构示意图；

图16为本申请实施例提供的另一种射频电路的框架示意图；

图17为本申请实施例提供的一种谐波匹配电路结构示意图；

图18为本申请实施例提供的另一种谐波匹配电路结构示意图；

图19为本申请实施例提供的一种基波匹配电路结构示意图；

图20为本申请实施例提供的另一种基波匹配电路结构示意图；

图21为本申请实施例提供的另一种基波匹配电路结构示意图；

图22为本申请实施例提供的另一种射频电路框架示意图；

图23为本申请实施例提供的另一种射频电路框架示意图；

图24为本申请实施例提供的一种射频电路结构示意图；

图25为本申请实施例提供的一种输入匹配电路的频率响应示意图；

图26为本申请实施例提供的一种射频电路增益对比示意图；

图27为本申请实施例提供的一种射频电路回波损耗对比示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在相关技术中，输入匹配电路包括多个级联的微带线、多个并联的微带线和RC并联电路。其中串联和并联的微带线构成微带T结构或级联微带L结构，其带宽较窄，增益低、增益平坦度差，在一个倍频程增益平坦度达到±2dB以上。由于增益平坦度差造成频率响应校准复杂，校准时频率范围通常会很窄，这就无法满足射频高功率芯片宽带需求。基于此，本申请提供了一种输入匹配电路和射频电路，可以在满足射频高功率芯片的宽带需求的同时，保证较高的增益平坦度。

参见图1，图1为本申请实施例提供的一种输入匹配电路结构示意图。本申请实施例提供的一种输入匹配电路包括至少三个级联的微带线、至少一个扇形线和均衡电路。图1示出了m个扇形线、n个级联的微带线和均衡电路10。其中，n个级联的微带线包括级联的微带线TLX1、微带线TLX2……微带线TLXn-1和微带线TLXn，n为大于或等于3的整数。第一级微带线即微带线TLX1的输入端作为射频输入端，用于接收射频信号，最后一级微带线即微带线TLXn的输出端作为射频输出端，用于连接射频器件。射频器件包括但不限于功率放大器件等。m个扇形线包括扇形线TLY1……扇形线TLYm-1和扇形线TLYm，m为大于或等于1的整数。扇形线TLY1与相邻两个微带线TLX1和微带线TLX2之间的串联支路并联连接。扇形线TLYm-1与微带线TLXn-1和均衡电路10的第一端之间的串联支路并联连接。扇形线TLYm与均衡电路10的第二端和微带线TLXn之间的串联支路并联连接。均衡电路10与相邻两个微带线TLXn-1和微带线TLXn之间的串联支路串联连接。均衡电路10用于降低射频信号中的低频信号的增益。均衡电路10的具体结构可以根据实际应用场景设定，在此不作任何限定。

下面结合图2以输入匹配电路包括三个级联的微带线、一个扇形线和均衡电路对本申请实施例中的输入匹配电路进行说明。其中，三个级联的微带线包括微带线TL2、微带线TL3和微带线TL4。微带线TL2作为第一级，其第一端作为输入匹配电路的射频输入端，用于接收射频信号。微带线TL2的第二端分别与扇形线TL1、微带线TL3的第一端连接，即扇形线TL1与微带线TL2的第二端和微带线TL3之间的串联支路并联连接。微带线TL3的第二端与均衡电路10的第一端连接，均衡电路10的第二端与微带线TL4的第一端连接。微带线TL4作为最后一级，微带线TL4的第二端作为输入匹配电路的射频输出端，用于连接射频器件。

如图3和图4所示，在其中一个实施例中，输入匹配电路可包括至少两个扇形线，其中，各扇形线与不同的串联支路并联连接。扇形线的数量增加，微带线的数量也随之对应增加。增加的微带线可以与任一相邻两个微带线之间的串联支路串联连接，也可以与任一微带线和均衡电路之间的串联支路串联连接。

为了更好的理解，以输入匹配电路包括四个级联的微带线以及两个扇形线为例进行说明。参见图3和图4，图3和图4均为本申请实施例提供的另一种输入匹配电路结构示意图。如图3和图4所示的输入匹配电路，均包括图2所示的扇形线TL1、微带线TL2、微带线TL3、微带线TL4和均衡电路10，还包括扇形线TL5和微带线TL6。

如图3所示的输入匹配输入电路，微带线TL2作为第一级，微带线TL2未与微带线TL3连接的一端作为输入匹配电路的射频输入端，用于接收射频信号。微带线TL2、微带线TL3、均衡电路10、微带线TL4、微带线TL6依次串联连接。微带线TL6作为最后一级，微带线TL6未与微带线TL4连接的一端作为输入匹配电路的射频输出端，用于连接射频器件。扇形线TL1与微带线TL2和微带线TL3之间的串联支路并联连接。扇形线TL5与微带线TL4和微带线TL6之间的串联支路并联连接。

如图4所示的输入匹配输入电路，微带线TL6作为第一级，微带线TL6未与微带线TL2连接的一端作为输入匹配电路的射频输入端，用于接收射频信号。微带线TL6、微带线TL2、微带线TL3、均衡电路10、微带线TL4依次串联连接。微带线TL4作为最后一级，微带线TL4未与均衡电路10连接的一端作为输入匹配电路的射频输出端，用于连接射频器件。扇形线TL5与微带线TL6和微带线TL2之间的串联支路并联连接。扇形线TL1与微带线TL2和微带线TL3之间的串联支路并联连接。

上述实施例提供的输入匹配电路增加了扇形线和微带线，进一步扩展了输入匹配电路的带宽，保证了在工作频带内具有高平坦度，进一步扩展了输入匹配电路的适用范围。

如图5所示，在其中一个实施例中，输入匹配电路包括至少两个扇形线，其中两个扇形线对称设置于任一串联支路的两侧，且分别与串联支路上的同一连接点并联连接。对称设置于任一串联支路两侧的两个扇形线构成蝴蝶型扇形线(butterfly Stub)。

为了更好的理解，下面以输入匹配电路包括三个级联的微带线以及两个扇形线进行示例形的说明。图5在图2所示的输入匹配电路的基础上，包括扇形线TL1、微带线TL2、微带线TL3、微带线TL4和均衡电路10，还包括扇形线TL7。其中，微带线TL2、微带线TL3、均衡电路10和微带线TL4依次串联连接。扇形线TL7和扇形线TL1对称设置于微带线TL2和微带线TL3之间的串联支路的两侧，构成蝴蝶型扇形线。

上述实施例提供的输入匹配电路增加了扇形线，将两个扇形线对称设置于两个相邻微带线之间的串联支路的两侧，构成蝴蝶型扇形线，进一步扩展了输入匹配电路的带宽，保证了输入匹配电路在工作频带内具有高平坦度，进一步扩展了输入匹配电路的适用范围。

参见图6，图6为本申请实施例提供的一种扇形线的等效电路结构示意图。如图6所示，扇形线的等效电路包括等效电容C_RS和等效电感L_RS，其中，等效电感L_RS的第一端与任一相邻两个微带线之间的串联支路并联连接，或等效电感L_RS的第一端与微带线和均衡电路之间的串联支路并联连接，等效电感L_RS的第二端经等效电容C_RS接地。

如图6所示，扇形线的等效电路包括的等效电容的电容值和等效电感的电感值与扇形线的扇形尺寸满足如下关系式：

在公式(1)和(2)中，L_RS表示等效电感的电感值；C_RS表示等效电容的电容值；h表示扇形线的介电质厚度；θ_RS表示扇形线的扇形角度，单位为弧度；c表示光速；ε_eff表示扇形线的有效介电常数；R_RS表示扇形线的外径，r_RS表示扇形线径的内径。

在其中一个实施例中，各扇形线的特性阻抗均在70Ω～100Ω，扇形角度均在90度～110度即上述θ_RS的取值范围为[90°,110°],换算成弧度为

外径均在3mm～5.5mm即上述R_RS的取值范围为[3mm,5.5mm]，内径均在0.3mm～0.8mm即上述r_RS的取值范围为[0.3mm,0.8mm]。因此，上述公式(1)中

的取值范围在

等效电感的电感值L_RS的取值范围为[1.07h*10^-6,3.85h*10^-6]s/m，等效电容的电容值C_RS的取值范围为

在其中一个实施例中，各微带线的形状为T形。

在其中一个实施例中，各微带线的电长度均满足如下关系式：

其中，R₀表示输入匹配电路等效低通滤波器的特性阻抗；L表示低通滤波器的电感值；Z_H表示微带线的特性阻抗。当

时，且Z_H为高阻抗。可选的，Z_H可为70Ω～100Ω。

在实际应用中，可以根据输入匹配电路的输入阻抗和工作频带设计与输入匹配电路等效的低通滤波器，作为输入匹配电路的原型。低通滤波器的类型可以根据实际需求进行设定，在此不作任何限定。可选的，低通滤波器为切比雪夫型滤波器。低通滤波器的具体结构可以根据输入匹配电路的带宽需求进行设定。可选的，低通滤波器为包括电感和电容的电感电容(LC)低通滤波器。其中，输入匹配电路的输入阻抗可以通过源端牵引(SourcePull)获得。

为了更好的理解，以LC低通滤波器作为输入匹配电路的等效低通滤波器为例，则输入匹配电路的扇形线可以等效为LC低通滤波器的电容，输入匹配电路的微带线可以等效为LC低通滤波器的电感。LC低通滤波器包括电感的电感值和电容的电容值分别满足如下关系式：

其中，L_n表示低通滤波器电感的电感值；C_n表示低通滤波器电容的电容值；g_n表示低通滤波器的原件值；R₀表示低通滤波器的特性阻抗；ω_c表示低通滤波器的截止频率。在实际应用中，可以由多阶切比雪夫滤波器原型，如7阶，设计为更多阶切比雪夫滤波器原型，即增加输入匹配电路中级联的微带线和扇形线的数量，进一步提高输入匹配电路的工作带宽。

在其中一个实施例中，各微带线的特性阻抗均在70Ω～100Ω，电长度均在20度～40度。

在其中一个实施例中，输入匹配电路的均衡电路包括并联连接的第一电阻和第一电容，也就是，均衡电路为电阻电容(RC)并联网路。其中，第一电阻的第一端和第一电容的第一端连接的第一公共端与前一级的微带线连接，第一电阻的第二端和所述第一电容的第二端连接的第二公共端与后一级的微带线连接。

为了更好的理解，结合图2和图7对上述实施例进行说明。图7在图2所示的输入匹配电路的基础上，均衡电路10包括并联连接的第一电阻R1和第一电容C1。其中，第一电阻R1的第一端和第一电容C1的第一端连接的第一公共端与前一级的微带线即微带线TL3连接，第一电阻R1的第二端和第一电容C1的第二端连接的第二公共端与后一级的微带线即微带线TL4连接。

上述实施例提供的输入匹配电路，均衡电路包括并联连接的第一电阻和第一电容，一方面降低了射频信号中低频信号的增益，起到了增益均衡器的作用，另一方面提高了输入匹配电路的稳定性，使其在全工作频带内能够稳定运行。相较于低通滤波器原型如切比雪夫型滤波器，在输入匹配电路增加RC并联网络，使得输入匹配电路频率响应低频插损大、高频插损小，可用于补偿后续连接的射频器件如功率放大器件的频率响应特性，提高了输入匹配电路的增益平坦度，也提高了在工作频带内射频信号中低频信号的增益平坦度。

在其中一个实施例中，均衡电路包括均衡器。均衡器可以根据实际应用需求设定具体的结构，在此不作任何限定。可选的，均衡器包括并联连接的电感和电阻。

上述实施例提供的输入匹配电路中的均衡电路包括均衡器，一方面降低了射频信号中低频信号的增益，另一方面提高了输入匹配电路应用于射频电路的稳定性，使其在全工作频带内能够稳定运行。

为了更好的理解，下面以六个级联的微带线、四个扇形线和均衡电路，并结合图3和图8对上述实施例提供的输入匹配电路进行说明。图8在图3所示的输入匹配电路基础上，增加了两个级联的微带线和两个扇形线。如图8所示，输入匹配电路包括第一微带线TL7、第二微带线TL8、第三微带线TL2、第四微带线TL3、第五微带线TL4、第六微带线TL6、第一扇形线TL9、第二扇形线TL10、第三扇形线TL1、第四扇形线TL5和均衡电路10。

第一微带线TL7作为第一级，第一微带线TL7的第一端作为输入匹配电路的射频输入端，用于接收射频信号。第一微带线TL7、第二微带线TL8、第三微带线TL2、第四微带线TL3、均衡电路10、第五微带线TL4和第六微带线TL6依次串联连接。第一扇形线TL9与第一微带线TL7的第二端和第二微带线TL8之间的串联支路并联连接。第二扇形线TL10与第二微带线TL8和第三微带线TL2之间的串联支路并联连接。第三扇形线TL1与第三微带线TL2和第四微带线TL3之间的串联支路并联连接。均衡电路10与第四微带线TL3和第五微带线TL4之间的串联支路串联连接。第四扇形线TL5与第五微带线TL4和第六微带线TL6之间的第一端串联支路并联连接。第六微带线TL6作为最后一级，第六微带线TL6的第二端作为输入匹配电路的射频输出端，用于连接射频器件。

上述实施例提供的输入匹配电路，包括六个级联的微带线、四个扇形线和均衡电路。其中，第一微带线用于接收射频信号，第六微带线用于与射频器件连接。扇形线与相邻两个微带线之间的串联支路并联连接，替代了L形微带线，有效地拓展了带宽，保证了在工作频带内具有高平坦度，进而扩展了输入匹配电路的适用范围。此外，均衡电路与相邻两个微带线之间的串联支路串联连接，一方面降低了射频信号中低频信号的增益，起到增益均衡器的作用，另一方面提高了输入匹配电路应用于射频电路的稳定性，使得其在全工作频带内能够稳定运行。

参见图9，图9为本申请实施例提供的一种图8所示输入匹配电路的等效低通滤波器的结构示意图。如图9所示，该低通滤波器包括四个电容和三个级联的电感。低通滤波器输出阻抗为Zin，且为功率放大器件的输入阻抗，系统特性阻抗为Z0，一般的为50Ω。其中，三个级联的电感包括电感L1′、电感L2′和电感L3′。电感L1′作为第一级，电感L3′作为最后一级。四个电容包括电容C2′、电容C3′、电容C4′和电容C5′。其中，电容C2′的第一端与电感L1′的输入端连接，电容C2′的第二端接地。电容C3′的第一端与电感L1′和电感L2′之间的串联支路并联连接，电容C3′的第二端接地。电容C4′的第一端与电感L2′和电感L3′之间的串联支路并联连接，电容C4′的第二端接地。电容C5′的第一端与电感L3′的输出端连接，电容C5′的第二端接地。也就是说，图8所示的第一微带线TL7和第二微带线TL8等效为电感L1′，第三微带线TL2和第四微带线TL3等效为电感L2′，第五微带线TL4和第六微带线TL6等效为电感L3′，第一扇形线TL9等效为电容C2′，第二扇形线TL10等效为电容C3′，第三扇形线TL1等效为电容C4′，第四扇形线TL5等效为电容C5′。基于此，相较于图9的等效低通滤波器，图8所示的输入匹配电路增加了均衡电路10。

上述实施例提供的输入匹配电路，根据输入匹配电路的输入阻抗和工作频带设计低通滤波器原型，从而能够根据低通滤波器原型所包括的电感和电容确定输入匹配电路与之对应的微带线和扇形线，实现了对输入匹配电路的设计以满足带宽需求。

在其中一个实施例中，输入匹配电路在工作频带内频响特性为正斜率特性。其中，频响特性用于表示增益平坦度与频率之间的关系。频率越高，增益越高。

参见图10，图10为本申请实施例提供的另一种输入匹配电路结构示意图。如图10所示，该输入匹配电路包括图8所示的六个级联的微带线、四个扇形线和均衡电路10。其中，均衡电路10为图7所示的RC并联电路，包括并联的第一电阻R1和第一电容C1。第一电阻R1的第一端和第一电容C1的第一端连接的第一公共端与前一级的微带线即第四微带线TL3连接，第一电阻R1的第二端和第一电容C1的第二端连接的第二公共端与后一级的微带线即第五微带线TL4连接。六个微带线和四个扇形线的连接关系可参见上述有关图8的介绍，在此不再赘述。图11为本申请实施例提供的图10所示输入匹配电路对应的印制板示意图。

参见图12，图12为本申请实施例提供的一种射频电路框架示意图。如图12所示，该射频电路包括输入匹配电路20、功率放大器件30、偏置电路40和输出匹配电路50。其中，输入匹配电路20可以是上述任一实施例所述的输入匹配电路。输入匹配电路20的第一级微带线的第一端作为射频电路的射频输入端，用于接收射频信号，输入匹配电路20的最后一级微带线分别与功率放大器件30的栅极、偏置电路40的第一偏置端连接。

功率放大器件30的漏极分别与偏置电路40的第二偏置端、输出匹配电路50的第一端连接。功率放大器件30用于对来自输入匹配电路20的射频信号进行功率放大处理。可选的，功率放大器件30为功率放大晶体管，如氮化镓(GaN)高电子迁移率晶体管(Highelectron mobility transistor,HEMT)。可选的，GaN HEMT的型号为功率为10W的CG2H40010F。

偏置电路40的第一偏置端与输入匹配电路20的最后一级微带线和功率放大器件30的栅极之间的串联支路并联连接，偏置电路40的第二偏置端与功率放大器件30的漏极和输出匹配电路50的第一端之间的串联支路并联连接。偏置电路40用于调节功率放大器件30的偏置电压。

输出匹配电路50的第二端作为射频电路的射频输出端，可以用于与其他射频器件连接，如射频高功率芯片。输出匹配电路50用于将射频电路的输出阻抗匹配为预设阻抗。其中，预设阻抗可以预先设定，在此不作任何限定。

上述实施例提供的射频电路，该射频电路包括输入匹配电路、功率放大器件、偏置电路和输出匹配电路。其中，输入匹配电路包括至少三个级联的微带线、至少一个扇形线和均衡电路，有效地拓展了带宽，保证了射频电路在工作频带内具有高平坦度，进而扩展了射频电路的适用范围，降低了射频信号中低频信号的增益，提高了射频电路的稳定性，使其在全工作频带内能够稳定运行。此外，功率放大器件的栅极与输入匹配电路中最后一级微带线连接，功率放大器用于对来自输入匹配电路的射频信号进行功率放大处理，提高了射频电路输出的射频信号功率，以满足其他射频器件对射频信号的功率需求，拓展了射频电路的适用范围，并且降低了射频电路的输入输出回波损耗，利于前后级匹配电路设计。输出匹配电路的第一端与功率放大器件的漏极连接，输出匹配电路的第二端用于连接其他射频器件。偏置电路的第一偏置端与功率放大器件的栅极和输入匹配电路中最后一级微带线之间的串联支路并联连接，偏置电路的第二偏置端与功率放大器件的漏极和输出匹配电路的第一端之间的串联支路并联连接，偏置电路用于调节功率放大器件的偏置电压。

在其中一个实施例中，上述射频电路中的偏置电路包括栅极偏置电路和漏极偏置电路。为了更好的理解，参见图13，图13为本申请实施例提供的另一种射频电路框架示意图。如图13所示，该射频电路包括输入匹配电路20、功率放大器件30、栅极偏置电路401、漏极偏置电路402和输出匹配电路50。其中，栅极偏置电路401与功率放大器件30的栅极连接，即栅极偏置电路401与功率放大器件30的栅极和输入匹配电路20最后一级微带线之间的串联支路并联连接。栅极偏置电路401用于调节功率放大器件30的栅极偏置电压。漏极偏置电路402与功率放大器件30的漏极连接，即漏极偏置电路402与功率放大器件30的漏极和输出匹配电路50的第一端之间的串联支路并联连接。漏极偏置电路402用于调节功率放大器件30的漏极偏置电压。输入匹配电路20、功率放大器件30和输出匹配电路50可参见上述图12相关内容，在此不再赘述。

上述实施例提供的射频电路，其中偏置电路包括栅极偏置电路和漏极偏置电路，两者相互配合，用于调节功率放大器件的栅极偏置电压和漏极偏置电压，使得功率放大器件具有较高的线性度和输出功率。

参见图14，图14为本申请实施例提供的一种栅极偏置电路结构示意图。如图14所示，该栅极偏置电路包括电感L1、微带线TL25、电容C2和栅极电压源VGS。其中，电感L1的第一端与功率放大器件的栅极连接，电感L1的第二端与微带线TL25的第一端连接，微带线TL25的第二端分别与电容C2的第一端、栅极电压源VGS连接，电容C2的第二端接地。可选的，电感L1为15nH～20nH，微带线TL25的电长度为10度～30度，电容C2为15pF～22pF。

上述实施例提供的射频电路，其中栅极偏置电路包括电感、微带线、电容和栅极电压源，用于调节功率放大器件的栅极偏置电压，使得功率放大器件具有较高的线性度和输出功率。

参见图15，图15为本申请实施例提供的一种漏极偏置电路结构示意图。如图15所示，该栅极偏置电路包括电感L2、微带线TL26、电容C3和漏极电压源VDS。其中，电感L2的第一端与功率放大器件的漏极连接，电感L2的第二端与微带线TL26的第一端连接，微带线TL26的第二端分别与电容C3的第一端、漏极电压源VDS连接，电容C3的第二端接地。可选的，电感L2为15nH～20nH，微带线TL25的电长度为10度～30度，电容C2为15pF～22pF。

上述实施例提供的射频电路，其中漏极偏置电路包括电感、微带线、电容和漏极电压源，用于调节功率放大器件的漏极偏置电压，使得功率放大器件具有较高的线性度和输出功率。

在其中一个实施例中，上述输出匹配电路包括谐波匹配电路和基波匹配电路。参见图16，图16为本申请实施例提供的另一种射频电路的框架示意图。如图16所示，该射频电路包括输入匹配电路20、功率放大器件30、偏置电路40、谐波匹配电路501和基波匹配电路502。其中，功率放大器件30的漏极分别与偏置电路40的第二偏置端、谐波匹配电路501的第一端连接。谐波匹配电路501的第二端与基波匹配电路502的第一端连接。谐波匹配电路501用于控制二次谐波阻抗呈短路状态，而对基波阻抗没有影响。基波匹配电路502第二端作为射频电路的射频输出端，用于连接其他射频器件。基波匹配电路502用于降低输出匹配电路的Q值。射频电路的基波和二次谐波最佳负载阻抗可以由负载牵引(Load Pull)获得。

上述实施例提供的射频电路，其中输出匹配电路包括谐波匹配电路和基波匹配电路。其中，谐波匹配电路用于控制二次谐波阻抗呈短路状态，从而在工作频带内呈现纯电抗特性，从而减小输入匹配电路对基波的影响，使得功率放大器件能够工作于连续J类，拓展了射频电路的带宽，提高了射频电路的工作效率。基波匹配电路用于连接其他射频器件，并降低输出匹配电路的Q值，从而使得射频电路可以在全工作频带内实现宽带匹配。

参见图17，图17为本申请实施例提供的一种谐波匹配电路结构示意图。如图17所示，该谐波匹配电路包括第七微带线TL11和第八微带线TL12。其中，第七微带线TL11的第一端与功率放大器件的漏极连接，第七微带线TL11的第二端分别与基波匹配电路的第一端、第八微带线TL12第一端连接，第八微带线TL12的第二端悬空。可选的，第七微带线TL11的形状为T形。

上述实施例提供的射频电路，其中谐波匹配电路包括第七微带线和第八微带线，构成L形匹配结构，用于控制二次谐波阻抗呈短路状态，且利用“波形工程”，使得功率放大器件二次谐波实部为0，从而在工作频带内呈现纯电抗特性，从而减小匹配电路对基波的影响，使得功率放大器件能够工作于连续J类，拓展了带宽，提高了效率。

在其中一个实施例中，第七微带线的电长度为40度～50度，所述第八微带线的电长度为10度～30度。

参见图18，图18为本申请实施例提供的另一种谐波匹配电路结构示意图。如图18所示，该谐波匹配电路包括第七微带线TL11和第八微带线TL12，还包括第九微带线TL13和第十微带线TL14。其中，第七微带线TL11的第一端与功率放大器件的漏极连接，第七微带线TL11的第二端分别与第八微带线TL12的第一端、第九微带线TL13的第一端连接，第九微带线TL13的第二端分别与基波匹配电路的第一端、第十微带线TL14的第一端连接，第八微带线TL12的第二端和第十微带线TL14的第二端均悬空。可选的，第七微带线TL11和第九微带线TL13的形状均为T形。

上述实施例提供的射频电路，其中谐波匹配电路包括第七微带线和第八微带线，还包括第九微带线和第十微带线，在第一个L形匹配结构的基础上增加了第二个L形匹配结构，用于控制三次谐波阻抗呈短路状态或开路状态，使得功率放大器件能够工作于连续F类、连续J类、逆连续F类或逆连续J类，进一步提高了射频电路的输出功率和工作效率。

参见图19，图19为本申请实施例提供的一种基波匹配电路结构示意图。如图19所示，该基波匹配电路包括第十一微带线TL15、第十二微带线TL16、第十三微带线TL17和第十四微带线TL18。其中，第十一微带线TL15的第一端与谐波匹配电路的第二端连接，第十一微带线TL15的第二端分别与第十二微带线TL16的第一端、第十三微带线TL17的第一端连接，第十二微带线TL16的第二端与第十四微带线TL18的第一端连接，第十二微带线TL16的第二端作为射频电路的射频输出端，用于连接其他射频器件，第十三微带线TL17的第二端和第十四微带线TL18的第二端均悬空。可选的，第十一微带线TL15和第十二微带线TL16的形状均为T形。

上述实施例提供的射频电路，其中基波匹配电路包括第十一微带线、第十二微带线、第十三微带线和第十四微带线，共同构成双L形匹配结构，有效地降低了输出匹配电路的Q值，从而使得射频电路可以在全工作频带内实现宽带匹配。第十三微带线和第十四微带线的第二端均悬空，即为开路微带线，起到接地电容的作用。谐波匹配电路输出端对基波匹配电路呈开路状态，因此基波匹配电路的基波阻抗主要由第十一微带线、第十二微带线、第十三微带线和第十四微带线决定，可以通过Load Pull确定基波阻抗。

在其中一个实施例中，第十一微带线和第十二微带线的电长度均在40度～50度，第十三微带线和第十四微带线的电长度均在10度～30度。

参见图20，图20为本申请实施例提供的另一种基波匹配电路结构示意图。如图20所示，该基波匹配电路包括第十五微带线TL19、第十六微带线TL20、第五扇形线TL21和第六扇形线TL22。第十五微带线TL19的第一端与谐波匹配电路的第二端连接，第十五微带线TL19的第二端分别与第十六微带线TL20的第一端、第五扇形线TL21连接，第十六微带线TL20的第二端与第六扇形线TL22连接，第十六微带线TL20的第二端作为射频电路的射频输出端，用于连接其他射频器件。

上述实施例提供的射频电路，其中基波匹配电路包括第十五微带线、第十六微带线、第五扇形线和第六扇形线，有效地降低了输出匹配电路的Q值，从而使得射频电路可以在全工作频带内实现宽带匹配，进一步提高了射频电路的工作带宽。

参见图21，图21为本申请实施例提供的另一种基波匹配电路结构示意图。如图21所示，该基波匹配电路包括图17所示的第十五微带线TL19、第十六微带线TL20、第五扇形线TL21和第六扇形线TL22，还包括第七扇形线TL23和第八扇形线TL24。其中，第七扇形线TL23和第五扇形线TL21对称设置于第十五微带线TL19的第二端和第十六微带线TL20的第一端连接之间的串联支路的两侧，第八扇形线TL24和第六扇形线TL22对称设置于第十六微带线TL20的第二端的两侧。

上述实施例提供的射频电路，其中基波匹配电路包括第十五微带线、第十六微带线、第五扇形线和第六扇形线，还包括第七扇形线和第八扇形线。其中，第五扇形线和第七扇形线、第六扇形线和第八扇形线分别构成蝴蝶型扇形线，进一步提高了射频电路的工作带宽。

在其中一个实施例中，功率放大器件在静态工作点的漏极电压Vds设定为28V，漏极电流Ids可以设定在200mA～400mA。

参见图22，图22为本申请实施例提供的另一种射频电路结构示意图。如图22所示，该射频电路包括输入匹配电路20、功率放大器件30、偏置电路40和输出匹配电路50，还包括第十七微带线TL27、第十八微带线TL28、第二电容C4和第三电容C5。其中，第十七微带线TL27的第一端作为射频电路的射频输入端，用于接收射频信号。第十七微带线TL27的第二端与第二电容C4的第一端连接，第二电容C4的第二端与输入匹配电路20的第一级微带线连接，输出匹配电路50的第二端与第三电容C5的第一端连接，第三电容C5的第二端与第十八微带线TL28的第一端连接，第十八微带线TL28的第二端作为射频输出端，用于连接其他射频器件，如射频高功率芯片。可选的，第十七微带线TL27和第十八微带线TL28的特性阻抗均为50Ω，第二电容C4和第三电容C5均在15pF～22pF。其中，输入匹配电路20、功率放大器件30、偏置电路40和输出匹配电路50可参见上述图12的相关内容，在此不再赘述。

上述实施例提供的射频电路，还包括第十七微带线、第十八微带线、第二电容和第三电容。其中，第十七微带线和第八微带线作为输入输出馈线，第二电容和第三电容作为输入输出耦合电容。

为了更好的理解本申请实施例提供的射频电路，参见图23和图24，图23为本申请实施例提供的另一种射频电路框架示意图，图24为本申请实施例提供的一种射频电路结构示意图，且图24为图23所示输入匹配电路对应的结构示意图。如图23和图24所示，该射频电路包括输入匹配电路20、功率放大器件30、栅极偏置电路401、漏极偏置电路402、谐波匹配电路501、基波匹配电路502、第十七微带线TL27、第十八微带线TL28、第二电容C4和第三电容C5。在本申请实施例中，功率放大器件30为功率放大晶体管N1。

如图24所示，输入匹配电路20包括图10所示的六个微带线、四个扇形线和均衡电路。其中，六个微带线包括第一微带线TL7、第二微带线TL8、第三微带线TL2、第四微带线TL3、第五微带线TL4和第六微带线TL6。四个扇形线包括第一扇形线TL9、第二扇形线TL10、第三扇形线TL1和第四扇形线TL5。均衡电路为RC并联网络，包括并联的第一电阻R1和第一电容C1。栅极偏置电路401包括图14所示的电感L1、微带线TL25、电容C2和栅极电压源VGS。漏极偏置电路402包括图15所示的电感L2、微带线TL26、电容C3和漏极电压源VDS。谐波匹配电路501包括图17所示的第七微带线TL11和第八微带线TL12。基波匹配电路502包括图19所示的第十一微带线TL15、第十二微带线TL16、第十三微带线TL17和第十四微带线TL18。第十七微带线TL27、第十八微带线TL28、第二电容C4和第三电容C5如上述图22所述。图24中各器件及各器件之间的连接关系具体可参见上述图10、图14、图15、图17、图19和图22中的相关内容，在此不再赘述。

上述实施例提供的射频电路，其中输入匹配电路按照切比雪夫原型低通滤波器进行设计，且利用“波形工程”，用谐波匹配电路使功率放大晶体管二次谐波实部为0，使功率放大晶体管工作在连续J类，拓展了带宽，工作频带从700MHz至2700MHz，相对带宽达到117％，可以广泛用于测试通信产品射频大功率芯片的驱动级功率放大器。输入匹配电路包括的RC并联网络，使其具有较高的增益平坦度，且在工作频带内低频信号的增益平坦度小于±1dB。通过设计输入匹配电路和输出匹配电路，使得射频电路拥有较高的增益。通过设计偏置电路，使得射频电路在较大射频信号幅度范围内都具有较高的线性度。射频电路的输入输出回波损耗较低，利于前后级匹配电路设计。射频电路在工作频带从700MHz至2700MHz内的饱和漏极效率大于58％，简化了散热设计，提高了射频电路的最大使用寿命，且结构简单，简化了输入匹配电路的设计，易于实现，提高了射频电路的通用性，降低了使用成本和整体功耗。

图25为图10所示的输入匹配电路对应的频率响应图。其中，横轴为频率，单位为MHz，纵轴为增益平坦度(S21)，单位为dB。该图表明本申请实施例提供的输入匹配电路，在工作频带700MHz～2700MHz内的频率响应S21即增益平坦度在-10dB～-3dB之内。图26为图23和图24所示的射频电路与传统的驱动放大器之间的增益对比图。其中，横轴为频率，单位为MHz，纵轴为增益，单位为dB。该图表明本申请实施例提供的射频电路，频率在500MHz～1500MHz内的增益低，频率在1500MHz～3000MHz的增益略高，总体呈现平坦特性。图27为图23和图24所示的射频电路与传统的驱动放大器之间的回波损耗对比图。其中，横轴为频率，单位为MHz，纵轴为回波损耗(S11)，单位为dB。该图表明本申请实施例提供的射频电路在频率为1000MHz～2700MHz的回波损耗更小。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims

1.一种输入匹配电路，其特征在于，包括：

2.根据权利要求1所述的输入匹配电路，其特征在于，所述输入匹配电路包括至少两个扇形线，其中，各所述扇形线与不同的所述串联支路并联连接。

3.根据权利要求1所述的输入匹配电路，其特征在于，所述输入匹配电路包括至少两个扇形线，其中两个所述扇形线对称设置于任一所述串联支路的两侧，且分别与所述串联支路上的同一连接点并联连接。

4.根据权利要求1所述的输入匹配电路，其特征在于，所述输入匹配电路包括：第一扇形线、第二扇形线、第三扇形线、第四扇形线以及级联的第一微带线、第二微带线、第三微带线、第四微带线、第五微带线和第六微带线；其中，所述第一微带线用于接收所述射频信号，所述第六微带线用于连接所述射频器件；所述第一扇形线与所述第一微带线和所述第二微带线之间的串联支路并联连接；所述第二扇形线与所述第二微带线和所述第三微带线之间的串联支路并联连接；所述第三扇形线与所述第三微带线和所述第四微带线之间的串联支路并联连接；所述第四扇形线与所述第五微带线和所述第六微带线之间的串联支路并联连接；

5.一种射频电路，其特征在于，所述射频电路包括：

如权利要求1-4任一项所述的输入匹配电路；

6.根据权利要求5所述的射频电路，其特征在于，所述输出匹配电路包括：

7.根据权利要求6所述的射频电路，其特征在于，所述谐波匹配电路包括第七微带线和第八微带线；其中，所述第七微带线的第一端分别与所述功率放大器件的漏极、所述偏置电路的第二偏置端连接，所述第七微带线的第二端分别与所述基波匹配电路的第一端、所述第八微带线的第一端连接，所述第八微带线的第二端悬空。

8.根据权利要求7所述的射频电路，其特征在于，所述谐波匹配电路还包括第九微带线和第十微带线；其中，所述第七微带线的第二端分别与所述第八微带线的第一端、所述第九微带线的第一端连接，所述第九微带线的第二端分别与所述基波匹配电路的第一端、所述第十微带线的第一端连接，所述第十微带线的第二端悬空。

9.根据权利要求6所述的射频电路，其特征在于，所述基波匹配电路包括第十一微带线、第十二微带线、第十三微带线和第十四微带线；所述第十一微带线的第一端与所述谐波匹配电路的第二端连接，所述第十一微带线的第二端分别与所述第十二微带线的第一端、所述第十三微带线的第一端连接，所述第十二微带线的第二端与所述第十四微带线的第一端连接，所述第十二微带线的第二端用于连接其他射频器件，所述第十三微带线的第二端悬空、所述第十四微带线的第二端悬空。

10.根据权利要求6所述的射频电路，其特征在于，所述基波匹配电路包括第十五微带线、第十六微带线、第五扇形线和第六扇形线；其中，所述第十五微带线的第一端与所述谐波匹配电路的第二端连接，所述第十五微带线的第二端分别与所述第十六微带线的第一端、所述第五扇形线连接，所述第十六微带线的第二端与所述第六扇形线连接，所述第十六微带线的第二端用于连接所述其他射频器件。