CN110120785B - 一种低功耗混频器 - Google Patents
一种低功耗混频器 Download PDFInfo
- Publication number
- CN110120785B CN110120785B CN201910395654.1A CN201910395654A CN110120785B CN 110120785 B CN110120785 B CN 110120785B CN 201910395654 A CN201910395654 A CN 201910395654A CN 110120785 B CN110120785 B CN 110120785B
- Authority
- CN
- China
- Prior art keywords
- transistor
- input circuit
- local oscillator
- radio frequency
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Transceivers (AREA)
Abstract
本发明公开了一种低功耗混频器,包括:单平衡混频器,或双平衡混频器;包括:射频输入电路,用于接收射频信号;第一本振输入电路,第二本振输入电路,以及共模反馈电路,电路用来稳定输出共模电压;所述射频输入电路分别与所述第一本振输入电路、所述第二本振输入电路、以及所述共模反馈电路电连接;所述第一本振输入电路与所述第二本振输入电路并联电连接,且在两个公共点设置有负载。使用NMOS和PMOS互补混频结构,达到了低功耗的效果。
Description
技术领域
本发明涉及射频集成电路技术领域,尤其涉及一种低功耗混频器。
背景技术
混频器广泛用于射频收发芯片,在射频接收通路,用于将射频信号下变频到低频,便于ADC处理;在射频发射通路,用于将低频基带信号上变频为射频信号,通过功率放大器发射出去;在频率合成电路中,也常常用于将锁相环产生的信号混频产生新的本振信号,以减轻功率放大器对锁相环中压控振荡器的牵引。随着移动通信设备的功能越来越全,延长通信设备的续航能力对于提高产品竞争力,提升用户体验非常重要,射频芯片设计中非常重要的指标便是功耗,本文侧重于降低射频芯片常用模块—混频器的功耗。
因此,基于以上存在的技术问题,本发明提供了解决以上技术问题的技术方案。
发明内容
本发明的目的是提供一种低功耗混频器,使用NMOS和PMOS互补混频结构,达到了低功耗的效果。
本发明提供的技术方案如下:
一种低功耗混频器,包括:射频输入电路,用于接收射频信号;第一本振输入电路,第二本振输入电路,以及共模反馈电路,电路用来稳定输出共模电压;所述射频输入电路分别与所述第一本振输入电路、所述第二本振输入电路、以及所述共模反馈电路电连接;所述第一本振输入电路与所述第二本振输入电路并联电连接,且在两个公共点设置有负载。
进一步优选的,所述单平衡混频器包括:所述射频输入电路1中设置有晶体管MP3和晶体管MN3;所述第一本振输入电路中设置有晶体管MN1和晶体管MN2;所述第二本振输入电路中设置有晶体管MP1和晶体管MP2。
进一步优选的,所述单平衡混频器包括:射频信号接入至所述射频输入电路中晶体管MP3的栅极端,以及所述晶体管MN3的栅极端;且所述晶体管MP3的栅极端,或所述晶体管MN3的栅极端通过偏置电阻R1与所述共模反馈电路电连接;所述晶体管MP3的源极端接供电电源;所述晶体管MN3的源极端接地;所述晶体管MP3的漏极端分别与所述第二本振输入电路中的晶体管MP1和晶体管MP2的源极端电连接;所述晶体管MP1和所述晶体管MP2的漏极端,分别与所述第一本振输入电路中的晶体管MN1和晶体管MN2的漏极端电连接;所述晶体管MN1和所述晶体管MN2的栅极端分别接第一差分本振信号LOP和第二差分本振信号;所述晶体管MN1和所述晶体管MN2的源极端与所述射频输入电路中晶体管MN3的漏极端电连接。
进一步优选的,所述双平衡混频器包括:所述射频输入电路中设置有晶体管MN1、MN2、MP1、MP2;所述第一本振输入电路中设置有晶体管MN3、MN4、MN5、MN6;所述第二本振输入电路中设置有晶体管MP3、MP4、MP5、MP6。
进一步优选的,包括:所述射频输入电路中的晶体管MP1的栅极端输入第一射频信号,晶体管MP2的栅极端输入第二射频信号;所述晶体管MP1和所述晶体管MP2的漏极端对应与所述第二本振输入电路电连接;所述射频输入电路中的晶体管MN1的栅极端输入第一射频信号,晶体管MN2的栅极端输入第二射频信号;所述晶体管MN1和所述晶体管MN2漏极对应与所述第一本振输入电路电连接。
进一步优选的,包括:所述第二本振输入电路中晶体管MP3和晶体管MP4的源极端与所述射频输入电路的晶体管MP1的漏极端电连接;所述第二本振输入电路3中晶体管MP5和晶体管MP6的源极端与所述射频输入电路的晶体管MP2的漏极端电连接;所述晶体管MP3和所述晶体管MP5的漏极端与所述第一本振输入电路及负载的一端电连接;所述晶体管MP4和所述晶体管MP6的漏极端与所述第一本振输入电路及负载的另一端电连接电连接;所述晶体管MP4和所述晶体管MP5的栅极端接第一差分本振信号LOP;所述晶体管MP3和所述晶体管MP6的栅极端接第二差分本振信号。
进一步优选的,包括:所述第一本振输入电路中的晶体管MN3和晶体管MN5的漏极端与所述所述第二本振输入电路及负载的一端电连接;所述晶体管MN4和所述晶体管MN6的漏极端与所述第二本振输入电路及负载的另一端电连接;所述晶体管MN3和晶体管所述MN4的源极端与所述射频输入电路中晶体管MN1的源极端电连接;所述晶体管MN5和晶体管所述MN6的源极端与所述射频输入电路中晶体管MN2的源极端电连接;所述晶体管MN3和所述晶体管MN6的栅极端接第一差分本振信号LOP;所述晶体管MN4和所述晶体管MN5的栅极端接第二差分本振信号。
进一步优选的,还包括:晶体管MP7以及电流源;所述晶体管MP7的源极端接供电电源;所述晶体管MP7的栅极端与所述共模反馈电路电连接;所述晶体管MP7的漏极端接与所述电流源分别对应与所述射频输入电路电连接。
进一步优选的,还包括:电阻R3以及电流源;所述射频输入电路中晶体管的MP1和晶体管MP2的源极端通过电阻R3接供电电源;所述晶体管的MP1和所述晶体管MP2的栅极端与所述共模反馈电路电连接;所述射频输入电路中晶体管的MN1和晶体管MN2的源极端通过所述电流源接地。
进一步优选的,还包括:电阻R3以及电流源;所述射频输入电路中晶体管的MP1和晶体管MP2的源极端通过所述电流源接供电电源;所述晶体管的MN1和所述晶体管MN2的栅极端与所述共模反馈电路电连接;所述射频输入电路中晶体管的MN1和晶体管MN2的源极端通过电阻R3接地。
本发明提供的一种低功耗混频器,至少带来以下一种有益效果如下:
在本发明中,在单平衡混频器和双平衡混频器中使用NMOS和PMOS互补混频结构,通过共模反馈电路稳定输出共模电压,共模反馈电路控制RF输入端的偏置电压;使用NMOS和PMOS互补混频结构降低功耗。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对一种低功耗混频器的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是本发明一种低功耗混频器的一个实施例示意图;
图2是本发明单平衡混频器一个实施例的电路图;
图3是本发明单平衡混频器另一个实施例的电路图;
图4是本发明双平衡混频器一个实施例的电路图;
图5是本发明双平衡混频器另一个实施例的电路图;
图6是本发明双平衡混频器另一个实施例的电路图;
图7是本发明双平衡混频器另一个实施例的电路图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中的只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。
参考图1所示是本发明提供的一种低功耗混频器的一个实施例的示意图,包括:用于接收射频信号的射频输入电路1,用于接收本振信号的第一本振输入电路2,用于接收本振信号的第二本振输入电路3,以及用于反馈偏置信号的共模反馈电路4;通过射频输入电路1接收的射频信号并与第一本振输入电路2和第二本振输入电路3内晶体管交替导通实现混频;通过同时设置第一本振输入电路2和第二本振输入电路3增加流经负载的电流信号,通过负载产生压差,进一步通过共模反馈电路稳定输出共模电压,因此可实现降低直流电流,节省功耗的目的。
参考图2和图3所示是本发明提供的一种低功耗混频器的一个实施例的示意图;在射频输入电路1中设置有晶体管MP3和晶体管MN3;第一本振输入电路2中设置有晶体管MN1和晶体管MN2;第二本振输入电路3中设置有晶体管MP1和晶体管MP2。在本申请的单平衡混频器中各元件的连接关系为:射频信号RF接入至射频输入电路中晶体管MP3的栅极端,以及晶体管MN3的栅极端;且晶体管MP3的栅极端,或晶体管MN3的栅极端通过偏置电阻R1与共模反馈电路电连接;晶体管MP3的源极端接供电电源;晶体管MN3的源极端接地;晶体管MP3的漏极端分别与第二本振输入电路中的晶体管MP1和晶体管MP2的源极端电连接;晶体管MP1和所述晶体管MP2的漏极端,分别与第一本振输入电路中的晶体管MN1和晶体管MN2的漏极端电连接;晶体管MN1和晶体管MN2的栅极端分别接第一差分本振信号LOP和第二差分本振信号LON;晶体管MN1和晶体管MN2的源极端与射频输入电路中晶体管MN3的漏极端电连接。
具体的,参考图2和图3,晶体管MP1的栅极端输入第二差分本振信号LON为低电平时,MP1导通,MN2截止;而第一差分本振信号LOP为高电平MN1导通,MP2截止;流经负载Z的电流为两个晶体管MP1和MN1的叠加;将负载两个连接端产生的差分信号输入至共模反馈电路中,并与Vcm进行运算反馈至MP3的栅极端,即为偏置电压,用共模反馈电路用来稳定输出共模电压。同理MP2和MN2形成一组;通过设置第二本振输入电路中两个PMOS管,形成与PMOS单平衡混频器,PMOS单平衡混频器产生的电流和NMOS单平衡混频器产生的电流一起流过负载,共模反馈电路用来稳定输出共模电压,流过负载的电流为Ip+In,混频输出信号等于(Ip+In)*Z;如果Ip=In,则混频输出信号幅度增加一倍,或者说达到同样输出幅度,则直流电流可以减小为原来的一半,节约一半功耗,因此达到了低功耗的效果。
参考图4-图7所示是本发明提供的一种低功耗混频器的一个实施例的示意图;双平衡混频器包括:本申请的射频输入电路1中设置有晶体管MN1、MN2、MP1、MP2;第一本振输入电路2中设置有晶体管MN3、MN4、MN5、MN6;第二本振输入电路3中设置有晶体管MP3、MP4、MP5、MP6。射频输入电路1中的晶体管MP1的栅极端输入第一射频信号,晶体管MP2的栅极端输入第二射频信号;晶体管MP1和晶体管MP2的漏极端对应与第二本振输入电路电连接;射频输入电路1中的晶体管MN1的栅极端输入第一射频信号,晶体管MN2的栅极端输入第二射频信号;晶体管MN1和晶体管MN2漏极对应与第一本振输入电路电连接。
本申请的第二本振输入电路3中晶体管MP3和晶体管MP4的源极端与射频输入电路的晶体管MP1的漏极端电连接;第二本振输入电路3中晶体管MP5和晶体管MP6的源极端与射频输入电路的晶体管MP2的漏极端电连接;晶体管MP3和晶体管MP5的漏极端与第一本振输入电路及负载的一端电连接;晶体管MP4和晶体管MP6的漏极端与所述第一本振输入电路及负载的另一端电连接电连接;晶体管MP4和晶体管MP5的栅极端接第一差分本振信号LOP;晶体管MP3和晶体管MP6的栅极端接第二差分本振信号。
本申请的第一本振输入电路中的晶体管MN3和晶体管MN5的漏极端与第二本振输入电路及负载的一端电连接;晶体管MN4和晶体管MN6的漏极端与第二本振输入电路及负载的另一端电连接;晶体管MN3和晶体管MN4的源极端与射频输入电路中晶体管MN1的源极端电连接;晶体管MN5和晶体管MN6的源极端与所述射频输入电路中晶体管MN2的源极端电连接;晶体管MN3和晶体管MN6的栅极端接第一差分本振信号LOP;述晶体管MN4和所述晶体管MN5的栅极端接第二差分本振信号。
具体的,在本申请的双平衡混频器中设置的射频输入电路中输入的射频信号为射频差分信号;差分输入相对于单端输入的好处是抗共模干扰能力强。当第一射频信号RFP为高电平时,LOP、LON是差分本振信号,LOP为高电平,LON为低电平时,晶体管MN3、MN6、MP3、MP6导通,MN4、MN5、MP4、MP5截止;当LOP为低电平,LON为高电平时,晶体管MN3、MN6、MP3、MP6截止,MN4、MN5、MP4、MP5导通,流过负载Z的电流方向在本振信号的控制下切换实现对RF信号的混频,混频输出信号等于混频输出信号等于(Ip+In)*Z。可见在负载确定的情况下,混频输出信号幅度仅与流过负载的电流相关,同样直流电流情况下,增大流过负载的电流,就可以增大幅度,或者说达到同样输出幅度,可以降低直流电流,节省功耗。
具体的,参考图4,晶体管MN1、MN2、MP1、MP2将输入的差分电压信号转换为电流信号,当晶体管MP3、MP6的栅极端输入第二差分本振信号LON为低电平时,晶体管MP3、MP6导通,晶体管MN4、MN5截止;而第一差分本振信号LOP为高电平,晶体管MN3、MN6导通,晶体管MP4、MP5截止;流经负载Z的电流为流过两个晶体管MP3和MN3的电流叠加,也为两个晶体管MP6和MN6的电流叠加;将负载两个连接端产生的差分信号输入至共模反馈电路中,并与Vcm进行运算反馈至MP7的栅极端,即为偏置电压,共模反馈电路用来稳定输出共模电压。同理MP4、MN4、MP5和MN5形成一组;通过设置PMOS本振输入电路中四个PMOS管,形成PMOS双平衡混频器,PMOS双平衡混频器产生的电流和NMOS双平衡混频器产生的电流一起流过负载,共模反馈电路用来稳定输出共模电压,流过负载的电流为Ip+In,混频输出信号等于(Ip+In)*Z;如果Ip=In,则混频输出信号幅度增加一倍,或者说达到同样输出幅度,则直流电流可以减小为原来的一半,节约一半功耗,因此达到了低功耗的效果。
如图4和图5中,还包括:晶体管MP7以及电流源;晶体管MP7的源极端接供电电源;晶体管MP7的栅极端与共模反馈电路电连接;晶体管MP7的漏极端接与电流源分别对应与射频输入电路电连接。
具体的,在上述双平衡混频器的基础上,增加了电流源,为是为了提供一个确定的偏置电流。
优选的,还包括:电阻R3以及电流源;射频输入电路中晶体管的MP1和晶体管MP2的源极端通过电阻R3接供电电源;晶体管的MP1和所述晶体管MP2的栅极端与所述共模反馈电路电连接;射频输入电路中晶体管的MN1和晶体管MN2的源极端通过所述电流源接地。
优选的,还包括:电阻R3以及电流源;射频输入电路中晶体管的MP1和晶体管MP2的源极端通过电流源接供电电源;晶体管的MN1和晶体管MN2的栅极端与共模反馈电路电连接;射频输入电路中晶体管的MN1和晶体管MN2的源极端通过电阻R3接地。
具体的,电阻相对于电流源的好处是可以占用更小的电压裕度,没有闪烁噪声。
应当说明的是,上述实施例均可根据需要自由组合。以上仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (7)
1.一种低功耗混频器,包括双平衡混频器;其特征在于,包括:射频输入电路(1),用于接收射频信号;第一本振输入电路(2),第二本振输入电路(3),以及共模反馈电路(4),所述共模反馈电路(4)用来稳定输出共模电压;
所述射频输入电路(1)分别与所述第一本振输入电路(2)、所述第二本振输入电路(3)、以及所述共模反馈电路(4)电连接;
所述第一本振输入电路(2)与所述第二本振输入电路并联电连接,且在所述第一本振输入电路(2)与所述第二本振输入电路(3)之间的两个公共点设置有负载;
所述射频输入电路中设有NMOS类型的晶体管MN1、MN2,和PMOS类型的晶体管MP1、MP2;所述晶体管MP1的栅极端输入第一射频信号,所述晶体管MP2的栅极端输入第二射频信号,所述晶体管MN1的栅极端输入第一射频信号,所述晶体管MN2的栅极端输入第二射频信号,所述第一射频信号与所述第二射频信号构成射频差分信号;
所述第一本振输入电路中设有NMOS类型的晶体管MN3、MN4、MN5、MN6;
所述第二本振输入电路中设有PMOS类型的晶体管MP3、MP4、MP5、MP6;
所述晶体管MN1、MN2和所述第一本振输入电路构成一双平衡混频器,所述晶体管MP1、MP2和所述第二本振输入电路构成另一双平衡混频器;
由所述一双平衡混频器产生的电流和由所述另一双平衡混频器产生的电流一起流过负载,通过增加流经负载的电流信号以实现降低直流电流和节省功耗的目的。
2.根据权利要求1所述的一种低功耗混频器,其特征在于,包括:
所述晶体管MP1和所述晶体管MP2的漏极端对应与所述第二本振输入电路电连接;
所述晶体管MN1和所述晶体管MN2漏极对应与所述第一本振输入电路电连接。
3.根据权利要求1所述的一种低功耗混频器,其特征在于,包括:
所述第二本振输入电路(3)中晶体管MP3和晶体管MP4的源极端与所述射频输入电路的晶体管MP1的漏极端电连接;
所述第二本振输入电路(3)中晶体管MP5和晶体管MP6的源极端与所述射频输入电路的晶体管MP2的漏极端电连接;
所述晶体管MP3和所述晶体管MP5的漏极端与所述第一本振输入电路及负载的一端电连接;
所述晶体管MP4和所述晶体管MP6的漏极端与所述第一本振输入电路及负载的另一端电连接电连接;
所述晶体管MP4和所述晶体管MP5的栅极端接第一差分本振信号LOP;
所述晶体管MP3和所述晶体管MP6的栅极端接第二差分本振信号。
4.根据权利要求1所述的一种低功耗混频器,其特征在于,包括:
所述第一本振输入电路中的晶体管MN3和晶体管MN5的漏极端与所述所述第二本振输入电路及负载的一端电连接;
所述晶体管MN4和所述晶体管MN6的漏极端与所述第二本振输入电路及负载的另一端电连接;
所述晶体管MN3和晶体管所述MN4的源极端与所述射频输入电路中晶体管MN1的源极端电连接;
所述晶体管MN5和晶体管所述MN6的源极端与所述射频输入电路中晶体管MN2的源极端电连接;
所述晶体管MN3和所述晶体管MN6的栅极端接第一差分本振信号LOP;
所述晶体管MN4和所述晶体管MN5的栅极端接第二差分本振信号。
5.根据权利要求1-4任一项所述的一种低功耗混频器,其特征在于,还包括:晶体管MP7以及电流源;
所述晶体管MP7的源极端接供电电源;所述晶体管MP7的栅极端与所述共模反馈电路电连接;
所述晶体管MP7的漏极端接与所述电流源分别对应与所述射频输入电路电连接。
6.根据权利要求1-4任一项的一种低功耗混频器,其特征在于,还包括:电阻R3以及电流源;
所述射频输入电路中晶体管的MP1和晶体管MP2的源极端通过电阻R3接供电电源;
所述晶体管的MP1和所述晶体管MP2的栅极端与所述共模反馈电路电连接;
所述射频输入电路中晶体管的MN1和晶体管MN2的源极端通过所述电流源接地。
7.根据权利要求1-4任一项的一种低功耗混频器,其特征在于,还包括:电阻R3以及电流源;
所述射频输入电路中晶体管的MP1和晶体管MP2的源极端通过所述电流源接供电电源;
所述晶体管的MN1和所述晶体管MN2的栅极端与所述共模反馈电路电连接;
所述射频输入电路中晶体管的MN1和晶体管MN2的源极端通过电阻R3接地。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910395654.1A CN110120785B (zh) | 2019-05-13 | 2019-05-13 | 一种低功耗混频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910395654.1A CN110120785B (zh) | 2019-05-13 | 2019-05-13 | 一种低功耗混频器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110120785A CN110120785A (zh) | 2019-08-13 |
CN110120785B true CN110120785B (zh) | 2021-02-26 |
Family
ID=67522305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910395654.1A Active CN110120785B (zh) | 2019-05-13 | 2019-05-13 | 一种低功耗混频器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110120785B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101938254A (zh) * | 2010-08-24 | 2011-01-05 | 上海集成电路研发中心有限公司 | 混频器 |
CN103812449A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 混频器 |
CN106301228A (zh) * | 2016-08-03 | 2017-01-04 | 东南大学 | 一种电流倍增型自偏置电流复用无源混频器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100374929B1 (ko) * | 2000-06-02 | 2003-03-06 | 학교법인 한국정보통신학원 | 주파수 변환 회로 |
US8593206B2 (en) * | 2011-04-12 | 2013-11-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Up-conversion mixer having a reduced third order harmonic |
CN103986419B (zh) * | 2014-05-15 | 2017-01-04 | 电子科技大学 | 一种短波宽带双平衡混频器 |
TWI548205B (zh) * | 2015-01-07 | 2016-09-01 | Univ Nat Chi Nan | Balanced upscale mixer |
CN109004905B (zh) * | 2018-06-21 | 2020-08-07 | 天津大学 | 一种带有巴伦的上变频混频器 |
-
2019
- 2019-05-13 CN CN201910395654.1A patent/CN110120785B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101938254A (zh) * | 2010-08-24 | 2011-01-05 | 上海集成电路研发中心有限公司 | 混频器 |
CN103812449A (zh) * | 2012-11-15 | 2014-05-21 | 上海华虹宏力半导体制造有限公司 | 混频器 |
CN106301228A (zh) * | 2016-08-03 | 2017-01-04 | 东南大学 | 一种电流倍增型自偏置电流复用无源混频器 |
Also Published As
Publication number | Publication date |
---|---|
CN110120785A (zh) | 2019-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102232269B (zh) | 用于无线接收器的可重新配置的无源混频器 | |
US6889037B2 (en) | Reducing active mixer flicker noise | |
US7725092B2 (en) | Dynamic current steering mixer | |
TWI424681B (zh) | 用以降低閃爍雜訊之混合器電路及其方法 | |
EP3408938A1 (en) | Phase interpolator and method of implementing a phase interpolator | |
US6690242B2 (en) | Delay circuit with current steering output symmetry and supply voltage insensitivity | |
US9503022B2 (en) | Balanced up-conversion mixer | |
US8953346B2 (en) | Converting circuit for converting input voltage into output current | |
US7161406B1 (en) | Method and apparatus for providing non 2:1 Gilbert cell mixer | |
CN103684279A (zh) | 用于改进mos晶体管线性度的电路 | |
US9477245B1 (en) | High performance voltage-to-current converter for LTE transmitter | |
JP4580882B2 (ja) | 半導体集積回路 | |
CN110120785B (zh) | 一种低功耗混频器 | |
US7825716B1 (en) | Mixer circuit | |
US8816750B2 (en) | High frequency mixer with tunable dynamic range | |
Neeraja et al. | Review of Ultra Low Power Receiver Front-end Designs | |
US20020149419A1 (en) | Low power large signal RF tuned buffer amplifier | |
CN103812449A (zh) | 混频器 | |
KR100721171B1 (ko) | 주파수 변환회로 | |
KR101013382B1 (ko) | 주파수 혼합기 | |
US20110063013A1 (en) | Mixer circuit | |
CN100527599C (zh) | 混频器 | |
JP4909862B2 (ja) | 周波数変換回路および受信機 | |
JP2007288250A (ja) | ミキサ回路 | |
CN217240688U (zh) | 二分频闩锁及二分频器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 707, 709, and 710, 7th floor, Building 1, No. 298 Xiangke Road, China (Shanghai) Pilot Free Trade Zone, Pudong New Area, Shanghai, 201210 Patentee after: Shanghai Mobile Core Communication Technology Co.,Ltd. Address before: Room 603-a, 6 / F, block a, building 1, No. 800, Naxian Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201203 Patentee before: SHANGHAI EIGENCOMM COMMUNICATION TECHNOLOGY Co.,Ltd. |