CN101938254A - 混频器 - Google Patents

混频器 Download PDF

Info

Publication number
CN101938254A
CN101938254A CN2010102638752A CN201010263875A CN101938254A CN 101938254 A CN101938254 A CN 101938254A CN 2010102638752 A CN2010102638752 A CN 2010102638752A CN 201010263875 A CN201010263875 A CN 201010263875A CN 101938254 A CN101938254 A CN 101938254A
Authority
CN
China
Prior art keywords
transistor
frequency mixer
local oscillation
oscillation signal
coupling circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102638752A
Other languages
English (en)
Inventor
冯程程
叶红波
任铮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN2010102638752A priority Critical patent/CN101938254A/zh
Publication of CN101938254A publication Critical patent/CN101938254A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Superheterodyne Receivers (AREA)

Abstract

本发明涉及一种混频器,包括差动连接的第一晶体管、第二晶体管以及第一本振信号输入端和第二本振信号输入端,所述混频器还包括第一耦合电路和第二耦合电路,所述第一耦合电路连接在所述第一本振信号输入端和所述第一晶体管的衬底之间,所述第二耦合电路连接在所述第二本振信号输入端和所述第二晶体管的衬底之间。本发明的混频器具有高增益低功耗。

Description

混频器
技术领域
本发明涉及一种混频器。
背景技术
随着PDA、手机等手持设备的发展,低功耗低成本成为了一个难题,芯片功耗的降低直接影响了电路的增益和线性度等指标。在典型的无线收发系统中,接收路径上包含了低噪声放大器,混频器,频率综合器,低通滤波器,基带可变增益放大器和模数转换器等电路。其中,混频器承载着信号频率搬移的任务,把射频信号转换成基带信号,然后给基带模块处理。
请参见图1,图1是一种现有技术的混频器的电路结构示意图。所述混频器包括第一晶体管M′1、第二晶体管M′2和第三晶体管M′3。所述第三晶体管M′3的栅极连接射频信号输入端RF′,所述第三晶体管M′3的源极接地,所述第三晶体管M′3的漏极连接所述第一晶体管M′1和所述第二晶体管M′2的源极。所述第一晶体管M′1的栅极连接所述混频器的第一本振信号输入端LO′+,所述第一晶体管M′1的漏极经第一电容C′1连接所述混频器的第一信号输出端IF′+,所述第一晶体管M′1的漏极经第一电阻R′1连接直流电源VDD。所述第二晶体管M′2的栅极连接所述混频器的第二本振信号输入端LO′-,所述第二晶体管M′2的漏极经第二电容C′2连接所述混频器的第二信号输出端IF′-,所述第二晶体管M′2的漏极经第二电阻R′2连接所述直流电源VDD。
混频器要求能够提供一定的增益以抑制后续模块的噪声,然而增益和功耗之间存在着折衷关系,增益大意味着消耗的电流也大,消耗的电流小意味着增益也相对较小。
发明内容
本发明的目的在于提供一种高增益低功耗混频器。
一种混频器,包括差动连接的第一晶体管、第二晶体管以及第一本振信号输入端和第二本振信号输入端,所述混频器还包括第一耦合电路和第二耦合电路,所述第一耦合电路连接在所述第一本振信号输入端和所述第一晶体管的衬底之间,所述第二耦合电路连接在所述第二本振信号输入端和所述第二晶体管的衬底之间。
本发明优选的一种技术方案,所述第一耦合电路包括第一耦合电容,所述第一耦合电容连接于所述第一晶体管的栅极和衬底之间。
本发明优选的一种技术方案,所述第二耦合电路包括第二耦合电容,所述第二耦合电容连接于所述第二晶体管的栅极和衬底之间。
本发明优选的一种技术方案,所述混频器还包括第三晶体管,所述第三晶体管的源极接地,所述第三晶体管的栅极接收射频信号,所述第三晶体管的漏极连接所述第一晶体管和第二晶体管的源极。
本发明优选的一种技术方案,所述第一晶体管的栅极连接所述第一本振信号输入端,所述第一晶体管的漏极经第一电容连接所述混频器的第一信号输出端。
本发明优选的一种技术方案,所述混频器还包括第一电阻,所述第一晶体管的漏极经所述第一电阻连接直流电源。
本发明优选的一种技术方案,所述第二晶体管的栅极连接所述第二本振信号输入端,所述第二晶体管的漏极经第二电容连接所述混频器的第二信号输出端。
本发明优选的一种技术方案,所述混频器还包括第二电阻,所述第二晶体管的漏极经所述第二电阻连接直流电源。
本发明优选的一种技术方案,所述第一、第二、第三晶体管是N型MOS管。
本发明优选的一种技术方案,所述本振信号为的频率为2.39GHz,所述射频信号的频率为2.4GHz。
与现有技术相比,本发明的混频器在所述第一本振信号输入端和所述第一晶体管的衬底之间连接所述第一耦合电路。在所述第二本振信号输入端和所述第二晶体管的衬底之间连接所述第二耦合电路。利用阈值电压和衬底电压之间的关系影响所述混频器的性能,即利用所述第一、第二晶体管的体效应来来实现所述混频器的高增益低功耗性能。
附图说明
图1是一种现有技术的混频器的电路结构示意图。
图2是本发明的混频器的电路结构示意图。
图3是本发明的混频器的本振信号的传输示意图。
图4是本发明的混频器与现有技术的混频器的性能参数比对表。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细描述。
请参阅图2,图2是本发明的混频器的电路结构示意图。所述混频器主要包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第一耦合电路和第二耦合电路。所述第一晶体管M1和所述第二晶体管M2差动连接。所述第一耦合电路连接在所述混频器的第一本振信号输入端LO+和所述第一晶体管M1的衬底之间。所述第二耦合电路连接在所述第二本振信号输入端LO-和所述第二晶体管M2的衬底之间。
具体的,所述第一耦合电路包括第一耦合电容C1,所述第一耦合电容C1连接于所述第一晶体管M1的栅极和衬底之间。所述第一晶体管M1的栅极连接所述第一本振信号输入端LO+,所述第一晶体管M1的漏极经第一电容C3连接所述混频器的第一信号输出端IF+,所述第一晶体管M1的漏极经第一电阻R1连接直流电源VDD。
具体的,所述第二耦合电路包括第二耦合电容C2,所述第二耦合电容C2连接于所述第二晶体管M2的栅极和衬底之间。所述第二晶体管M2的栅极连接所述第二本振信号输入端LO-,所述第二晶体管M2的漏极经第二电容C4连接所述混频器的第二信号输出端IF-,所述第二晶体管M2的漏极经第二电阻R2连接所述直流电源VDD。
所述第三晶体管M3的栅极连接射频信号输入端RF,所述第三晶体管M3的源极接地,所述第三晶体管M3的漏极连接所述第一晶体管M1和所述第二晶体管M2的源极。优选的,所述第一晶体管M1、所述第二晶体管M2、所述第三晶体管M3是N型MOS管。
射频信号输入端RF输入射频信号,所述第三晶体管M3将射频电压信号转换成射频电流信号。所述第一本振信号输入端LO+和所述第二本振信号输入端LO-输入一对幅度固定的差分信号,这两个信号可以控制所述第一晶体管M1和所述第二晶体管M2的开关状态,这样所述混频器的第一信号输出端IF+和第二信号输出端IF-就输出了差分的中频信号。在下混频器中,关注的是射频信号和本振信号的差频信号。例如,当射频信号的频率为2.4GHz,本振信号的频率为2.39GHz时,经过混频得出的信号频率分别是10MHz和4.79GHz,在下混频器中,即可得到频率为10MHz的中频信号。
所述第一晶体管M1和所述第二晶体管M2的阈值电压和衬底电压的关系公式如下:
V TH = V TH 0 + γ ( | 2 φ f + V SB | - | 2 φ f | )
其中,VTH0是界面的电子浓度等于p型衬底多子浓度的栅压,γ是体效应系数,为一常数,φf是与衬底浓度有关的一常数,VSB为源衬电压。由此公式可以看出,衬底电压的变化影响着所述第一晶体管M1和所述第二晶体管M2的阈值电压,从而通过影响所述第一、第二晶体管M1、M2的阈值电压影响所述混频器的性能。
请参阅图3,图3是本发明的混频器的本振信号的传输示意图。由图3可以看出,当所述第一晶体管M1或者所述第二晶体管M2处于导通状态时,所述第一晶体管M1或者所述第二晶体管M2的衬底电压刚好是负电压,这样就相当于增加了所述第一晶体管M1和第二晶体管M2上开关信号的幅度,从而增加了本振信号的功率。而增加本振功率,就使得本发明的混频器中的第一晶体管M1和第二晶体管M2拥有更好的开关性能,从而改善了混频器的转换增益。请参阅图4,图4是本发明的混频器与现有技术的混频器的性能参数比对表,经过仿真验证,本发明的混频器可以节约本振信号功率,在没有额外增加外部本振功率的情况下,却增加了所述第一晶体管M1和第二晶体管M2上开关信号的幅度,相当于用更小的本振信号就能驱动原来的晶体管了。
现有技术中的混频器中,MOS管的衬底电压和源极电压都是接地的,所以源衬电压VSB=0,这样就消除了体效应,阈值电压也是一个固定值。与现有技术相比,本发明的混频器在所述第一本振信号输入端LO+和所述第一晶体管M1的衬底之间连接所述第一耦合电路。在所述第二本振信号输入端LO-和所述第二晶体管M2的衬底之间连接所述第二耦合电路。利用阈值电压和衬底电压之间的关系,通过所述阈值电压影响所述第一晶体管M1和所述第二晶体管M2的跨导,进而影响所述混频器的性能,即利用体效应来来实现所述混频器的高增益低功耗性能。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解,除了如所附的权利要求所限定的,本发明不限于在说明书中所述的具体实施例。

Claims (10)

1.一种混频器,包括差动连接的第一晶体管、第二晶体管以及第一本振信号输入端和第二本振信号输入端,其特征在于,所述混频器还包括第一耦合电路和第二耦合电路,所述第一耦合电路连接在所述第一本振信号输入端和所述第一晶体管的衬底之间,所述第二耦合电路连接在所述第二本振信号输入端和所述第二晶体管的衬底之间。
2.如权利要求1所述的混频器,其特征在于,所述第一耦合电路包括第一耦合电容,所述第一耦合电容连接于所述第一晶体管的栅极和衬底之间。
3.如权利要求1所述的混频器,其特征在于,所述第二耦合电路包括第二耦合电容,所述第二耦合电容连接于所述第二晶体管的栅极和衬底之间。
4.如权利要求1所述的混频器,其特征在于,所述混频器还包括第三晶体管,所述第三晶体管的源极接地,所述第三晶体管的栅极接收射频信号,所述第三晶体管的漏极连接所述第一晶体管和第二晶体管的源极。
5.如权利要求4所述的混频器,其特征在于,所述第一晶体管的栅极连接所述第一本振信号输入端,所述第一晶体管的漏极经第一电容连接所述混频器的第一信号输出端。
6.如权利要求5所述的混频器,其特征在于,所述混频器还包括第一电阻,所述第一晶体管的漏极经所述第一电阻连接直流电源。
7.如权利要求4所述的混频器,其特征在于,所述第二晶体管的栅极连接所述第二本振信号输入端,所述第二晶体管的漏极经第二电容连接所述混频器的第二信号输出端。
8.如权利要求7所述的混频器,其特征在于,所述混频器还包括第二电阻,所述第二晶体管的漏极经所述第二电阻连接直流电源。
9.如权利要求4到8中的任意一项所述的混频器,其特征在于,所述第一、第二、第三晶体管是N型MOS管。
10.如权利要求4到8中的任意一项所述的混频器,其特征在于,所述本振信号为的频率为2.39GHz,所述射频信号的频率为2.4GHz。
CN2010102638752A 2010-08-24 2010-08-24 混频器 Pending CN101938254A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102638752A CN101938254A (zh) 2010-08-24 2010-08-24 混频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102638752A CN101938254A (zh) 2010-08-24 2010-08-24 混频器

Publications (1)

Publication Number Publication Date
CN101938254A true CN101938254A (zh) 2011-01-05

Family

ID=43391418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102638752A Pending CN101938254A (zh) 2010-08-24 2010-08-24 混频器

Country Status (1)

Country Link
CN (1) CN101938254A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522952A (zh) * 2011-12-30 2012-06-27 广州市广晟微电子有限公司 一种谐波抑制混频器和gsm射频芯片
CN103618504A (zh) * 2013-12-18 2014-03-05 上海艾为电子技术有限公司 放大器电路及其控制电路和控制方法
CN103618505A (zh) * 2013-12-18 2014-03-05 上海艾为电子技术有限公司 放大器电路
CN104617882A (zh) * 2014-12-08 2015-05-13 北京邮电大学 一种五端口无源混频器
CN110120785A (zh) * 2019-05-13 2019-08-13 上海移芯通信科技有限公司 一种低功耗混频器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192703A (ja) * 1990-11-26 1992-07-10 Mitsubishi Electric Corp Mos入力差動増幅回路
US20040046600A1 (en) * 2002-08-27 2004-03-11 Yuki Fujimoto Equivalent circuit of voltage-controlled variable capacitive element
US20050208922A1 (en) * 2004-03-18 2005-09-22 Renesas Technology Corp. Frequency mixer preventing degradation in linearity on amplitude of input signal
CN101083450A (zh) * 2007-07-16 2007-12-05 北京航空航天大学 一种衬底偏置混频器
CN101212202A (zh) * 2006-12-27 2008-07-02 立积电子股份有限公司 具有滤波模块来滤除低频成分以降低噪声指数的混频器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192703A (ja) * 1990-11-26 1992-07-10 Mitsubishi Electric Corp Mos入力差動増幅回路
US20040046600A1 (en) * 2002-08-27 2004-03-11 Yuki Fujimoto Equivalent circuit of voltage-controlled variable capacitive element
US20050208922A1 (en) * 2004-03-18 2005-09-22 Renesas Technology Corp. Frequency mixer preventing degradation in linearity on amplitude of input signal
CN101212202A (zh) * 2006-12-27 2008-07-02 立积电子股份有限公司 具有滤波模块来滤除低频成分以降低噪声指数的混频器
CN101083450A (zh) * 2007-07-16 2007-12-05 北京航空航天大学 一种衬底偏置混频器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
商科梁: "一种基于衬底驱动技术的亚1VCMOS混频器", 《微电子学》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102522952A (zh) * 2011-12-30 2012-06-27 广州市广晟微电子有限公司 一种谐波抑制混频器和gsm射频芯片
CN102522952B (zh) * 2011-12-30 2014-06-11 广州市广晟微电子有限公司 一种谐波抑制混频器和gsm射频芯片
CN103618504A (zh) * 2013-12-18 2014-03-05 上海艾为电子技术有限公司 放大器电路及其控制电路和控制方法
CN103618505A (zh) * 2013-12-18 2014-03-05 上海艾为电子技术有限公司 放大器电路
CN104617882A (zh) * 2014-12-08 2015-05-13 北京邮电大学 一种五端口无源混频器
CN104617882B (zh) * 2014-12-08 2018-07-03 北京邮电大学 一种五端口无源混频器
CN110120785A (zh) * 2019-05-13 2019-08-13 上海移芯通信科技有限公司 一种低功耗混频器
CN110120785B (zh) * 2019-05-13 2021-02-26 上海移芯通信科技有限公司 一种低功耗混频器

Similar Documents

Publication Publication Date Title
US10014894B2 (en) Down-conversion circuit
JP5154645B2 (ja) パッシブミキサとパッシブミキサを用いた高qrfフィルタ
US8520785B2 (en) Multimode receiver with a translational loop for input matching
Camus et al. A 5.4 mW/0.07 mm $^{2} $2.4 GHz front-end receiver in 90 nm CMOS for IEEE 802.15. 4 WPAN standard
US7542521B2 (en) Direct-conversion frequency mixer
Kodkani et al. A 24-GHz CMOS passive subharmonic mixer/downconverter for zero-IF applications
CN102832959A (zh) 高中频超外差+零中频结构的射频前端
JP5395634B2 (ja) 直交変調器およびそれを内蔵する半導体集積回路
KR20110070410A (ko) 주파수 혼합기
CN101938254A (zh) 混频器
CN102638227A (zh) 带有片上有源平衡-不平衡变换器的超宽带混频器电路
JP2008035466A (ja) モス電界効果トランジスタの増幅度及び雑音度改善回路、並びにこれを利用した周波数混合器と、増幅器及び発振器
CN102457231B (zh) 单平衡混频器
Borremans et al. A sub-3db nf voltage-sampling front-end with+ 18dbm iip 3 and+ 2dbm blocker compression point
Kitsunezuka et al. A 5–9-mw, 0.2–2.5-GHz CMOS low-if receiver for spectrum-sensing cognitive radio sensor networks
CN110120786A (zh) 混频器及无线通信装置
CN101944882A (zh) 混频器
Jiang et al. A low-power sub-GHz RF receiver front-end with enhanced blocker tolerance
CN102522952B (zh) 一种谐波抑制混频器和gsm射频芯片
JP2013110588A (ja) 増幅回路及び無線通信装置
CN110120784A (zh) 混频器、接收机及无线通信设备
US8855590B2 (en) Radio frequency signal receiving device
Yeh et al. Multi-band, multi-mode, low-power cmos receiver front-end for sub-ghz ism/srd band with narrow channel spacing
Song et al. A fully-integrated reconfigurable transceiver for narrowband wireless communication in 180nm CMOS
De Clercq et al. A 60 GHz wide band direct downconversion receiver in 40 nm CMOS

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110105