CN101083450A - 一种衬底偏置混频器 - Google Patents

Abstract

本发明提供了一种衬底偏置混频器。该混频器的主体部分由以下几部分组成：N沟道金属氧化物半导体场效应晶体管NMOS、中频负载电阻、源极负反馈电感和电感电容并联谐振回路。该混频器电路结构中，电源和地之间只有一级两对NMOS管，电路中所有NMOS管的衬底均加有固定偏置电压，减小了NMOS管的阈值电压，实现了超低电压、超低功耗设计。本发明可用于深亚微米RF CMOS电路的应用，尤其用于卫星导航双系统兼容接收机射频集成电路的设计研制，在军用和民用方面都有良好的应用前景。

Description

一种衬底偏置混频器

技术领域

本发明属于深亚微米RF CMOS集成电路领域，具体涉及一种超低压、超低功耗N沟道金属氧化物半导体场效应晶体管衬底偏置混频器。

背景技术

混频器是通信机、卫星导航接收机、便携式无线通讯设备等许多电子系统中的重要组成部分。在军用以及航空航天领域的相关电子系统中，低功耗、低成本、高性能的射频混频器更是有着日益广泛的用途和举足轻重的地位。

随着便携式电子产品和深亚微米集成电路技术的迅猛发展，集成电路的电源电压越来越低，低压低功耗的电路设计已经成为集成电路设计工业的重要发展方向之一。首先，随着集成电路制造工艺的长足进步，制造工艺尺寸的不断减小，芯片上单位面积内管子数目的持续增加，集成电路单位面积上的功耗问题已经不可避免地突显出来——如何解决芯片单位面积上功耗过大的问题以及随之而来的散热问题，如何使系统在低压低耗的情况下可靠正常地工作，已成为深亚微米级集成电路亟待解决的问题；同时，随着晶体管特征尺寸和栅氧层厚度的不断减小，仅需要较低的电源电压就可以保证电子器件的正常工作，1.8V(采用0.18μm工艺制造)电源电压现已基本被广泛应用，1.2V(采用0.13μm工艺制造)和0.9V(采用90nm工艺制造)的电源电压也已陆续被应用于电子器件以及片上系统的设计与生产；另外，对于军用以及航空航天等领域中常用的便携式电子设备，也需要低功耗电路来延长电池的使用寿命，以保证系统在较长时间内可以正常稳定地工作。

降低系统的电源电压是降低系统功耗的一种最为直接有效的办法。但是，对于标准CMOS工艺，阈值电压并不会随着电源电压的降低而有明显的下降。因此，若想通过降低系统工作电压的方式来降低系统功耗，很大程度上将受到阈值电压的限制。

目前，降低阈值电压通常采用浮栅技术和衬底驱动技术。制作浮栅的工艺较为复杂，传统工艺下无法实现。而且，浮栅管的输出阻抗较低，通常只能实现较低增益的电路结构。因此，浮栅技术在低压下的应用受到了极大的限制。

衬底驱动技术可以和现有工艺兼容，可以实现用很小的衬源电压来调整沟道电流，可以用于低压设计。但是，衬底驱动技术也有一些缺点：衬底驱动管的跨导较小，等效输入噪声较大以及可用于衬底驱动的MOS与工艺有关等。

另外，改进电路结构的设计也可以大大降低电路对电源电压的需求。当前主要的混频器都采用Gilbert型混频器。标准Gilbert型混频器的结构如图1所示：NMOS管1为整个电路提供偏置电流；NMOS管2和NMOS管3组成共源管，构成了跨导级，将输入的射频差分电压信号RF转换成电流信号并对其进行放大；本振差分电压信号LO分别输入到由NMOS管4至NMOS管7组成的开关级的四个栅极。通过本振差分电压信号LO对NMOS管2和NMOS管3的漏极输出电流的调制来实现混频，并通过中频负载电阻8和电阻9将电流信号转化为中频差分电压信号IF输出。由图1可见，NMOS管1至NMOS管7串联堆叠于电源和地之间，这些管子的饱和源漏电压的累加大大限制了混频器电源电压的降低，因此，这种结构很难满足深亚微米级射频集成电路超低电源电压的要求，进而限制了功耗的降低。

采用折叠级联的电路结构可以降低混频器对电源电压的要求。但是，折叠级联的电路结构会导致混频器的核心模块从电源汲取较大的电流，从而导致较大的系统功耗——虽然降低了系统的电源电压，却不能够降低系统的工作电流，从而不利于系统总功耗的大幅度降低。

另外，在NMOS管和PMOS管同时存在的CMOS电路中，会同时存在着寄生的npn双极型晶体管和寄生的pnp双极型晶体管，该两个寄生的双极型晶体管的基区分别容性地耦合到NMOS管和PMOS管的漏区，该两个寄生的双极型晶体管形成一个正反馈环路。漏端的一个大电压摆动会向n阱或衬底注入相当大的位移电流，使电路被栓锁，即引发了所谓的栓锁效应。

发明内容

本发明的目的是基于简单的电路结构和衬底偏置技术，提供一种超低电压、超低功耗的N沟道金属氧化物半导体场效应晶体管衬底偏置混频器，可用于深亚微米RFCMOS电路的应用，尤其用于卫星导航双系统兼容接收机射频集成电路的设计研制。

本发明提供的一种衬底偏置混频器，其主体部分由N沟道金属氧化物半导体场效应晶体管NMOS、中频负载电阻、源极负反馈电感和电感电容并联谐振回路所构成。该混频器电路结构中，电源和地之间只有一级两对NMOS管，电路中所有NMOS管的衬底均加有相同的固定偏置电压，以减小NMOS管的阈值电压，利于超低电压、超低功耗设计的实现。

本发明混频器的最小电源电压主要取决于电路中四个NMOS管的最小源漏电压和中频负载电阻上的直流电压降。射频差分电压信号RF从四个NMOS管的源极差分输入，本振差分电压信号LO从四个NMOS管的栅极差分输入，射频差分电压信号RF通过四个NMOS管转化为电流从漏极流出，并通过中频负载电阻转化成中频差分电压信号IF输出。源极负反馈电感的大小直接对射频信号的输入阻抗和混频器的变频增益产生影响，可以通过调节源极负反馈电感的大小来改变射频信号的输入阻抗以及变频增益。与采用源极电阻负反馈相比，采用源极电感负反馈可以较少热噪声，并且不会增加额外的功耗，有利于低功耗设计的实现。本发明中电感电容并联谐振回路代替了标准Gilbert型混频器中的起到电流源作用的NMOS管，且将该谐振回路的谐振频点设置在一倍射频信号频率处，既不消耗直流压降，实现低电源电压，又可以有效地抑制射频输入信号引起的干扰谐波，减小电路的噪声系数。

对于射频差分电压信号RF，四个NMOS管相当于共栅组态放大电路，可以为射频差分电压信号RF提供和标准Gilbert混频器中共源极组态放大电路同样大小的跨导g_m，且为同相放大。对于本振差分电压信号LO，四个NMOS管相当于开关管，随着从栅极输入的一对反相的本振差分电压信号LO而“开”或“关”。当开关管处于“开”状态时，四个NMOS管均处于饱和区，并且其源漏电压V_DS足够大，以保证射频差分电压信号RF可以获得足够大的跨导g_m，有利于混频器获得较大的转换增益G_C。

为了更大限度地减小电源电压，本发明还采用了衬底偏置技术来减小阈值电压。在通常的集成电路设计中，NMOS管为四端口器件，其衬底端接地，主要起着自隔离的作用。衬底偏置技术相当于利用了体效应或衬底调制效应。当衬底与源极间电压V_BS＞0时，即相当于在NMOS管的衬底与源区之间加了正向偏置电压，使PN+结耗尽区在P型衬底中缩小，耗尽区变薄。原本在V_BS＝0时，栅极与源极间电压V_GS和阈值电压V_GS(th)之间需要满足V_GS＝V_GS(th)才可以形成导电沟道；而在V_BS＞0的情况下，V_GS＜V_GS(th)就可以形成导电沟道——可以理解为阈值电压V_GS(th)随着V_BS的增大而减小了。因此，可以通过增大V_BS来减小阈值电压V_GS(th)，从而达到减小电源电压，降低系统功耗的目的。

与传统的栅驱动NMOS相比，本发明采用的衬底偏置技术降低了所需的电源电压，实现了低压低耗设计；提高了电路跨导，易于混频器实现较高的变频增益；同时由于四个NMOS管的沟道热噪声是该系统的主要噪声源之一，减少电路中有源管子的数量，有利于整个系统噪声的降低，同时也利于混频器得到更好的线性度。与衬底驱动技术相比，衬底偏置技术在跨导和噪声方面也存在着很大优势。而且，该衬底偏置技术与标准CMOS工艺完全兼容，电路中的所有NMOS都可以衬底偏置。

本发明电路中只使用四个NMOS管，由于电子迁移率μ_n＝600～800cm²/(V·s)，而空穴迁移率μ_p≈250cm²/(V·s)，因此，与PMOS管相比，对于射频差分电压信号RF，NMOS管可以获得更大的跨导g_m，对于本振差分电压信号LO，NMOS管可以获得更快的开关速度，以利于得到较大的转换增益G_C。而且，由于本发明中只有NMOS管，因此，理论上不存在栓锁效应。

在传统工艺中，衬底通常接地，起到自隔离的作用。但是，在本发明中，衬底需要接到偏置电源上，因此，需要用到双阱工艺。

本发明的混频器电路主体部分中只使用了一级两对NMOS管，与传统Gilbert混频器或折叠级联的混频器相比，减少了电路中有源管子的数量，降低了电源电压、工作电流、系统功耗和系统噪声。系统工作电压可低于0.8V，功耗可在μW量级，很适合于深亚微米RF CMOS电路的设计与实现，尤其用于卫星导航双系统兼容接收机射频集成电路的设计研制。

附图说明

图1显示标准Gilbert型双平衡混频器电路图；

图2显示本发明混频器主体部分的电路图；

图3显示本发明混频器主体部分的左半边电路的高频简化小信号等效模型；

图4显示本发明涉及的N沟道MOSFET在p型衬底中的双阱工艺示意图。

具体实施方式

下面结合附图对本发明作进一步详细的说明。

本发明混频器的电路图如图2所示。本发明混频器的主体部分由四个N沟道金属氧化物半导体场效应晶体管NMOS、中频负载电阻14和电阻15、源极负反馈电感16和电感17、以及电感19与电容18组成的并联谐振回路所构成。四个NMOS管的衬底全部连接于一个固定偏置电压Vbias26；NMOS管10和NMOS管11的源极连接于射频差分电压信号RF的一个输入端口20，并与电感16连接，NMOS管12和NMOS管13的源极连接于射频差分电压信号RF的另一个输入端口21，并与电感17连接，电感16和电感17的另一端均通过由电容18和电感19构成的并联谐振回路连接至地；NMOS管10和NMOS管12的漏极连接于中频差分电压信号IF的一个输出端口25，并与中频负载电阻14连接，NMOS管11和NMOS管13的漏极连接于中频差分电压信号IF的另一个输出端口24，并与中频负载电阻15连接，中频负载电阻14和电阻15的另一端连接至电源；NMOS管10和NMOS管13的栅极连接于本振差分电压信号LO的一个输入端口22，NMOS管11和NMOS管12的栅极连接于本振差分电压信号LO的另一个输入端口23；射频差分电压信号RF分别从两对NMOS管的源极差分输入，本振差分电压信号LO分别从两对NMOS管的栅极差分输入，射频差分电压信号RF通过两对NMOS管转化为电流从漏极流出，并通过两个中频负载电阻14和电阻15转化成中频差分电压信号IF输出。源极负反馈电感16和电感17的大小直接对射频信号的输入阻抗和混频器的变频增益产生影响，可以通过调节源极负反馈电感16和电感17的大小来改变射频信号的输入阻抗以及变频增益。电感19和电容18组成的电感电容并联谐振回路代替了标准Gilbert型混频器中的起到电流源作用的NMOS管，且将该谐振回路的谐振频点设置在一倍射频信号频率处，即该谐振回路只在一倍射频信号频率处产生谐振，而对于其余频率的信号进行衰减抑制，即只将有用的射频信号挑选出来，有效地抑制射频输入信号引起的干扰谐波(例如：二次谐波、三次谐波等)，减小电路的噪声系数；同时，由于在理想的直流情况下，该谐振回路中的电感相当于一根导线，可将与其并联的电容短路掉，即此时的谐振回路只相当于一根导线，此时的源极负反馈电感也相当于导线——此时电路中的两对NMOS管的源极相当于直接连接至地，因此该谐振回路不消耗直流压降，有利于低电源电压的实现。

对于射频差分电压信号RF，四个NMOS管相当于共栅组态放大电路，可以为射频差分电压信号RF提供和标准Gilbert混频器中共源极组态放大电路同样大小的跨导g_m，且为同相放大。对于本振差分电压信号LO，四个NMOS管相当于开关管，随着本振差分电压信号LO而“开”或“关”。当开关管处于“开”状态时，四个NMOS管处于饱和区，并且其源漏电压V_DS足够大，以保证射频差分电压信号RF信号可以获得足够大的跨导g_m，有利于混频器获得较大的转换增益G_C。NMOS管的沟道热噪声是该系统的主要噪声源之一，本发明使用了四个NMOS管，减少了电路中有源管子的数量，有利于整个系统噪声的降低，同时也利于混频器得到更好的线性度。

本发明混频器主体部分的左半边电路的高频简化小信号等效模型如图3所示。本振差分电压信号LO的输入使得NMOS管10导通、NMOS管11截止。图3中，R_O1是NMOS管10的等效输出电阻，R_d是中频负载电阻14，C_d是中频等效负载电容，其余的电容均是NMOS管10内部的等效电容。

低频小信号增益为：

Gain＝g_mbias(R_o1‖R_L)                        (1)

当本振差分电压信号LO电压幅度V_LO足够大时，四个NMOS管处于开关工作状态，相当于将射频差分电压信号RF与一个周期变化的、振幅为1、占空比为50％的方波形状的本振差分电压信号LO相乘，即本振差分电压信号LO相当于一个双向开关函数S(ω_Lot)，其付利叶展开式为(2)：

$S\left({\mathrm{\ω}}_{\mathrm{LO}}t\right)=\frac{4}{\mathrm{\π}}\cos {\mathrm{\ω}}_{\mathrm{LO}}t-\frac{4}{3\mathrm{\π}}\cos 3{\mathrm{\ω}}_{\mathrm{LO}}t+\frac{4}{5\mathrm{\π}}\cos 5{\mathrm{\ω}}_{\mathrm{LO}}t-\·\·\·\left(2\right)$

则此时中频输出电压V_IF的表达式为：

$V_{\mathrm{IF}}=\mathrm{Gain}\×\cos {\mathrm{\ω}}_{\mathrm{RF}}t\×S\left({\mathrm{\ω}}_{\mathrm{LO}}t\right)$

$=\mathrm{Gain}\×\cos {\mathrm{\ω}}_{\mathrm{RF}}t\×(\frac{4}{\mathrm{\π}}\cos {\mathrm{\ω}}_{\mathrm{LO}}t-\frac{4}{3\mathrm{\π}}\cos 3{\mathrm{\ω}}_{\mathrm{LO}}t+\frac{4}{5\mathrm{\π}}\cos 5{\mathrm{\ω}}_{\mathrm{LO}}t-\·\·\·)---\left(3\right)$

$\frac{2}{\mathrm{\π}}\mathrm{Gain}\×\cos ({\mathrm{\ω}}_{\mathrm{LO}}-{\mathrm{\ω}}_{\mathrm{RF}})t+\frac{2}{\mathrm{\π}}\mathrm{Gain}\×\cos ({\mathrm{\ω}}_{\mathrm{LO}}+{\mathrm{\ω}}_{\mathrm{RF}})t-\·\·\·$

因为本发明属于下变频混频器，因此输出的中频下变频频率应为ω_LO-ω_RF。则由式(1)、(3)可推导出该混频器的变频增益G_C为：

$G_C=\frac{2}{\mathrm{\π}}{g}_{\mathrm{mbias}}\left(R_{o1}\right|\left|R_L\right)---\left(4\right)$

由上述理论推导可知：与传统的共源极组态放大电路相比，本发明中共栅极组态放大电路可以为射频差分电压信号RF信号提供同样大小的跨导g_m，且为同相放大。

如图4所示为NMOS管在p型衬底中的双阱工艺示意图。在传统工艺中，衬底通常接地，起到NMOS管自隔离作用。但是，在本发明中，衬底需要接到偏置电源上，因此，需要用到双阱工艺。如图4所示的双阱工艺中，每个NMOS共有五个端口，本发明中射频差分电压信号RF从源极S输入；本振差分电压信号LO从栅极G输入，控制NMOS处于“开”或“关”状态；漏极D输出中频电流，并通过中频负载电阻转化为中频差分电压信号输出；衬底端B接有偏置电压V_bias，以减小该NMOS的阈值电压；深N阱与整个电路系统的最高电位V_DD相连；最外层的P-衬底与地相连。

在通常的集成电路设计中，NMOS为四端口器件，其衬底端接地，主要起着自隔离的作用。衬底偏置技术相当于利用了体效应或衬底调制效应。由图4可知，衬底与源极间的电压V_BS＝V_bias-V_RF，由此式可见：当V_RF为一定值的情况下，V_BS与V_bias成正比例变化，即V_BS与V_bias的变化量以及变化方向均相同。当衬底与源极间电压V_BS＞0时，即相当于在NMOS管的衬底与源区之间加了正向的固定偏置电压V_bias，使PN+结耗尽区在P型衬底中缩小，耗尽区变薄。原本在V_BS＝0时，栅极与源极间电压V_GS和阈值电压V_GS(th)之间需要满足V_GS＝V_GS(th)才可以形成导电沟道；而在V_BS＞0的情况下，V_GS＜V_GS(th)就可以形成导电沟道——可以理解为阈值电压V_GS(th)随着V_BS的增大而减小了。因此，可以通过增大V_BS来减小阈值电压V_GS(th)，从而达到减小电源电压，降低系统功耗的目的。

与栅极驱动NMOS的漏极电流表达式类似，可推导出基于衬底偏置的NMOS漏极电流表达式：

其中：

$n=1+\frac{C_{\mathrm{BC}}}{C_{\mathrm{OX}}}+\frac{\mathrm{qNFS}}{C_{\mathrm{OX}}}=1+\frac{\mathrm{\γ}}{2\sqrt{{\mathrm{\φ}}_j-V_{\mathrm{BS}}}}---\left(7\right)$

$V_{\mathrm{GS}\left(\mathrm{th}\right)}=V_{T0}+\mathrm{\γ}(\sqrt{|{2\mathrm{\φ}}_F-V_{\mathrm{BS}}|}-\sqrt{\left|{2\mathrm{\φ}}_F\right|})---\left(8\right)$

γ为体效应系数，约为0.5V^。在衬底偏置中，V_BS为常数，因此，由式(8)可知，可以通过改变V_BS常数的值来得到所需要的阈值电压V_GS(th)。综合式(8)和式(6)可化为：

$I_D=\frac{1}{2n}{\mathrm{\β}}_n{[V_{\mathrm{GS}}-V_{T0-}\mathrm{\γ}(\sqrt{|{2\mathrm{\φ}}_F-V_{\mathrm{BS}}|}-\sqrt{\left|{2\mathrm{\φ}}_F\right|})]}^2(1+\mathrm{\λ}{V}_{\mathrm{DS}})---\left(9\right)$

V_GS＞V_GS(th)且V_DS＞(V_GS-V_GS(th)/n

其饱和时的跨导为：

$g_{\mathrm{mbias}}=\sqrt{{2\mathrm{\μ}}_n{C}_{\mathrm{OX}}\frac{W}{L}{I}_D}=\frac{{2I}_D}{V_{\mathrm{GS}}-V_{\mathrm{TB}}}---\left(10\right)$

其中：

$V_{\mathrm{TB}}=V_{T0}+\mathrm{\γ}(\sqrt{|{2\mathrm{\φ}}_F-V_{\mathrm{BS}}|}-\sqrt{\left|{2\mathrm{\φ}}_F\right|})---\left(11\right)$

为衬底偏置调制后的阈值电压(V_BS为常数)。

对于传统的栅驱动，其饱和时的跨导为：

$g_m=\frac{{2I}_D}{V_{\mathrm{GS}}}---\left(12\right)$

则由上式(10)、式(12)可以看出，NMOS饱和时，衬底偏置的跨导g_mbias大于传统的栅驱动的跨导g_m，且可以通过增大V_BS，即通过增大V_bias来减小衬底偏置调制后的阈值电压V_TB。

与传统的栅驱动NMOS相比，本发明混频器采用衬底偏置技术降低了所需的电源电压，实现了低压低耗设计；提高了电路跨导，易于混频器实现较高的变频增益；同时也可降低电路噪声，利于混频器得到更好的线性度。与衬底驱动技术相比，衬底偏置技术在跨导和噪声方面也存在着很大优势。而且，衬底偏置技术与标准CMOS工艺完全兼容，电路中的所有NMOS都可以衬底偏置。

本发明的混频器中只使用四个NMOS管，由于电子迁移率μ_n＝600～800cm²/(V·s)，而空穴迁移率μ_p≈250cm²/(V·s)，因此，与PMOS管相比，对于射频差分电压信号RF，NMOS管可以获得更大的跨导g_m，对于本振差分电压信号LO，NMOS管可以获得更快的开关速度，以利于得到较大的转换增益G_C。而且，由于栓锁效应理论上只发生在NMOS管和PMOS管同时存在的CMOS电路中，而本发明电路中只有NMOS管，因此，理论上不存在栓锁效应。

Claims (4)

1.一种衬底偏置混频器，其特征在于：该混频器的主体部分由一级两对N沟道金属氧化物半导体场效应晶体管NMOS、中频负载电阻、源极负反馈电感和电感电容并联谐振回路所构成，其主体部分电路结构中的一级两对NMOS管的衬底端连接有相同的固定偏置电压Vbias(26)；

第一个NMOS管的源极与第二个NMOS管的源极连接，第三个NMOS管的源极与第四个NMOS管的源极连接，且射频差分电压信号从这两对NMOS的两个共源极输入，两对NMOS管的源极通过一对源极负反馈电感和电感电容并联谐振回路连接至地；

第一个NMOS管的栅极与第四个NMOS管的栅极连接，第二个NMOS管的栅极与第三个NMOS管的栅极连接，且本振差分电压信号从这两对NMOS的两个共栅极输入；

第一个NMOS管的漏极与第三个NMOS管的漏极连接后，通过一个中频负载电阻连接至电源电压，第二个NMOS管的漏极与第四个NMOS管的漏极连接后，通过另一个中频负载电阻连接至电源电压，该对中频负载电阻将两对NMOS管的漏极输出电流转换为一组中频差分电压信号输出。

2.根据权利要求1所述的混频器，其特征在于所述混频器电路的连接为：第一个NMOS管(10)和第二个NMOS管(11)的源极连接于射频差分电压信号RF的一个输入端口(20)，并与电感(16)连接，第三个NMOS管(12)和第四个NMOS管(13)的源极连接于射频差分电压信号RF的另一个输入端口(21)，并与电感(17)连接，电感(16)和电感(17)的另一端均通过由一个电容(18)和一个电感(19)构成的电感电容并联谐振回路连接至地；

NMOS管(10)和NMOS管(12)的漏极连接于中频差分电压信号IF的一个输出端口(25)，并与一个中频负载电阻(14)连接，NMOS管(11)和NMOS管(13)的漏极连接于中频差分电压信号IF的另一个输出端口(24)，并与另一个中频负载电阻(15)连接，中频负载电阻(14)和中频负载电阻(15)的另一端连接至电源；

NMOS管(10)和NMOS管(13)的栅极连接于本振差分电压信号LO的一个输入端口(22)，NMOS管(11)和NMOS管(12)的栅极连接于本振差分电压信号LO的另一个输入端口(23)。

3.根据权利要求1所述的混频器，其特征在于所述的混频器的信号传输为：射频差分电压信号RF分别从两对NMOS管的源极差分输入，本振差分电压信号LO分别从两对NMOS管的栅极差分输入，射频差分电压信号RF通过两对NMOS管转化为电流从漏极流出，并通过两个中频负载电阻转化成中频差分电压信号IF差分输出。

4.根据权利要求1所述的混频器，其特征在于：该混频器中的谐振回路的谐振频点设置在一倍射频信号频率处效果最佳。

Images