CN110677167B - 低电压射频前端结构 - Google Patents

低电压射频前端结构 Download PDF

Info

Publication number
CN110677167B
CN110677167B CN201910939186.XA CN201910939186A CN110677167B CN 110677167 B CN110677167 B CN 110677167B CN 201910939186 A CN201910939186 A CN 201910939186A CN 110677167 B CN110677167 B CN 110677167B
Authority
CN
China
Prior art keywords
inductor
tube
nmos tube
drain electrode
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910939186.XA
Other languages
English (en)
Other versions
CN110677167A (zh
Inventor
戴若凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201910939186.XA priority Critical patent/CN110677167B/zh
Publication of CN110677167A publication Critical patent/CN110677167A/zh
Application granted granted Critical
Publication of CN110677167B publication Critical patent/CN110677167B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种低电压射频前端结构，属于电子电路技术领域，该低电压射频前端结构包括低噪声放大器和混频器，低噪声放大器和混频器均为一级功能结构，低噪声放大器与混频器连接，低噪声放大器包括第一跨导模块，第一跨导模块通过负载与电源电压连接，混频器包括第二跨导模块和开关功能模块，第二跨导模块与开关功能模块连接后通过负载电感连接电源电压；解决了现有技术中射频前端结构的电源电压与地之间有两级功能结构，射频前端结构的电源电压及功耗较高的问题；达到了降低射频前端结构中的电源电压大小，实现射频前端结构的低电压低功耗应用。

Description

低电压射频前端结构
技术领域
本申请涉及电子电路技术领域，具体涉及一种低电压射频前端结构。
背景技术
随着物联网技术的发展，无线传感器网络技术的应用也越来越广泛。在某些应用场景，对无线传感网系统的使用寿命及电源电压有着较高的要求，比如0.6V电源电压下工作10年。为了满足较高的系统寿命及电源电压要求，无线传感网系统需要实现低电压低功耗。射频前端结构作为无线传感网络中的核心功耗消耗单元，其电源及功耗的大小直接影响无线传感网系统的整体功耗。
图1示出了一种传统射频前端结构的层叠架构原理图，图2示出了一种传统射频前端结构的电路原理图。从图1和图2可以看出，低噪声放大器和混频器级联，且低噪声放大器和混频器分别采用层叠设计，电源电压Vdd到地有两级功能结构，限制了电源电压Vdd的降低，该种结构的射频前端结构不适用于低功耗无线传感器网络的低电压应用。
发明内容
本申请提供了一种低电压射频前端结构，可以解决相关技术中射频前端结构功耗大的问题。
第一方面，本申请实施例提供了一种低电压射频前端结构，包括低噪声放大器和混频器，低噪声放大器和混频器均为一级功能结构；
低噪声放大器与混频器连接；
低噪声放大器包括第一跨导模块，第一跨导模块通过负载与电源电压连接；
混频器包括第二跨导模块和开关功能模块，第二跨导模块与开关功能模块连接后通过负载电感连接电源电压。
可选的，低噪声放大器中第一跨导模块包括第一NMOS管；负载为第一电感；
第一NMOS管的栅极为低电压射频前端结构的输入端，第一NMOS管的源极通过反馈电感接地，第一NMOS管的漏极为低噪声放大器的输出端；第一NMOS管的栅极通过偏置电感连接偏置电压，第一NMOS管的漏极通过第一电感连接电源电压；
混频器中第二跨导模块包括第二NMOS管，混频器中的开关功能模块包括第一PMOS管和第二PMOS管；
第二NMOS管的栅极为混频器的输入端，第一NMOS管的漏极通过耦合电容与第二NMOS管的栅极连接；第二NMOS管的漏极连接第二电感，第二NMOS管的栅极通过第一电阻接地，第二NMOS管的源极接地；第一PMOS管的源极与第二PMOS管的源极连接后，与第二NMOS管的漏极、第二电感分别连接；第二电感连接电源电压；第一PMOS管的漏极通过第二电阻接地，第二PMOS管的漏极通过第三电阻接地；第一PMOS管的漏极和第二PMOS管的漏极为低电压射频前端结构的输出端。
可选的，负载电感与第一跨导模块连接的负载复用为一个三端电感；
第一跨导模块与三端电感连接；
第二跨导模块与开关功能模块连接后，与三端电感连接；
三端电感连接电源电压。
可选的，低噪声放大器中第一跨导模块包括第一NMOS管；
第一NMOS管的栅极为低电压射频前端结构的输入端，第一NMOS管的源极通过反馈电感接地，第一NMOS管的漏极为低噪声放大器的输出端；第一NMOS管的栅极通过偏置电感连接偏置电压；
混频器中第二跨导模块包括第二NMOS管，混频器中开关功能模块包括第一PMOS管和第二PMOS管；
第二NMOS管的栅极为混频器的输入端，第一NMOS管的漏极通过耦合电容与第二NMOS管的栅极连接；第二NMOS管的栅极通过第一电阻接地，第二NMOS管的源极接地；第一PMOS管的源极与第二PMOS管的源极连接后，与第二NMOS管的漏极、三端电感分别连接，第一PMOS管的漏极通过第二电阻接地，第二PMOS管的漏极通过第三电阻接地；第一PMOS管的漏极和第二PMOS管的漏极为低电压射频前端结构的输出端；
第一NMOS管的漏极连接三端电感，第二NMOS管的漏极连接三端电感，三端电感连接电源电压。
可选的，在混频器中，第一PMOS管的栅极连接第一本振信号，第二PMOS管的栅极连接第二本振信号；
第一本振信号与第二本振信号的相位相差180度。
可选的，第一NMOS管的栅极通过第一电容接射频信号。
可选的，负载电感与第一跨导模块连接的负载共用为一个电感；
第一跨导模块连接电感；
第二跨导模块与开关功能模块连接后，与电感连接；
电感连接电源电压。
可选的，低噪声放大器中第一跨导模块包括第一NMOS管；
第一NMOS管的栅极为低电压射频前端结构的输入端，第一NMOS管的漏极与共用负载电感连接，第一NMOS管的栅极通过偏置电感连接偏置电压，第一NMOS管的源极通过反馈电感接地；
混频器中第二跨导模块包括第二NMOS管，开关功能模块包括第一PMOS管和第二PMOS管；
第二NMOS管的漏极与共用负载电感连接，第二NMOS管的源极接地；第二NMOS管的栅极与第一NMOS管的栅极连接；
第一PMOS管的源极与第二PMOS管的源极连接后，与第二NMOS管的漏极、共用负载第一电感连接；
共用负载电感连接电源电压；
第一PMOS管的漏极和第二PMOS管的漏极为低电压射频结构前端的输出端，第一PMOS管的漏极通过第一电阻接地，第二PMOS管的漏极通过第二电阻接地。
可选的，低噪声放大器包括第一NMOS管、第二NMOS管；
第一NMOS管的源极连接反馈电感的第一端，第二NMOS管的源极连接反馈电感的第二端，反馈电感的第三端接地；第一NMOS管的漏极连接共用负载电感，第二NMOS管的漏极连接共用负载，第一NMOS的栅极通过偏置电感连接偏置电压，第二NMOS管的栅极通过偏置电感连接偏置电压；
混频器包括第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管；
第一PMOS管的源极与第二PMOS管的源极连接后，与第三NMOS管的漏极、共用负载电感连接；第三PMOS管的源极与第四PMOS管的源极连接后，与第四NMOS管的漏极、共用负载电感连接；第一PMOS管的漏极与第三PMOS管的漏极均通过第一电阻接地，第二PMOS管的漏极与第四PMOS管的漏极均通过第二电阻接地；
第三NMOS管的漏极与共用负载电感连接，第四NMOS管的漏极与共用负载电感连接，第三NMOS管的源极和第四NMOS管的源极均接地；第三NMOS管的栅极与第一NMOS管的栅极连接，第四NMOS管的栅极与第二NMOS管的栅极连接；
共用负载电感连接电源电压。
可选的，第一NMOS管的栅极通过第一电容接射频信号，第二NMOS管的栅极通过第二电容接射频信号。
可选的，第一PMOS管的栅极和第四PMOS管的栅极连接第一本振信号，第二PMOS管的栅极和第三PMOS管的栅极连接第二本振信号，第一本振信号与第二本振信号的相位相差180度；
第一PMOS管的漏极和第四PMOS管的漏极为低电压射频前端结构的输出端。
本申请技术方案，至少包括如下优点：
本申请实施例提供低电压射频前端结构包括低噪声放大器和混频器，低噪声放大器和混频器均为一级功能结构，低噪声放大器和混频器连接，低噪声放大器通过负载与电源电压连接，混频器通过负载电感与电源电压连接，由于低噪声放大器和混频器为一级功能结构，电源电压到地减少了一级，相较于现有的电源电压到地有两级结构，将电源电压降低了约1/2,降低了射频前端结构的功耗，有助于实现射频前端结构的低电压低功耗应用。此外，还将低噪声放大器的负载与混频器中用于直流偏置和射频隔离的负载电感复用，减小了无源器件的面积，降低了低电压射频前端结构的成本。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中一种射频前端结构的结构原理图；
图2是现有技术中一种射频前端结构的电路原理图；
图3是本申请实施例提供的一种低电压射频前端结构的结构原理图；
图4是本申请实施例提供的一种低电压射频前端结构的电路原理图；
图5是本申请实施例提供的另一种低电压射前端结构的结构原理图；
图6是本申请实施例提供的另一种低电压射频前端结构的电路原理图；
图7是本申请实施例提供的另一种低电压射频前端结构的结构原理图；
图8是本申请实施例提供的另一种低电压射频前端结构的电路原理图；
图9是本申请实施例提供的另一种低电压射频前端结构的电路原理图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本申请实施例提供了一种低电压射频前端结构，该低电压射频前端结构至少包括低噪声放大器和混频器，低噪声放大器为一级功能结构，因此，电源电压到地只有一级功能结构，相较于图1和图2中的电源电压Vdd，该低电压射频前端结构能够有效地将电源电压降低为Vdd/2，即电源电压降低了1/2，解决了现有的射频前端结构的电源电压及功耗较高的问题。
低噪声放大器接收射频信号，低噪声放大器的输出端与混频器的输入端连接。
低噪声放大器包括第一跨导模块，第一跨导模块通过负载与电源电压连接。
混频器包括第二跨导模块和开关功能模块，第二跨导模块与开关功能模块连接后通过负载电感连接电源电压。
在一种实施方式中，第一跨导模块连接的负载和混频器中的负载电感是独立的两个器件，混频器中的负载电感具有直流偏置和射频隔离的作用，如图3所示。低噪声放大器包括第一跨导模块Gm1，第一跨导模块Gm1接收射频信号RFin，第一跨导模块Gm1通过负载LC与电源电压Vdd/2连接，第一跨导模块Gm1接地。混频器模块包括第二跨导模块Gm2和开关功能模块SW，第一跨导模块Gm1通过耦合电容Co与第二跨导模块Gm2连接，第二跨导模块Gm2接地，第二跨导模块Gm2与开关功能模块SW连接后通过负载电感DR连接电源端电压Vdd/2，开关功能模块SW接收第一本振信号LO+和第二本振信号LO-，第一本振信号LO+与第二本振信号LO-的相位相差180度；开关功能模块SW输出该低电压射频前端结构的输出信号IF，开关功能模块SW通过电阻RL接地。
图4示出了一种低电压射频前端结构的电路原理图。如图4所示，低噪声放大器中第一跨导模块包括第一NMOS管NM1，负载为第一电感Ld；混频器中第二跨导模块包括第二NMOS管MN2，开关功能模块包括第一PMOS管MP2和第二PMOS管MP3，第一PMOS管MP2和第二PMOS管MP3为混频器的开关管。混频器中的负载电感为第二电感Liso，用于实现直流偏置和射频隔离。
第一NMOS管MN1的栅极为该低电压射频前端结构的输入端，第一NMOS管的栅极通过第一电容Cg1接射频信号RFin，第一NMOS管MN1的漏极为低噪声放大器的输出端，第一NMOS管MN1的漏极通过第一电感Ld连接电源电压Vdd/2，第一NMOS管MN1的源极通过反馈电感Ls接地，第一NMOS管NM1的栅极通过偏置电感Lg连接偏置电压Vg。
第二NMOS管MN2的栅极为混频器的输入端，第二NMOS管MN2的栅极通过耦合电容Co与第一NMOS管MN1的漏极连接，第二NMOS管MN2的漏极通过第二电感Liso连接电源电压Vdd/2，第二NMOS管MN2的栅极通过第一电阻Rb接地，第二NMOS管MN2的源极接地。
第一PMOS管MP2的源极与第二PMOS管MP3的与源极连接后，与第二NMOS管的漏极、第二电感Liso分别连接，第二电感Liso连接电源电压Vdd/2；第一PMOS管MP2的漏极和第二PMOS管MP3的漏极为该低电压射频前端结构的输出端Vout；第一PMOS管MP2的漏极通过第二电阻RL1接地，第二PMOS管MP3的漏极通过第三电阻RL2接地。第一PMOS管MP2的栅极连接第一本振信号LO+，第二PMOS管MP3的栅极连接第二本振信号LO-，第一本振信号LO+和第二本振信号LO-的相位相差180度。
在另一种实施方式中，为了降低无源器件的面积，实现低成本，将无源器件融合，即将混频器中负载电感与低噪声放大器中第一跨导模块连接的负载复用为一个三端电感，如图5所示，低噪声放大器中的第一跨导模块Gm1与三端电感L1连接，混频器中的第二跨导模块Gm2与开关功能模块SW连接后，与三端电感L1连接，三端电感L1连接电源电压Vdd/2。
图6示出了一种低电压射频前端结构的电路原理图。如图6所示，低噪声放大器中第一NMOS管MN1的漏极连接的负载与混频器中用于实现直流偏置和射频隔离的负载电感复用为一个三端电感Ld,iso。
低噪声放大器中第一跨导模块包括第一NMOS管MN1，第一NMOS管MN1的栅极为低电压射频前端结构的输入端，第一NMOS管MN1的栅极通过第一电容Cg1接射频信号RFin。第一NMOS管MN1的源极通过反馈电感Ls接地，第一NMOS管MN1的漏极为低噪声放大器的输出端，第一NMOS管MN1的栅极通过偏置电感Lg连接偏置电压Vg。第一NMOS管MN1的漏极连接三端电感Ld,iso的第一端。
混频器中第二跨导模块包括第二NMOS管MN2，混频器中开关功能模块包括第一PMOS管MP2和第二PMOS管MP3。第二NMOS管MN2的栅极为混频器的输入端，第二NMOS管MN2的栅极通过耦合电容Co与第一NMOS管MN1的漏极连接。第二NMOS管MN2的栅极通过第一电阻Rb接地，第二NMOS管MN2的源极接地。第二NMOS管M2的漏极连接三端电感Ld,iso的第二端。
三端电感Ld,iso的第三端连接电源电压Vdd/2。
第一PMOS管MP2的源极和第二PMOS管MP3的源极连接后，与第二NMOS管MN2的漏极连接；第一PMOS管MP2的源极和第二PMOS管MP3的源极连接后，还与三端电感Ld,iso的第三端连接。
第一PMOS管MP2的漏极通过第二电阻RL1接地，第二PMOS管MP3的漏极通过第三电阻RL2接地；第一PMOS管MP2的漏极和第二PMOS管MP3的漏极为该低电压射频前端结构的输出端Vout。第一PMOS管MP2的栅极连接第一本振信号LO+，第二PMOS管MP3的栅极连接第二本振信号LO-，第一本振信号LO+和第二本振信号LO-的相位相差180度。
在另一种实施方式中，为了降低无源器件的面积，实现低成本，将无源器件融合，即将混频器中负载电感与低噪声放大器中第一跨导模块连接的负载共用为一个电感，如图7所示。低噪声放大器中的第一跨导模块Gm1与电感L2连接；混频器中的第二跨导模块Gm2与开关功能模块SW连接后，与电感L2连接；电感L2连接电源电Vdd/2。
图8示出了一种低电压射频前端结构的电路原理图。在图8中混频器中负载电感与低噪声放大器中第一跨导模块连接的负载共用为一个共用负载电感Ld,iso。
低噪声放大器中的第一跨导模块包括第一NMOS管MN1，第一NMOS管MN1的漏极通过共用负载电感Ld,iso连接电源电压Vdd/2，第一NMOS管MN1的源极通过反馈电感Ls接地，第一NMOS管MN1的栅极通过第一电容Cg1接射频信号。
混频器中第二跨导模块包括第二NMOS管MN2，开关功能模块包括第一PMOS管MP2和第二PMOS管MP3。第二NMOS管MN2的栅极与第一NMOS管MN2的栅极连接，第二NMOS管MN2的漏极通过第一电感Ld,iso连接电源电压Vdd/2。第二NMOS管MN2的源极接地。
第一PMOS管MP2的源极和第二PMOS管MP3的源极连接后，与第二NMOS管MN2的漏极连接；第一PMOS管MP2的源极和第二PMOS管MP3的源极连接后，还与共用负载电感Ld,iso连接，共用负载电感Ld,iso连接电源电压Vdd/2。第一PMOS管MNP2的漏极通过第一电阻RL1接地，第二PMOS管MP3的漏极通过第二电阻RL2接地。第一PMOS管MP2的栅极连接第一本振信号LO+，第二PMOS管MP3的栅极连接第二本振信号LO-，第一本振信号LO+和第二本振信号LO-的相位相差180度。第一PMOS管MP2的漏极和第二PMOS管MP3的漏极为该低电压射频前端结构的输出端Vout。
图9示出了一种低电压射频前端结构的电路原理图。图9是图8所示低噪声放大器射频前端结构对应的差分双平衡设计，即图9中低噪声放大器采用差分设计，混频器采用双平衡设计，实现差分双平衡低电压射频前端结构；低噪声放大器连接的负载与混频器中用于实现直流偏置和射频隔离的负载电感共用为一个共用负载电感Ld,iso，有效降低了无源器件的面积。
如图9所示，低噪声放大器包括第一NMOS管MN11、第二NMOS管MN41；混频器包括第三NMOS管MN21、第四NMOS管MN31、第一PMOS管MP21、第二PMOS管MP31、第三PMOS管MP32、第四PMOS管MP22。
第一NMOS管MN11的源极连接反馈电感Ls的一端，第二NMOS管MN41的源极连接反馈电感的Ls的第二端，反馈电感Ls的第三端接地。第一NMOS管MN11的栅极连接偏置电感Lg第一端，第二NMOS管MN41的栅极连接偏置电感Lg的第二端，偏置电感Lg的第三端连接偏置电压Vg。
第一NMOS管MN11的栅极和第二NMOS管MN41的栅极为该低电压射频前端结构的输入端，第一NMOS管MN11的栅极通过第一电容Cg1接射频信号RFin+，第二NMOS管MN41的栅极通过第二电容Cg2接射频信号RFin-,射频信号RFin+与射频信号RFin-为差分信号。
第一NMOS管MN11的漏极连接共用负载电感Ld,iso，第二NMOS管MN41的漏极连接共用负载电感Ld,iso。
第三NMOS管MN21的栅极与第一NMOS管MN11的栅极连接，第四NMOS管MN31的栅极与第二NMOS管MN41的栅极连接；第三NMOS管MN21的源极接地，第四NMOS管MN31的源极接地。
第三NMOS管MN21的漏极连接共用负载电感Ld,iso，第四NMOS管MN31的漏极连接共用负载电感Ld,iso。
第一PMOS管MP21的源极与第二PMOS管MP31的源极连接后，与第三NMOS管MN21的漏极、共用负载电感Ld,iso分别连接；第三PMOS管MP32的源极与第二PMOS管MP22的源极连接后，与第四NMOS管MN31的漏极、共用负载电感Ld,iso分别连接。
需要说明的是，由于图9提供的低电压射频前端结构为差分双平衡结构，共用负载电感Ld,iso为一个三端电感，共用负载电感Ld,iso连接电源电压Vdd/2。第一PMOS管MP21的漏极与第三PMOS管MP32的漏极通过第一电阻RL1接地，第二PMOS管MP32的漏极与第四PMOS管MP22的漏极通过第二电阻RL2接地。
第一PMOS管MP21的栅极和第四PMOS管MP22的栅极连接第一本振信号LO+，第二PMOS管MP31的栅极和第三PMOS管MP32的栅极连接第二本振信号LO-，所述第一本振信号与所述第二本振信号的相位相差180度。
第一PMOS管MP21的漏极和第四PMOS管MP22的漏极为低电压射频前端结构的输出端。
该实施例提供的低电压射频前端结构不仅降低了电源电压，降低了成本，通过差分双平衡结构，还可以改善射频前端结构的共模抑制、隔离度、线性度等射频性能。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (11)

1.一种低电压射频前端结构，其特征在于，包括低噪声放大器和混频器，所述低噪声放大器和混频器均为一级功能结构；
所述低噪声放大器与所述混频器连接；
所述低噪声放大器包括第一跨导模块，所述第一跨导模块通过负载与电源电压连接；
所述混频器包括第二跨导模块和开关功能模块，所述第二跨导模块与所述开关功能模块连接后通过负载电感连接电源电压，所述开关功能模块通过电阻接地；
其中，所述负载为第一电感，所述负载电感为第二电感；
或，所述负载电感与所述第一跨导模块连接的负载复用为一个三端电感；
或，所述负载电感与所述第一跨导模块连接的负载共用为一个电感。
2.根据权利要求1所述的低电压射频前端结构，其特征在于，所述低噪声放大器中第一跨导模块包括第一NMOS管；当所述负载为第一电感时，
所述第一NMOS管的栅极为所述低电压射频前端结构的输入端，所述第一NMOS管的源极通过反馈电感接地，所述第一NMOS管的漏极为所述低噪声放大器的输出端；所述第一NMOS管的栅极通过偏置电感连接偏置电压，第一NMOS管的漏极通过所述第一电感连接所述电源电压；
所述混频器中第二跨导模块包括第二NMOS管，所述混频器中的开关功能模块包括第一PMOS管和第二PMOS管；
所述第二NMOS管的栅极为所述混频器的输入端，所述第一NMOS管的漏极通过耦合电容与所述第二NMOS管的栅极连接；所述第二NMOS管的漏极连接第二电感，所述第二NMOS管的栅极通过第一电阻接地，所述第二NMOS管的源极接地；所述第一PMOS管的源极与所述第二PMOS管的源极连接后，与所述第二NMOS管的漏极、第二电感分别连接；所述第二电感连接所述电源电压；所述第一PMOS管的漏极通过第二电阻接地，所述第二PMOS管的漏极通过第三电阻接地；所述第一PMOS管的漏极和所述第二PMOS管的漏极为所述低电压射频前端结构的输出端。
3.根据权利要求1所述的低电压射频前端结构，其特征在于，当所述负载电感与所述第一跨导模块连接的负载复用为一个三端电感时，
所述第一跨导模块与所述三端电感连接；
所述第二跨导模块与所述开关功能模块连接后，与所述三端电感连接；
所述三端电感连接所述电源电压。
4.根据权利要求3所述的低电压射频前端结构，其特征在于，所述低噪声放大器中第一跨导模块包括第一NMOS管；
所述第一NMOS管的栅极为所述低电压射频前端结构的输入端，所述第一NMOS管的源极通过反馈电感接地，所述第一NMOS管的漏极为所述低噪声放大器的输出端；所述第一NMOS管的栅极通过偏置电感连接偏置电压；
所述混频器中第二跨导模块包括第二NMOS管，所述混频器中开关功能模块包括第一PMOS管和第二PMOS管；
所述第二NMOS管的栅极为所述混频器的输入端，所述第一NMOS管的漏极通过耦合电容与所述第二NMOS管的栅极连接；所述第二NMOS管的栅极通过第一电阻接地，所述第二NMOS管的源极接地；所述第一PMOS管的源极与所述第二PMOS管的源极连接后，与所述第二NMOS管的漏极、所述三端电感分别连接，所述第一PMOS管的漏极通过第二电阻接地，所述第二PMOS管的漏极通过第三电阻接地；所述第一PMOS管的漏极和所述第二PMOS管的漏极为所述低电压射频前端结构的输出端；
所述第一NMOS管的漏极连接所述三端电感，所述第二NMOS管的漏极连接所述三端电感，所述三端电感连接所述电源电压。
5.根据权利要求2至4任一所述的低电压射频前端结构，其特征在于，在所述混频器中，第一PMOS管的栅极连接第一本振信号，第二PMOS管的栅极连接第二本振信号；
所述第一本振信号与所述第二本振信号的相位相差180度。
6.根据权利要求2至4任一所述的低电压射频前端结构，其特征在于，第一NMOS管的栅极通过第一电容接射频信号。
7.根据权利要求1所述的低电压射频前端结构，其特征在于，当所述负载电感与所述第一跨导模块连接的负载共用为一个电感时，
所述第一跨导模块连接所述电感；
所述第二跨导模块与所述开关功能模块连接后，与所述电感连接；
所述电感连接所述电源电压。
8.根据权利要求7所述的低电压射频前端结构，其特征在于，所述低噪声放大器中所述第一跨导模块包括第一NMOS管；
所述第一NMOS管的栅极为所述低电压射频前端结构的输入端，所述第一NMOS管的漏极与共用负载电感连接，所述第一NMOS管的栅极通过偏置电感连接偏置电压，所述第一NMOS管的源极通过反馈电感接地；
所述混频器中所述第二跨导模块包括第二NMOS管，所述开关功能模块包括第一PMOS管和第二PMOS管；
所述第二NMOS管的漏极与所述共用负载电感连接，所述第二NMOS管的源极接地；所述第二NMOS管的栅极与所述第一NMOS管的栅极连接；
所述第一PMOS管的源极与所述第二PMOS管的源极连接后，与所述第二NMOS管的漏极、所述共用负载电感连接；
所述共用负载电感连接所述电源电压；
所述第一PMOS管的漏极和所述第二PMOS管的漏极为所述低电压射频结构前端的输出端，所述第一PMOS管的漏极通过第一电阻接地，所述第二PMOS管的漏极通过第二电阻接地。
9.根据权利要求7所述的低电压射频前端结构，其特征在于，所述低噪声放大器包括第一NMOS管、第二NMOS管；
所述第一NMOS管的源极连接反馈电感的第一端，所述第二NMOS管的源极连接所述反馈电感的第二端，所述反馈电感的第三端接地；所述第一NMOS管的漏极连接所述共用负载电感，所述第二NMOS管的漏极连接所述共用负载，所述第一NMOS的栅极通过偏置电感连接偏置电压，所述第二NMOS管的栅极通过所述偏置电感连接偏置电压；
所述混频器包括第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管；
所述第一PMOS管的源极与所述第二PMOS管的源极连接后，与所述第三NMOS管的漏极、所述共用负载电感连接；所述第三PMOS管的源极与所述第四PMOS管的源极连接后，与所述第四NMOS管的漏极、所述共用负载电感连接；所述第一PMOS管的漏极与所述第三PMOS管的漏极均通过第一电阻接地，所述第二PMOS管的漏极与所述第四PMOS管的漏极均通过第二电阻接地；
所述第三NMOS管的漏极与所述共用负载电感连接，所述第四NMOS管的漏极与所述共用负载电感连接，所述第三NMOS管的源极和所述第四NMOS管的源极均接地；所述第三NMOS管的栅极与所述第一NMOS管的栅极连接，所述第四NMOS管的栅极与所述第二NMOS管的栅极连接；
所述共用负载电感连接所述电源电压。
10.根据权利要求9所述的低电压射频前端结构，其特征在于，所述第一NMOS管的栅极通过第一电容接射频信号，所述第二NMOS管的栅极通过第二电容接射频信号。
11.根据权利要求9所述的低电压射频前端结构，其特征在于，所述第一PMOS管的栅极和第四PMOS管的栅极连接第一本振信号，所述第二PMOS管的栅极和所述第三PMOS管的栅极连接第二本振信号，所述第一本振信号与所述第二本振信号的相位相差180度；
所述第一PMOS管的漏极和所述第四PMOS管的漏极为所述低电压射频前端结构的输出端。
CN201910939186.XA 2019-09-30 2019-09-30 低电压射频前端结构 Active CN110677167B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910939186.XA CN110677167B (zh) 2019-09-30 2019-09-30 低电压射频前端结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910939186.XA CN110677167B (zh) 2019-09-30 2019-09-30 低电压射频前端结构

Publications (2)

Publication Number Publication Date
CN110677167A CN110677167A (zh) 2020-01-10
CN110677167B true CN110677167B (zh) 2021-08-24

Family

ID=69080351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910939186.XA Active CN110677167B (zh) 2019-09-30 2019-09-30 低电压射频前端结构

Country Status (1)

Country Link
CN (1) CN110677167B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1729626A (zh) * 2002-12-20 2006-02-01 因芬尼昂技术股份公司 Rf前端接收机
CN102075145A (zh) * 2011-01-11 2011-05-25 东南大学 一种高线性度折叠镜像混频器
TW201216629A (en) * 2010-10-13 2012-04-16 Univ Nat Taiwan Dual mode RF transcevier and receiving method of the same
US9948239B2 (en) * 2016-09-21 2018-04-17 Qualcomm Incorporated Configurable mixer
CN108964614A (zh) * 2018-06-29 2018-12-07 南通朝旭环保科技有限公司 混频器电路
CN110120786A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造（天津）有限公司 混频器及无线通信装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI304678B (en) * 2005-12-15 2008-12-21 Realtek Semiconductor Corp Low noise mixer
CN102082579B (zh) * 2010-12-31 2013-10-30 东南大学 一种超低功耗恒定包络收发系统及其实现方法
CN103401508B (zh) * 2013-08-19 2016-02-03 东南大学 一种低噪声放大器和混频器融合系统
US9271239B2 (en) * 2014-02-14 2016-02-23 Qualcomm Incorporated Current-efficient low noise amplifier (LNA)
US9698838B1 (en) * 2015-12-23 2017-07-04 Intel Corporation Real-time blocker-adaptive broadband wireless receiver for low-power operation under co-existence in 5G and beyond

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1729626A (zh) * 2002-12-20 2006-02-01 因芬尼昂技术股份公司 Rf前端接收机
TW201216629A (en) * 2010-10-13 2012-04-16 Univ Nat Taiwan Dual mode RF transcevier and receiving method of the same
CN102075145A (zh) * 2011-01-11 2011-05-25 东南大学 一种高线性度折叠镜像混频器
US9948239B2 (en) * 2016-09-21 2018-04-17 Qualcomm Incorporated Configurable mixer
CN110120786A (zh) * 2018-02-06 2019-08-13 中芯国际集成电路制造（天津）有限公司 混频器及无线通信装置
CN108964614A (zh) * 2018-06-29 2018-12-07 南通朝旭环保科技有限公司 混频器电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《蓝牙中的低功耗射频接收前端设计》;曹毅;《万方数据库》;20180525;21-25 *

Also Published As

Publication number Publication date
CN110677167A (zh) 2020-01-10

Similar Documents

Publication Publication Date Title
JP3954059B2 (ja) 発振器、通信装置
US20100164621A1 (en) Output gain stage for a power amplifier
US20080111644A1 (en) Back-gate coupling voltage control oscillator
US20030114129A1 (en) System and method for a radio frequency receiver front end utilizing a balun to couple a low-noise amplifier to a mixer
US8013651B2 (en) Signal converter for wireless communication and receiving device using the same
US6944435B2 (en) Unconditionally stable on-chip filter and applications thereof
CN217183258U (zh) 一种高线性度有源混频器
US8957732B2 (en) Amplifier and transceiver including the amplifier
CN110621061B (zh) 电流复用的射频前端结构
US20140266390A1 (en) Transconductance circuit and frequency mixer
US8212603B2 (en) Mixer circuit
CN110677167B (zh) 低电压射频前端结构
US7176759B2 (en) Differential low noise amplifier with low power consumption
EP0789450A2 (en) An efficient RF CMOS amplifier with increased transconductance
CN113285673B (zh) 射频放大电路、射频前端接收电路及无线通信设备
Wan et al. A low-voltage low-power CMOS transmitter front-end using current mode approach for 2.4 GHz wireless communications
CN111147021B (zh) 一种压控振荡器
US8803586B1 (en) Down-conversion frequency mixer circuit
JP2002305414A (ja) 周波数変換回路
CN112438018B (zh) 一种运算放大器、射频电路及电子设备
KR100278551B1 (ko) 고주파 저잡음 발진장치
KR101960181B1 (ko) 안정적으로 이득을 부스팅하는 주파수 혼합기
US20130273867A1 (en) Radio frequency signal receiving device
KR20020083607A (ko) 능동 발룬 회로
JP2002353736A (ja) 発振器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant