JPH10242763A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 接合形バイポーラトランジスタ６ａ〜６ｆあ
るいはＭＯＳＦＥＴを用いた差動対を多段で用いるた
め、低電流および低電圧で動作できないという課題があ
った。また、バイアス回路が必要となるため、回路の小
型化が困難であるという課題があった。 【解決手段】 シリコンチップ１上にＢｉＣＭＯＳプロ
セスを用いて、接合形バイポーラトランジスタを用いた
増幅器２とショットキーダイオードを用いたミクサ３を
構成するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＢｉＣＭＯＳプ
ロセスを用いて集積化される半導体集積回路に関するも
のである。

【０００２】

【従来の技術】図２１は例えば「アナログ集積回路設計
技術，第１０．３章，１７０〜１８１頁，１９９０年培
風館発行，Ｐ．Ｒ．グレイ，Ｒ．Ｇ．メイヤ共著」に示
された従来のギルバートセルバランスミクサを示す回路
図であり、図において、６ａ〜６ｆは接合形バイポーラ
トランジスタ、９はＲＦ（高周波）信号端子、１７ａ，
１７ｂは抵抗、２１は制御信号入力端子、２２はＬＯ
（局部発振）信号端子、２３は電流源、２７はベースバ
ンド信号出力端子である。

【０００３】次に動作について説明する。ＲＦ信号端子
９およびＬＯ信号端子２２から差動入力されたＲＦ信号
とＬＯ信号は逆位相で各接合形バイポーラトランジスタ
６ａ〜６ｆに給電される。接合形バイポーラトランジス
タ６ａ〜６ｆでのＲＦ信号とＬＯ信号の乗算による混合
波はベースバンド信号出力端子２７に差動出力される。
ここで、差動入力されたＲＦ信号とＬＯ信号は相殺さ
れ、ベースバンド信号出力端子２７には出力されない。

【０００４】また、図２２は例えば「電子情報通信学会
１９９６年ソサイエティ大会講演論文集，１分冊５９
頁，講演番号Ｃ−１００，中津川征士他」に示された従
来のブロード分布結合形方向性結合器（ブロードサイド
カプラ）の断面図であり、図において、３０は第１のス
トリップ導体、３１は第２のストリップ導体、３５ａ，
３５ｂは地導体、４２はＧａＡｓ（ガリウム−ヒ素）基
板、４３ａ，４３ｂはポリイミドである。このブロード
サイドカプラは、ＧａＡｓ基板４２上に地導体３５ｂを
設け、さらに、その上にポリイミド４３ａを誘電体層と
して積層し、第１のストリップ導体３０，ポリイミド４
３ｂの誘電体層を介して、第２のストリップ導体３１を
形成している。

【０００５】次に動作について説明する。第１のストリ
ップ導体３０から入力された高周波信号は、第１のスト
リップ導体３０上にポリイミド４３ｂを介して重なるよ
うに設けられた第２のストリップ導体３１に一部結合し
て伝わる。第１のストリップ導体３０と第２のストリッ
プ導体３１の線路幅および線路長、あるいはポリイミド
４３ｂの厚みを変化させることにより、結合する高周波
信号の振幅および位相を調整し、所望の結合振幅および
位相を実現することができる。

【０００６】

【発明が解決しようとする課題】従来の半導体集積回路
は以上のように構成されているので、図２１に示したギ
ルバートセルバランスミクサでは、接合形バイポーラト
ランジスタ６ａ〜６ｆあるいはＭＯＳＦＥＴを用いた差
動対を多段で用いるため、低電流および低電圧で動作で
きないという課題があった。また、バイアス回路が必要
となるため、回路の小型化が困難であるという課題があ
った。

【０００７】また、図２２に示したブロードサイドカプ
ラでは、ポリイミド４３ａ，４３ｂの膜厚の制御が難し
いため膜厚のばらつきが大きく、結合量のばらつきが大
きくなるという課題があった。一般的にポリイミドは吸
湿性があるため、製造後に膜厚が変わることがあり、ポ
リイミドの膜厚が厚くなると平坦性が維持できなくなる
ため、その上に形成された第１および第２のストリップ
導体３０，３１の損失が増えてしまう。また、このブロ
ードサイドカプラの入出力端子と接続するスルーホール
の深さが異なってしまい、変調器、バランスミクサおよ
び移相器など９０度位相分配を利用する場合に、その位
相量誤差が大きくなってしまうという課題があった。

【０００８】この発明は上記のような課題を解決するた
めになされたもので、量産に適した通常の製造工程で、
低電流、低電圧動作および高周波動作が可能な半導体集
積回路を得ることを目的とする。

【０００９】

【課題を解決するための手段】請求項１記載の発明に係
る半導体集積回路は、シリコン基板上にＢｉＣＭＯＳプ
ロセスを用いて集積化されたショットキーダイオードを
含む第１の高周波回路と、上記シリコン基板上にＢｉＣ
ＭＯＳプロセスを用いて集積化され、且つ上記第１の高
周波回路に接続された接合形バイポーラトランジスタお
よびＭＯＳＦＥＴのうちの少なくともいずれか一方を含
む第２の高周波回路とを備えたものである。

【００１０】請求項２記載の発明に係る半導体集積回路
は、入力端子から入力された高周波信号を増幅する増幅
器とした第２の高周波回路と、その増幅された高周波信
号を周波数変換して出力端子から出力するミクサとした
第１の高周波回路とを備えたものである。

【００１１】請求項３記載の発明に係る半導体集積回路
は、ｐｎ接合形ダイオードを可変容量ダイオードとして
用いて高周波を発振する電圧制御発振器とした第２の高
周波回路と、第１の入力端子から入力された高周波信号
を上記第２の高周波回路により発振された高周波に応じ
て周波数変換して第１の出力端子から出力するミクサと
した第１の高周波回路とを備えたものである。

【００１２】請求項４記載の発明に係る半導体集積回路
は、ショットキーダイオードのアンチパラレルダイオー
ドペアを用いたリミッタ回路とした第１の高周波回路を
備えたものである。

【００１３】請求項５記載の発明に係る半導体集積回路
は、高周波信号を入力する容量と、その容量に直列接続
され、その高周波信号を検波するショットキーダイオー
ドと、上記容量と上記ショットキーダイオードとの間に
設けられた検波信号出力端子とを設けた検波器とした第
１の高周波回路を備えたものである。

【００１４】請求項６記載の発明に係る半導体集積回路
は、入力端子から入力された高周波信号を増幅する増幅
器とした第２の高周波回路を備え、その増幅された高周
波信号を第１の高周波回路により検波して、その検波信
号に応じて上記第２の高周波回路の増幅器の利得を制御
するようにしたものである。

【００１５】請求項７記載の発明に係る半導体集積回路
は、第２の入力端子から入力された局部発振信号を増幅
する差動増幅器とした第２の高周波回路と、その増幅さ
れた局部発振信号と第１の入力端子から入力された高周
波信号とを混合し検波して、中間周波信号を第１の出力
端子から出力するバランス形ミクサとした第１の高周波
回路とを備えたものである。

【００１６】請求項８記載の発明に係る半導体集積回路
は、第１および第２の入力端子から入力された高周波信
号および局部発振信号を分配する９０度分配器および１
８０度分配器とした第２の高周波回路と、それら９０度
分配器および１８０度分配器により分配された高周波信
号および局部発振信号を混合するミクサとした第１の高
周波回路とを備え、上記第１および第２の高周波回路に
より直交変調器を構成したものである。

【００１７】請求項９記載の発明に係る半導体集積回路
は、第２の入力端子から入力された局部発振信号の同相
成分と逆相成分とを出力する第１の差動増幅器と、その
第１の差動増幅器から出力された同相成分を入力し、そ
の同相成分に同相の局部発振信号に分配する第２の差動
増幅器と、上記第１の差動増幅器から出力された逆相成
分を入力し、その逆相成分に同相の局部発振信号に分配
する第３の差動増幅器とを設けた１８０度分配器を備え
たものである。

【００１８】請求項１０記載の発明に係る半導体集積回
路は、第１の入力端子から入力された高周波信号に４５
度の位相の遅れを発生させる積分回路と、上記第１の入
力端子から入力された高周波信号に４５度の位相の進み
を発生させる微分回路とを設けた９０度分配器を備えた
ものである。

【００１９】請求項１１記載の発明に係る半導体集積回
路は、第１の抵抗と可変容量ダイオードとして用いられ
る第１のｐｎ接合形ダイオードから成り、第１の入力端
子から入力された高周波信号に４５度の位相の遅れを発
生させる積分回路と、第２の抵抗と可変容量ダイオード
として用いられる第２のｐｎ接合形ダイオードから成
り、上記第１の入力端子から入力された高周波信号に４
５度の位相の進みを発生させる微分回路とを設けた９０
度分配器を備えたものである。

【００２０】請求項１２記載の発明に係る半導体集積回
路は、シリコン基板上に設けられた第１の酸化シリコン
膜と、その第１の酸化シリコン膜上に設けられた第１の
ストリップ導体と、上記第１の酸化シリコン膜および上
記第１のストリップ導体上に設けられた第２の酸化シリ
コン膜と、その第２の酸化シリコン膜上に設けられた第
２のストリップ導体とを備え、第１の入力端子から高周
波信号を上記第１および第２のストリップ導体のうちの
いずれか一方に入力し、それら第１および第２のストリ
ップ導体から９０度の位相の異なる高周波信号を出力す
るブロードサイドカプラを構成した９０度分配器を備え
たものである。

【００２１】請求項１３記載の発明に係る半導体集積回
路は、シリコン基板上に設けられた第１の酸化シリコン
膜と、その第１の酸化シリコン膜上に設けられた第１の
ストリップ導体と、その第１のストリップ導体に接続さ
れ、一端を接地した第１のショットキーダイオードと、
上記第１の酸化シリコン膜および上記第１のストリップ
導体上に設けられた第２の酸化シリコン膜と、その第２
の酸化シリコン膜上に設けられた第２のストリップ導体
と、その第２のストリップ導体に接続され、一端を接地
した第２のショットキーダイオードとを備え、第２の入
力端子から局部発振信号を上記第１および第２のストリ
ップ導体のうちのいずれか一方に入力し、その局部発振
信号を入力されていない第１または第２のストリップ導
体から１８０度の位相の異なる局部発振信号を出力する
ブロードサイドカプラを構成した１８０度分配器を備え
たものである。

【００２２】請求項１４記載の発明に係る半導体集積回
路は、第１および第２のショットキーダイオードに代え
て、可変容量ダイオードとして用いられる第１および第
２のｐｎ接合形ダイオードを備えたものである。

【００２３】請求項１５記載の発明に係る半導体集積回
路は、シリコン基板上に設けられた第１の酸化シリコン
膜，その第１の酸化シリコン膜上に設けられた第１のス
トリップ導体，上記第１の酸化シリコン膜および上記第
１のストリップ導体上に設けられた第２の酸化シリコン
膜，その第２の酸化シリコン膜上に設けられた第２のス
トリップ導体を備え、第１および第２の入力端子から高
周波信号および局部発振信号を上記第１および第２のス
トリップ導体に入力し、それら第１および第２のストリ
ップ導体から９０度の位相の異なる高周波信号および局
部発振信号を出力する９０度分配器と、その９０度分配
器の第１および第２のストリップ導体のいずれか一方の
出力側に接続された９０度移相器と、その９０度移相器
に接続され、一端を接地した第１のショットキーダイオ
ードと、上記９０度移相器に接続されていない第１また
は第２のストリップ導体に上記第１のショットキーダイ
オードとは逆の極性に接続され、一端を接地した第２の
ショットキーダイオードと、上記第１および第２のショ
ットキーダイオードの他端の信号を混合して中間周波信
号を出力する第１の出力端子とを備えたものである。

【００２４】請求項１６記載の発明に係る半導体集積回
路は、シリコン基板上に設けられた第１の酸化シリコン
膜と、その第１の酸化シリコン膜上に設けられた第１の
ストリップ導体と、上記第１の酸化シリコン膜および上
記第１のストリップ導体上に設けられた第２の酸化シリ
コン膜と、その第２の酸化シリコン膜上に設けられた第
２のストリップ導体とを備え、ミクサから中間周波信号
を上記第１および第２のストリップ導体に入力し、それ
ら第１および第２のストリップ導体のうちのいずれか一
方から合成された中間周波信号を出力するブロードサイ
ドカプラを構成したものである。

【００２５】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１は、この発明の実施の形態１による
半導体集積回路を示すブロック図であり、図において、
１はシリコンチップ（シリコン基板）、２は接合形バイ
ポーラトランジスタを用いた増幅器（第２の高周波回
路）、３はショットキーダイオードを用いたミクサ（第
１の高周波回路）、４は入力端子、５は出力端子であ
る。図１の半導体集積回路は、シリコンチップ１上にＢ
ｉＣＭＯＳプロセスを用いて接合形バイポーラトランジ
スタを用いた増幅器２とショットキーダイオードを用い
たミクサ３を構成している。

【００２６】次に動作について説明する。高周波信号は
入力端子４から入力され、接合形バイポーラトランジス
タを用いた増幅器２で増幅される。増幅された高周波信
号はショットキーダイオードを用いたミクサ３に入力さ
れ、周波数変換されたＩＦ（中間周波）信号が出力端子
５から出力される。ショットキーダイオードを用いたミ
クサ３はバイアス回路を必要としないので、ショットキ
ーダイオードを用いたミクサ３および、接合形バイポー
ラトランジスタを用いた増幅器２を含んだ全体回路は低
電流および低電圧で動作可能となる。また、回路の小型
化が可能となる。

【００２７】なお、この実施の形態１では増幅器２を、
接合形バイポーラトランジスタを用いた増幅器２として
説明したが、ＭＯＳＦＥＴを用いた増幅器２としても同
様の効果を奏する。

【００２８】以上のように、この実施の形態１によれ
ば、ショットキーダイオードを用いたミクサ３により回
路を構成したので、全体の回路は低電流および低電圧で
動作でき、また、ショットキーダイオードを用いたミク
サ３はバイアス回路を必要としないので、回路を小型化
することができる。

【００２９】実施の形態２．図２は、この発明の実施の
形態２による半導体集積回路を示すブロック図であり、
図において、６は接合形バイポーラトランジスタ、７は
ｐｎ接合形ダイオード、８は電圧制御発振器、９はＲＦ
信号端子（第１の入力端子）、１０はＩＦ信号端子（第
１の出力端子）である。図２の半導体集積回路は、シリ
コンチップ１上にＢｉＭＯＳプロセスを用いて、ショッ
トキーダイオードを用いたミクサ３と、エミッタ接地の
接合形バイポーラトランジスタ６のベースにｐｎ接合形
ダイオード７を接続した電圧制御発振器８を構成してい
る。その他の構成については、実施の形態１と同一であ
るのでその重複する説明を省略する。

【００３０】次に動作について説明する。ＲＦ（高周
波）信号はＲＦ信号端子９からショットキーダイオード
を用いたミクサ３に入力される。一方、ｐｎ接合形ダイ
オード７をベースに接続したエミッタ接地の接合形バイ
ポーラトランジスタ６は、ｐｎ接合形ダイオード７を可
変容量ダイオードとして用いることにより、電圧制御発
振器８として動作し、電圧制御発振器８で発生させたＬ
Ｏ（局部発振）信号はショットキーダイオードを用いた
ミクサ３に入力される。ショットキーダイオードを用い
たミクサ３に入力されたＲＦ信号は、ＬＯ信号により周
波数変換され、ＩＦ信号がＩＦ信号端子１０から出力さ
れる。ショットキーダイオードミクサを用いたミクサ３
はバイアス回路を必要としないので、ショットキーダイ
オードミクサを用いたミクサ３および、接合形バイポー
ラトランジスタを用いた増幅器２を含んだ全体回路は低
電流および低電圧で動作可能となる。また、回路の小型
化が可能となる。

【００３１】以上のように、この実施の形態２によれ
ば、ショットキーダイオードを用いたミクサ３と電圧制
御発振器８により回路を構成したので、ミクサ３および
電圧制御発振器８により成る回路構成において、低電流
および低電圧で動作でき、また、ショットキーダイオー
ドを用いたミクサ３はバイアス回路を必要としないの
で、回路を小型化することができる。

【００３２】実施の形態３．図３は、この発明の実施の
形態３による半導体集積回路を示す回路図であり、図に
おいて、１１ａ，１１ｂはショットキーダイオード（第
１および第２のショットキーダイオード）、１２はアン
チパラレルダイオードペア（リミッタ回路）である。図
３の増幅器は、ショットキーダイオード１１ａと極性を
逆にしたショットキーダイオード１１ｂを並列に接続し
たアンチパラレルダイオードペア１２を、接合形バイポ
ーラトランジスタを用いた増幅器２の入力側に並列に接
続している。その他の構成については、実施の形態１と
同一であるのでその重複する説明を省略する。

【００３３】次に動作について説明する。入力端子４か
ら入力された高周波信号は、並列に接続されたショット
キーダイオード１１ａ，１１ｂを用いたアンチパラレル
ダイオードペア１２で構成したリミッタ回路により、一
定振幅以上あるいは一定振幅以下のレベルの信号が、ダ
イオードのスイッチングによりクリップされる。クリッ
プされた高周波信号は接合形バイポーラトランジスタを
用いた増幅器２に入力され、増幅された高周波信号が出
力端子５に出力される。リミッタ回路により接合形バイ
ポーラトランジスタを用いた増幅器２に入力される高周
波信号は、振幅変動が少なくなり、また接合形バイポー
ラトランジスタを用いた増幅器２への過入力を防ぐこと
ができる。ショットキーダイオード１１ａ，１１ｂを用
いたアンチパラレルダイオードペア１２でリミッタ回路
を構成することにより、高周波での回路動作が可能とな
る。

【００３４】なお、この実施の形態３では、増幅器２
を、接合形バイポーラトランジスタを用いた増幅器２と
して説明したが、ＭＯＳＦＥＴを用いた増幅器２として
も同様の効果を奏する。

【００３５】以上のように、この実施の形態３によれ
ば、ショットキーダイオード１１ａ，１１ｂのアンチパ
ラレルダイオードペア１２を用いたリミッタ回路を増幅
器２の前段に設けるように構成することにより、増幅器
２への過入力を防ぐことができると共に、高周波での回
路動作ができる。

【００３６】実施の形態４．図４は、この発明の実施の
形態４による半導体集積回路を示す回路図であり、図４
の増幅器は、ショットキーダイオード１１ａと極性を逆
にしたショットキーダイオード１１ｂを並列に接続した
アンチパラレルダイオードペア１２を、出力側に並列に
接続したものである。その他の構成については、実施の
形態１と同一であるのでその重複する説明を省略する。

【００３７】次に動作について説明する。構成および動
作は、基本的に実施の形態３と同様であるが、アンチパ
ラレルダイオードペア１２を、出力側に並列に接続した
構造のみが異なる。接合形バイポーラトランジスタを用
いた増幅器２の出力側に並列に接続したアンチパラレル
ダイオードペア１２は、実施の形態３では接合形バイポ
ーラトランジスタを用いた増幅器２の入力の制限および
保護をしたのに対し、ここでは増幅器２から出力された
高周波信号の振幅を制限し、回路全体として増幅器２の
利得を制限する。ショットキーダイオード１１ａ，１１
ｂを用いたアンチパラレルダイオードペア１２でリミッ
タ回路を構成することにより、高周波での回路動作が可
能となる。

【００３８】なお、この実施の形態４では、増幅器２を
接合形バイポーラトランジスタを用いた増幅器２として
説明したが、ＭＯＳＦＥＴを用いた増幅器２としても同
様の効果を奏する。

【００３９】以上のように、この実施の形態４によれ
ば、ショットキーダイオード１１ａ，１１ｂのアンチパ
ラレルダイオードペア１２を用いたリミッタ回路を増幅
器２の後段に設けるように構成することにより、回路全
体として増幅器２の利得を制限することができると共
に、高周波での回路動作ができる。

【００４０】実施の形態５．図５は、この発明の実施の
形態５による半導体集積回路を示す回路図であり、図に
おいて、１１はショットキーダイオード、１３は分布結
合形方向性結合器、１４は終端抵抗、１５は容量、１６
は検波信号出力端子である。図５の半導体集積回路は、
電力分配器として分布結合形方向性結合器１３を用い、
その入力端子以外の少なくとも１つの端子に容量１５を
介して、一方の端子を接地したショットキーダイオード
１１を接続している。ショットキーダイオード１１によ
る検波出力を、容量１５とショットキーダイオード１１
との間の端子である検波信号出力端子１６から取り出す
構造になっている。その他の構成については、実施の形
態１と同一であるのでその重複する説明を省略する。

【００４１】次に動作について説明する。図５におい
て、変調された高周波信号は入力端子４から入力され、
分布結合形方向性結合器１３を伝わり出力端子５に出力
される。分布結合形方向性結合器１３に入力された高周
波信号の一部は、分布結合形方向性結合器１３の結合端
子、容量１５を介して、ショットキーダイオード１１に
入力される。ショットキーダイオード１１に入力された
高周波信号は、その振幅に応じて直流成分が検波され、
検波信号出力端子１６から出力される。検波された信号
は容量１５により遮断されるため、分布結合形方向性結
合器１３へは漏れ出さない。ショットキーダイオード１
１を用いて検波器を構成することにより、高周波での回
路動作が可能となる。

【００４２】以上のように、この実施の形態５によれ
ば、ショットキーダイオード１１を用いて検波器を構成
することにより、検波器としての機能を有すると共に、
高周波での回路動作ができる。

【００４３】実施の形態６．図６は、この発明の実施の
形態６による半導体集積回路を示す回路図であり、図に
おいて、１７ａ〜１７ｃは抵抗である。図６の半導体集
積回路は、電力分配器として抵抗１７ａ〜１７ｃによる
分配回路を用い、分配回路の一方の端子に容量１５を介
して、一方の端子を接地したショットキーダイオード１
１を接続している。検波出力を容量１５とショットキー
ダイオード１１との間の端子である検波信号出力端子１
６から取り出す構造にしている。その他の構成について
は、実施の形態５と同一であるのでその重複する説明を
省略する。

【００４４】次に動作について説明する。構成および動
作は、基本的に実施の形態５と同様であるが、電力分配
器を抵抗１７ａ〜１７ｃによる分配回路とした構造のみ
が異なる。出力端子５側とショットキーダイオード１１
側への電力分配比は抵抗１７ｂと抵抗１７ｃの抵抗比に
よって決まり、使用できる周波数帯域は実施の形態５に
比べて広くなる。また、ショットキーダイオード１１を
用いて検波器を構成することにより、高周波での回路動
作が可能となる。

【００４５】以上のように、この実施の形態６では、電
力分配器を抵抗１７ａ〜１７ｃによる分配回路とすると
共に、ショットキーダイオード１１を用いて検波器を構
成することにより、使用できる周波数帯域を実施の形態
５に比べて広くすることができる。また、検波器として
の機能を有すると共に、高周波での回路動作ができる。

【００４６】実施の形態７．図７は、この発明の実施の
形態７による半導体集積回路を示す回路図であり、図に
おいて、１８は差動増幅器（第１の差動増幅器）であ
る。図７の半導体集積回路は、電力分配器として差動増
幅器１８を用い、差動増幅器１８の一方の端子に容量１
５を介して、一方の端子を接地したショットキーダイオ
ード１１を接続している。検波出力を容量１５とショッ
トキーダイオード１１との間の端子である検波信号出力
端子１６から取り出す構造にしている。その他の構成に
ついては、実施の形態５と同一であるのでその重複する
説明を省略する。

【００４７】次に動作について説明する。構成および動
作は、基本的に実施の形態５と同様であるが、電力分配
器を差動増幅器１８とした構造のみが異なる。入力端子
４に入力した高周波信号は差動増幅器１８により差動出
力され、一方は出力端子５へ出力される。出力端子５へ
出力された高周波信号とは逆相の高周波信号がショット
キーダイオード１１に入力される。差動増幅器１８は、
動作する周波数帯域は差動増幅器１８に用いているトラ
ンジスタによるが、動作周波数帯域では、同振幅で分配
される。ショットキーダイオード１１を用いて検波器を
構成することにより、高周波での回路動作が可能とな
る。

【００４８】以上のように、この実施の形態７によれ
ば、電力分配器を差動増幅器１８による分配回路とする
と共に、ショットキーダイオード１１を用いて検波器を
構成することにより、動作周波数帯域では、同振幅で分
配できる。また、検波器としての機能を有すると共に、
高周波での回路動作ができる。

【００４９】実施の形態８．図８は、この発明の実施の
形態８による半導体集積回路を示す回路図であり、図に
おいて、１９は電力分配器、２０は制御回路である。図
８の半導体集積回路は、接合形バイポーラトランジスタ
を用いた増幅器２を電力分配器１９に接続し、高周波信
号の一部を容量１５を介して、一方の端子を接地したシ
ョットキーダイオード１１に入力している。容量１５と
ショットキーダイオードとの間の端子から検波出力を制
御回路２０に入力し、上記接合形バイポーラトランジス
タを用いた増幅器２に制御信号をフィードバックした構
造になっている。その他の構成については、実施の形態
７と同一なのでその重複する説明を省略する。

【００５０】次に動作について説明する。入力端子４か
ら入力された高周波信号は接合形バイポーラトランジス
タを用いた増幅器２で増幅され、電力分配器１９に入力
される。電力分配器１９に入力された高周波信号の一部
は容量１５を介して、一方の端子を接地したショットキ
ーダイオード１１に入力される。ショットキーダイオー
ド１１に入力された高周波信号は、その振幅に応じて、
ショットキーダイオード１１により直流成分が検波され
る。検波信号は容量１５により遮断されるため、電力分
配器１９へは漏れ出さない。検波信号は制御回路２０に
入力され、検波信号に応じた制御信号が接合形バイポー
ラトランジスタを用いた増幅器２にフィードバックされ
る。接合形バイポーラトランジスタを用いた増幅器２で
は、フィードバックされた制御信号に応じた利得が得ら
れる。ショットキーダイオード１１を用いて検波器を構
成することにより、半導体集積回路は高周波での回路動
作が可能となる。

【００５１】なお、この実施の形態８では、増幅器を接
合形バイポーラトランジスタを用いた増幅器２として説
明したが、ＭＯＳＦＥＴを用いた増幅器２としても同様
の効果を奏する。

【００５２】以上のように、この実施の形態８によれ
ば、ショットキーダイオード１１を用いて検波器を構成
すると共に、その検波信号に応じて増幅器２の利得を制
御するように構成したので、増幅器２は検波信号に応じ
た利得が得られると共に、高周波での回路動作ができ
る。

【００５３】実施の形態９．図９は、この発明の実施の
形態９による半導体集積回路を示す回路図であり、図に
おいて、３はショットキーダイオード１１ａ〜１１ｄを
用いたバランス形ミクサ、６ａ，６ｂは接合形バイポー
ラトランジスタ（差動増幅器）、１５ａ，１５ｂは容
量、１７ａ，１７ｂは抵抗（差動増幅器）、２１は制御
信号入力端子、２２はＬＯ信号端子（第２の入力端
子）、２３は電流源（差動増幅器）、２４は分波回路で
ある。図９の半導体集積回路は、接合形バイポーラトラ
ンジスタ６ａ，６ｂの差動対を用いた差動増幅器を構成
し、差動出力を容量１５ａ，１５ｂを介して、ショット
キーダイオード１１ａ〜１１ｄをリング状に構成したバ
ランス形ミクサ３に接続している。その他の構成につい
ては、実施の形態２と同一なのでその重複する説明を省
略する。

【００５４】次に動作について説明する。接合形バイポ
ーラトランジスタ６ａ，６ｂの差動対を用いた差動増幅
器は、接合形バイポーラトランジスタ６ａ，６ｂを逆相
で励振するため、それぞれのコレクタに励振される電流
の逆相になる。そのため差動増幅器はバランとして用い
られる。ここではＬＯ信号をＬＯ信号端子２２から差動
増幅器に入力し、その差動出力を容量１５ａ，１５ｂを
介して、ショットキーダイオード１１ａ〜１１ｄを用い
たバランス形ミクサ３に入力する。一方、ＲＦ信号はＲ
Ｆ信号端子９から分波回路２４を介してショットキーダ
イオード１１ａ〜１１ｄを用いたバランス形ミクサ３に
入力される。ショットキーダイオード１１ａ〜１１ｄを
用いたバランス形ミクサ３でＲＦ信号とＬＯ信号を混合
し、検波したＩＦ信号はＩＦ信号端子１０から出力され
る。ここで上記ショットキーダイオード１１ａ〜１１ｄ
を用いたバランス形ミクサ３はバイアス回路を必要とし
ないため、接合形バイポーラトランジスタ６ａ，６ｂを
含んだ全体回路は低電流および低電圧で動作可能とな
る。また、回路の小型化が可能となる。

【００５５】なお、この実施の形態９では、接合形バイ
ポーラトランジスタ６ａ，６ｂを用いた差動増幅器につ
いて説明したが、ＭＯＳＦＥＴを用いた差動増幅器とし
ても同様の効果を奏する。

【００５６】以上のように、この実施の形態９によれ
ば、差動増幅器によって増幅されたＬＯ信号端子２２か
らのＬＯ信号と、ＲＦ信号端子９から入力されたＲＦ信
号とを、ショットキーダイオード１１ａ〜１１ｄを用い
たバランス形ミクサ３により混合し検波して、その検波
信号をＩＦ信号端子１０から出力するように構成したの
で、バランス形ミクサ３により、ＬＯ信号およびＲＦ信
号からＩＦ信号を出力できると共に、ショットキーダイ
オード１１ａ〜１１ｄを用いたバランス形ミクサ３はバ
イアス回路を必要としないため、全体回路は低電流およ
び低電圧で動作でき、また、回路を小型にできる。

【００５７】実施の形態１０．図１０は、この発明の実
施の形態１０による半導体集積回路を示すブロック図で
あり、図において、３ａ，３ｂはショットキーダイオー
ドを用いたミクサ（第１の高周波回路）、２５は９０度
分配器（第２の高周波回路）、２６は１８０度分配器
（第２の高周波回路）、２７ａ，２７ｂはベースバンド
信号出力端子であり、これらの構成により直交変調器を
構成する。その他の構成については、実施の形態９と同
一なのでその重複する説明を省略する。

【００５８】次に動作について説明する。ＬＯ信号は１
８０度分配器２６を介してショットキーダイオードを用
いたミクサ３ａ，３ｂに、ＲＦ信号は９０度分配器２５
を介してショットキーダイオードを用いたミクサ３ａ，
３ｂに入力される。ショットキーダイオードを用いたミ
クサ３ａ，３ｂからベースバンド信号出力端子２７ａ，
２７ｂに出力されるベースバンド信号は、ＲＦ信号で９
０度の位相差があることから９０度位相差をもってい
る。ここでショットキーダイオードを用いたミクサ３
ａ，３ｂはバイアス回路を必要としないため、回路は低
電流および低電圧で動作可能となる。また、回路の小型
化が可能となる。

【００５９】なお、この実施の形態１０では、直交変調
器について説明したが、逆にベースバンド信号出力端子
２７ａ，２７ｂをベースバンド信号の入力端子とした直
交復調器として構成してもよく、同様の効果を奏する。

【００６０】以上のように、この実施の形態１０によれ
ば、ショットキーダイオードを用いたミクサ３ａ，３ｂ
と、９０度分配器２５および１８０度分配器２６によ
り、直交変調器または直交復調器を構成したので、直交
変調器または直交復調器の機能を有すると共に、ショッ
トキーダイオードを用いたミクサ３ａ，３ｂはバイアス
回路を必要としないため、回路は低電流および低電圧で
動作でき、また、回路を小型にできる。

【００６１】実施の形態１１．図１１は、この発明の実
施の形態１１による半導体集積回路を示す回路図であ
り、図において、３ａ，３ｂはショットキーダイオード
１１ａ〜１１ｈを用いたミクサ、６ａ〜６ｄは接合形バ
イポーラトランジスタ、１５ａ〜１５ｈは容量、１７ａ
〜１７ｄは抵抗、１８は差動増幅器（第１の差動増幅
器）、２１ａ，２１ｂは制御信号入力端子、２３ａ，２
３ｂは電流源である。なお、接合形バイポーラトランジ
スタ６ａ，６ｂ、抵抗１７ａ，１７ｂおよび電流源２３
ａにより、第２の差動増幅器を構成し、接合形バイポー
ラトランジスタ６ｃ，６ｄ、抵抗１７ｃ，１７ｄおよび
電流源２３ｂにより、第３の差動増幅器を構成する。そ
の他の構成については、実施の形態１０と同一なのでそ
の重複する説明を省略する。

【００６２】次に動作について説明する。図１１の半導
体集積回路は、ＬＯ信号の入力側は、接合形バイポーラ
トランジスタ６ａと６ｂ、６ｃと６ｄの差動対を用いた
差動増幅器を構成し、差動出力を容量１５ａ〜１５ｄを
介して、リング状にショットキーダイオード１１ａ〜１
１ｈを用いたミクサ３ａ，３ｂに接続している。ＬＯ信
号端子２２から差動増幅器１８に入力されたＬＯ信号の
差動出力のうち、同相成分は上記差動対の接合形バイポ
ーラトランジスタ６ｄに、また逆相成分は上記差動対の
接合形バイポーラトランジスタ６ａに入力される。この
ため、接合形バイポーラトランジスタ６ａと６ｂ、６ｃ
と６ｄの差動対を用いた差動増幅器の差動出力はそれぞ
れの差動対について同相で出力される。ＲＦ信号の入力
側は９０度分配器２５、容量１５ｅ〜１５ｈを介してシ
ョットキーダイオード１１ａ〜１１ｈを用いたミクサ３
ａ，３ｂに接続している。ベースバンド信号はショット
キーダイオード１１ａ〜１１ｈを用いたミクサ３ａ，３
ｂと容量１５ｅ〜１５ｈの間から取り出す構成にしてい
る。ショットキーダイオード１１ａ〜１１ｈを用いたミ
クサ３ａ，３ｂに入力されるＲＦ信号は９０度位相の位
相差があることから、ベースバンド信号出力端子２７
ａ，２７ｂに出力されるベースバンド信号は、９０度位
相差をもっている。ここでショットキーダイオード１１
ａ〜１１ｈを用いたミクサ３ａ，３ｂはバイアス回路を
必要としないため、回路は低電流および低電圧で動作可
能となる。また、回路の小型化が可能となる。

【００６３】なお、この実施の形態１１では直交変調器
について説明したが、逆にベースバンド信号出力端子２
７ａ，２７ｂをベースバンド信号の入力端子とした直交
復調器を構成してもよく、同様の効果を奏する。また、
接合形バイポーラトランジスタ６ａ〜６ｄを用いた差動
増幅器について説明したが、ＭＯＳＦＥＴを用いた差動
増幅器としても同様の効果を奏する。

【００６４】以上のように、この実施の形態１１によれ
ば、１８０度分配器を、差動増幅器１８、接合形バイポ
ーラトランジスタ６ａ，６ｂから成る差動増幅器、およ
び接合形バイポーラトランジスタ６ｃ，６ｄから成る差
動増幅器により構成し、９０度分配器２５およびショッ
トキーダイオード１１ａ〜１１ｈを用いたミクサ３ａ，
３ｂを含めて直交変調器または直交復調器を構成したの
で、直交変調器または直交復調器の機能を有すると共
に、ショットキーダイオードを用いたミクサ３ａ，３ｂ
はバイアス回路を必要としないため、回路は低電流およ
び低電圧で動作でき、また、回路を小型にできる。

【００６５】実施の形態１２．図１２は、この発明の実
施の形態１２による半導体集積回路を示す回路図であ
り、図において、１７ａ，１７ｂは抵抗、２８ａ，２８
ｂはＭＯＳＦＥＴであり、抵抗１７ａおよびＭＯＳＦＥ
Ｔ２８ａにより積分回路を、また、抵抗１７ｂおよびＭ
ＯＳＦＥＴ２８ｂにより微分回路を構成し、積分回路お
よび微分回路により９０度分配器を構成する。その他の
構成については、実施の形態１０と同一なのでその重複
する説明を省略する。

【００６６】次に動作について説明する。構成および動
作は、基本的に実施の形態１０と同様であるが、９０度
分配器を抵抗１７ａ，１７ｂとゲートとドレインを接続
し、ドレイン、ソース間の容量を用いたＭＯＳＦＥＴ２
８ａ，２８ｂで構成した構造のみが異なる。抵抗１７ａ
とＭＯＳＦＥＴ２８ａで積分回路を構成し、４５度の位
相遅れを発生させる。また、ＭＯＳＦＥＴ２８ｂと抵抗
１７ｂで微分回路を構成し、４５度の位相進みを発生さ
せる。上記積分回路および微分回路により９０度位相差
を実現する。ここでＭＯＳＦＥＴ２８ａ，２８ｂは無バ
イアス状態で用い、且つショットキーダイオードを用い
たミクサ３ａ，３ｂはバイアス回路を必要としないの
で、回路全体は低電流および低電圧で動作可能となる。
また、回路の小型化が可能となる。

【００６７】以上のように、この実施の形態１２によれ
ば、９０度分配器を、抵抗１７ａおよびＭＯＳＦＥＴ２
８ａより成る積分回路と、抵抗１７ｂおよびＭＯＳＦＥ
Ｔ２８ｂより成る微分回路により構成し、ショットキー
ダイオードを用いたミクサ３ａ，３ｂと、電力分配器１
９により、直交変調器または直交復調器を構成したの
で、直交変調器または直交復調器の機能を有すると共
に、ＭＯＳＦＥＴ２８ａ，２８ｂは無バイアス状態で用
い、且つショットキーダイオードを用いたミクサ３ａ，
３ｂはバイアス回路を必要としないため、回路は低電流
および低電圧で動作でき、また、回路を小型にできる。

【００６８】実施の形態１３．図１３は、この発明の実
施の形態１３による半導体集積回路を示す回路図であ
り、図において、７ａ，７ｂはｐｎ接合形ダイオード、
１７ａ，１７ｂは抵抗であり、抵抗１７ａおよびｐｎ接
合形ダイオード７ａにより積分回路を、また、抵抗１７
ｂおよびｐｎ接合形ダイオード７ｂにより微分回路を構
成し、積分回路および微分回路により９０度分配器を構
成する。その他の構成については、実施の形態１２と同
一なのでその重複する説明を省略する。

【００６９】次に動作について説明する。構成および動
作は、基本的に実施の形態１２と同様であるが、９０度
分配器を構成しているＭＯＳＦＥＴ２８ａ，２８ｂをｐ
ｎ接合形ダイオード７ａ，７ｂで置き換えた構造のみが
異なる。ｐｎ接合形ダイオード７ａ，７ｂを、可変容量
ダイオードとして用いて、ｐｎ接合形ダイオード７ａ，
７ｂに印加する電圧を制御することにより９０度分配器
を実現できる容量を得る。ここでショットキーダイオー
ドを用いたミクサ３ａ，３ｂはバイアス回路を必要とし
ないため、回路は低電流および低電圧で動作可能とな
る。また、回路の小型化が可能となる。

【００７０】以上のように、この実施の形態１３によれ
ば、９０度分配器を、抵抗１７ａおよびｐｎ接合形ダイ
オード７ａより成る積分回路と、抵抗１７ｂおよびｐｎ
接合形ダイオード７ｂより成る微分回路により構成し、
ショットキーダイオードを用いたミクサ３ａ，３ｂと、
電力分配器１９により、直交変調器または直交復調器を
構成したので、直交変調器または直交復調器の機能を有
すると共に、ショットキーダイオードを用いたミクサ３
ａ，３ｂはバイアス回路を必要としないため、回路は低
電流および低電圧で動作でき、また、回路を小型にでき
る。

【００７１】実施の形態１４．図１４は、この発明の実
施の形態１４によるブロードサイドカプラを示す平面図
であり、図１５は図１４のＡ−Ｂで切り取った断面図で
ある。図において、２９はシリコン基板、３０は第１の
ストリップ導体、３１は第２のストリップ導体、３２は
端子Ａ、３３は端子Ｂ、３４は端子Ｃ、３５は端子Ｄ、
３６は地導体、３７ａ，３７ｂは絶縁体（第１および第
２の酸化シリコン膜）である。

【００７２】図１５のブロードサイドカプラ３８は、シ
リコン基板２９上に絶縁体３７ａを積層して第１のスト
リップ導体３０を、さらに、第１のストリップ導体３０
に絶縁体３７ｂを積層して第２のストリップ導体３１を
形成している。また、図１４のように、端子Ａ３２から
端子Ｃ３４までは第２のストリップ導体３１で、端子Ｂ
３３から端子Ｄ３５までは第１のストリップ導体３０で
構成し、第１のストリップ導体３０と第２のストリップ
導体３１が絶縁体３７ｂを介して重なる部分は、上記第
１のストリップ導体３０と上記第２のストリップ導体３
１が上下になるよう配置する。

【００７３】次に動作について説明する。端子Ａ３２か
ら入力された高周波信号は第２のストリップ導体３１を
伝わる。第２のストリップ導体３１と第１のストリップ
導体３０が上下に重なっている部分では、第２のストリ
ップ導体３１を伝わっている高周波信号の一部が第１の
ストリップ導体３０に結合して伝わる。第２のストリッ
プ導体３１から第１のストリップ導体３０への高周波信
号の結合量は、重なっている部分の線路長と線路幅と絶
縁体３７ｂの厚みによって決まる。線路長をシリコン基
板２９上の１／４波長に、さらに、線路幅と絶縁体３７
ｂの厚みとを調整することにより、端子Ｂ３３，端子Ｃ
３４それぞれに等振幅の高周波信号が出力され、端子Ｃ
３４から出力される高周波信号の位相は端子Ｂ３３に対
して９０度の位相差が生じる。この場合、理想的には端
子Ｄ３５には高周波信号は出力されない。このブロード
サイドカプラ３８は既存のプロセスで作成でき、膜厚の
制御が可能であり、且つ製造後に膜厚が変わらないた
め、結合量のばらつきを小さくできる。また、スルーホ
ールの深さが一定であるため、位相量誤差を小さくでき
る。

【００７４】なお、この実施の形態１４では、端子Ａ３
２を含む線路を第２のストリップ導体３１としたブロー
ドサイドカプラ３８について説明したが、端子Ａ３２を
含む線路を第１のストリップ導体３０としても同様の効
果を奏する。

【００７５】以上のように、この実施の形態１４によれ
ば、９０度分配器を、シリコン基板２９上に絶縁体３７
ａを積層して第１のストリップ導体３０を、さらに、第
１のストリップ導体３０に絶縁体３７ｂを積層して第２
のストリップ導体３１を形成したブロードサイドカプラ
３８から構成したので、ブロードサイドカプラ３８は既
存のプロセスで作成でき、膜厚の制御が可能であり、且
つ製造後に膜厚が変わらないため、結合量のばらつきを
小さくできる。また、スルーホールの深さが一定である
ため、位相量誤差を小さくできる。

【００７６】実施の形態１５．図１６は、この発明の実
施の形態１５による半導体集積回路を示す回路図であ
り、図において、１１ａ，１１ｂはショットキーダイオ
ード（第１および第２のショットキーダイオード）、３
２は端子Ａ、３３は端子Ｂ、３４は端子Ｃ、３５は端子
Ｄ、３８はブロードサイドカプラである。図１６の半導
体集積回路は、ブロード分布結合形方向性結合器の端子
Ｂ３３、端子Ｃ３４に、一方の端子を接地したショット
キーダイオード１１ａ，１１ｂを接続している。

【００７７】次に動作について説明する。端子Ａ３２か
ら入力された高周波信号は端子Ｂ３３、端子Ｃ３４それ
ぞれに等振幅で、端子Ｄ３５から出力される高周波信号
の位相は端子Ｂ３３に対して９０度の位相差で出力され
る。ショットキーダイオード１１ａ，１１ｂがＯＮ状態
の場合、端子Ｂ３３、端子Ｃ３４から出力される高周波
信号からは短絡状態に見えるため、高周波信号は位相反
転して完全反射する。反射した高周波信号は、それぞれ
の端子からブロードサイドカプラ３８に入力され、高周
波信号は端子Ａ３２、端子Ｄ３５に出力される。この場
合、端子Ａ３２には端子Ｂ３３、端子Ｃ３４から入力さ
れた高周波信号は互いに逆相で出力されるため、高周波
信号は出力されない。一方、端子Ｄ３５には端子Ｂ３
３、端子Ｃ３４から入力された高周波信号は互いに同相
で出力されるため、高周波信号は出力される。ショット
キーダイオード１１ａ，１１ｂがＯＦＦ状態の場合、端
子Ｂ３３、端子Ｃ３４から出力される高周波信号からは
開放状態に見えるため、高周波信号は位相反転せず完全
反射する。この場合も端子Ｄ３５のみに高周波信号が出
力される。入力された高周波信号に対して、端子Ｄ３５
に出力される高周波信号の位相は、ショットキーダイオ
ード１１ａ，１１ｂがＯＮ状態の場合は逆相、ショット
キーダイオード１１ａ，１１ｂがＯＦＦ状態の場合は同
相となり、１８０度移相器となる。このブロードサイド
カプラ３８は既存のプロセスで作成でき、膜厚の制御が
可能であり、かつ製造後に膜厚が変わらないため、結合
量のばらつきを小さくできる。また、スルーホールの深
さが一定であるため、位相量誤差を小さくできる。ま
た、ショットキーダイオード１１ａ，１１ｂを用いるこ
とにより、回路は高周波での回路動作が可能となる。

【００７８】以上のように、この実施の形態１５によれ
ば、１８０度分配器を、ブロードサイドカプラ３８に一
方の端子を接地したショットキーダイオード１１ａ，１
１ｂを接続して構成したので、ブロードサイドカプラ３
８は既存のプロセスで作成でき、膜厚の制御が可能であ
り、且つ製造後に膜厚が変わらないため、結合量のばら
つきを小さくできる。また、スルーホールの深さが一定
であるため、位相量誤差を小さくできる。

【００７９】実施の形態１６．図１７は、この発明の実
施の形態１６による半導体集積回路を示す回路図であ
り、図において、７ａ，７ｂはｐｎ接合形ダイオード
（第１および第２のｐｎ接合形ダイオード）である。図
１７の半導体集積回路は、ブロードサイドカプラ３８の
端子Ｂ３３、端子Ｄ３４に、一方の端子を接地したｐｎ
接合形ダイオード７ａ，７ｂを接続している。その他の
構成については、実施の形態１５と同一なのでその重複
する説明を省略する。

【００８０】次に動作について説明する。構成および動
作は、基本的に実施の形態１５と同様であるが、ショッ
トキーダイオード１１ａ，１１ｂをｐｎ接合形ダイオー
ド７ａ，７ｂに置き換えた構造のみが異なる。ｐｎ接合
形ダイオード７ａ，７ｂを、可変容量ダイオードとして
用いて、ｐｎ接合形ダイオード７ａ，７ｂに印加する電
圧を制御することにより端子Ｄ３５に出力され高周波信
号の位相を変化させることができる。これは、ｐｎ接合
形ダイオード７ａ，７ｂに印加する電圧を制御すること
により、ｐｎ接合形ダイオード７ａ，７ｂの容量値が変
化し、それに伴いｐｎ接合形ダイオード７ａ，７ｂでの
反射位相が変化することによるものである。

【００８１】以上のように、この実施の形態１６によれ
ば、１８０度分配器を、ブロードサイドカプラ３８に一
方の端子を接地したｐｎ接合形ダイオード７ａ，７ｂを
接続して構成したので、ブロードサイドカプラ３８は既
存のプロセスで作成でき、膜厚の制御が可能であり、且
つ製造後に膜厚が変わらないため、結合量のばらつきを
小さくできる。また、スルーホールの深さが一定である
ため、位相量誤差を小さくできる。

【００８２】実施の形態１７．図１８は、この発明の実
施の形態１７による半導体集積回路を示す回路図であ
り、図において、３８はブロードサイドカプラ、３９は
９０度移相器（９０度分配器）、４０ａ，４０ｂはハイ
パスフィルタ（以下、ＨＰＦと言う）、４１ａ，４１ｂ
はローパスフィルタ（以下、ＬＰＦと言う）である。図
１８の半導体集積回路は、ブロードサイドカプラ３８の
端子Ｂ３３、端子Ｃ３４に、一方の端子を接地したショ
ットキーダイオード１１ａ，１１ｂを接続している。そ
の他の構成については、実施の形態１５と同一なのでそ
の重複する説明を省略する。

【００８３】次に動作について説明する。ブロードサイ
ドカプラ３８の端子Ａ３２から入力されたＲＦ信号は端
子Ｂ３３、端子Ｃ３４にそれぞれに等振幅で、端子Ｃ３
４から出力されるＲＦ信号の位相は端子Ｂ３３に対して
９０度の位相差で出力される。結合端子Ｂ３３に出力さ
れたＲＦ信号は９０度移相器３９を通過するため、ＨＰ
Ｆ４０ａ，４０ｂに入力されるＲＦ信号は、互いに同位
相となる。一方、ブロードサイドカプラ３８の端子Ｄ３
５から入力されたＬＯ信号は端子Ｂ３３、端子Ｃ３４そ
れぞれに等振幅で、端子Ｂ３３から出力されるＬＯ信号
の位相は端子Ｃ３４に対して９０度の位相差で出力され
る。端子Ｂ３３に出力されたＬＯ信号は９０度移相器３
９を通過するため、ＨＰＦ４０ａに入力されるＬＯ信号
は、ＨＰＦ４０ｂに入力されるＬＯ信号に対して逆相と
なる。ＨＰＦ４０ａ，４０ｂの出力は、ショットキーダ
イオード１１ａ，１１ｂに入力される。ショットキーダ
イオード１１ｂはショットキーダイオード１１ａと極性
が逆に接続されているため、同相で入力されたＲＦ信号
と逆相で入力されたＬＯ信号を周波数変換したＩＦ信号
出力は互いに同相となる。ショットキーダイオード１１
ａ，１１ｂから出力された、ＩＦ信号はＬＰＦ４１ａ，
４１ｂを通過して、合成されＩＦ信号端子１０に出力さ
れる。このブロードサイドカプラ３８は既存のプロセス
で作成でき、膜厚の制御が可能であり、かつ製造後に膜
厚が変わらないため、結合量のばらつきを小さくでき
る。また、スルーホールの深さが一定であるため、位相
量誤差を小さくできる。また、ショットキーダイオード
１１ａ，１１ｂを用いることにより、回路は高周波での
回路動作が可能となる。

【００８４】以上のように、この実施の形態１７によれ
ば、ブロードサイドカプラ３８の一方に９０度移相器３
９を接続し、ＨＰＦ４０ａ，４０ｂを介してショットキ
ーダイオード１１ａ，１１ｂを接続し、さらに、ＬＰＦ
４１ａ，４１ｂを介してＩＦ信号端子１０に接続するよ
うに構成したので、ブロードサイドカプラ３８にＲＦ信
号およびＬＯ信号を入力すればＩＦ信号端子１０からＩ
Ｆ信号を得ることができると共に、ブロードサイドカプ
ラ３８は既存のプロセスで作成でき、膜厚の制御が可能
であり、且つ製造後に膜厚が変わらないため、結合量の
ばらつきを小さくできる。また、スルーホールの深さが
一定であるため、位相量誤差を小さくできる。

【００８５】実施の形態１８．図１９は、この発明の実
施の形態１８による半導体集積回路を示す回路図であ
り、図において、１４はブロードサイドカプラ３８に接
続された終端抵抗である。その他の構成については、実
施の形態１０と同一なのでその重複する説明を省略す
る。

【００８６】次に動作について説明する。構成および動
作は、基本的に実施の形態１０と同様であるが、１８０
度分配器２６をブロードサイドカプラ３８で構成した構
造のみが異なる。ブロードサイドカプラ３８の一方の端
子をＲＦ信号端子９とし、もう一方の端子には終端抵抗
１４を接続している。このブロードサイドカプラ３８は
既存のプロセスで作成でき、また、ショットキーダイオ
ードを用いたミクサ３ａ，３ｂはバイアス回路を必要と
しないため、回路は低電流および低電圧で動作可能とな
る。また、回路の小型化が可能となる。

【００８７】以上のように、この実施の形態１８では、
ショットキーダイオードを用いたミクサ３ａ，３ｂと、
ブロードサイドカプラ３８で構成した９０度分配器およ
び１８０度分配器２６により、直交変調器または直交復
調器を構成したので、直交変調器または直交復調器の機
能を有すると共に、ショットキーダイオードを用いたミ
クサ３ａ，３ｂはバイアス回路を必要としないため、回
路は低電流および低電圧で動作でき、また、回路を小型
にできる。さらに、ブロードサイドカプラ３８は既存の
プロセスで作成でき、膜厚の制御が可能であり、且つ製
造後に膜厚が変わらないため、結合量のばらつきを小さ
くできる。また、スルーホールの深さが一定であるた
め、位相量誤差を小さくできる。

【００８８】実施の形態１９．図２０は、この発明の実
施の形態１９による半導体集積回路を示すブロック図で
あり、図において、１９は電力分配器（９０度分配
器）、３８はミクサ３ａ，３ｂに接続されたブロードサ
イドカプラである。その他の構成については、実施の形
態１０と同一なのでその重複する説明を省略する。

【００８９】次に動作について説明する。ＬＯ信号は電
力分配器１９を介してショットキーダイオードを用いた
ミクサ３ａ，３ｂに、ＲＦ信号は９０度分配器２５を介
してショットキーダイオードを用いたミクサ３ａ，３ｂ
に入力される。ショットキーダイオードを用いたミクサ
３ａ，３ｂからのＩＦ信号の出力をブロードサイドカプ
ラ３８で合成し、ＩＦ信号をＩＦ信号端子１０から取り
出す。このブロードサイドカプラ３８は既存のプロセス
で作成でき、また、ショットキーダイオードを用いたミ
クサ３ａ，３ｂはバイアス回路を必要としないため、回
路は低電流、低電圧で動作可能となる。また、回路の小
型化が可能となる。

【００９０】なお、この実施の形態１９ではショットキ
ーダイオードミクサ３ａ，３ｂからのＩＦ信号の出力を
ブロードサイドカプラ３８で合成する場合について説明
したが、ショットキーダイオードミクサ３ａ，３ｂから
のＩＦ信号の出力端子を設け、その後、ブロードサイド
カプラ３８で合成しても同様な効果を奏する。

【００９１】以上のように、この実施の形態１９によれ
ば、ショットキーダイオードを用いたミクサ３ａ，３ｂ
と、電力分配器１９と、９０度分配器２５と、ブロード
サイドカプラ３８とにより構成したので、ＲＦ信号およ
びＬＯ信号からＩＦ信号を得ることができると共に、シ
ョットキーダイオードを用いたミクサ３ａ，３ｂはバイ
アス回路を必要としないため、回路は低電流および低電
圧で動作でき、また、回路を小型にできる。さらに、ブ
ロードサイドカプラ３８は既存のプロセスで作成でき、
膜厚の制御が可能であり、且つ製造後に膜厚が変わらな
いため、結合量のばらつきを小さくできる。また、スル
ーホールの深さが一定であるため、位相量誤差を小さく
できる。

【００９２】

【発明の効果】以上のように、請求項１記載の発明によ
れば、シリコン基板上にＢｉＣＭＯＳプロセスを用いて
集積化されたショットキーダイオードを含む第１の高周
波回路と、同一シリコン基板上にＢｉＣＭＯＳプロセス
を用いて集積化され、且つ第１の高周波回路に接続され
た接合形バイポーラトランジスタおよびＭＯＳＦＥＴの
うちの少なくともいずれか一方を含む第２の高周波回路
とを備えるように構成したので、ショットキーダイオー
ドを用いることによって、回路全体を低電流および低電
圧で動作でき、また、ショットキーダイオードを用いた
回路は、バイアス回路を必要としないので、回路を小型
化することができる効果がある。

【００９３】請求項２記載の発明によれば、第２の高周
波回路を、入力端子から入力された高周波信号を増幅す
る増幅器とし、第１の高周波回路を、第２の高周波回路
により増幅された高周波信号を周波数変換して出力端子
から出力するミクサとするように構成したので、ショッ
トキーダイオードを用いたミクサによって、回路全体を
低電流および低電圧で動作でき、また、ショットキーダ
イオードを用いたミクサは、バイアス回路を必要としな
いので、回路を小型化することができる効果がある。

【００９４】請求項３記載の発明によれば、第２の高周
波回路を、ｐｎ接合形ダイオードを用いて高周波を発振
する電圧制御発振器とし、第１の高周波回路を、第１の
入力端子から入力された高周波信号を第２の高周波回路
により発振された高周波に応じて周波数変換して第１の
出力端子から出力するミクサとするように構成したの
で、ミクサおよび電圧制御発振器より成る回路構成にお
いて、低電流および低電圧で動作でき、また、ショット
キーダイオードを用いたミクサはバイアス回路を必要と
しないので、回路を小型化することができる効果があ
る。

【００９５】請求項４記載の発明によれば、第１の高周
波回路を、ショットキーダイオードのアンチパラレルダ
イオードペアを用いたリミッタ回路とするように構成し
たので、増幅器への過入力を防いだり、増幅器の利得を
制限することができると共に、高周波で回路動作ができ
る効果がある。

【００９６】請求項５記載の発明によれば、第１の高周
波回路を、高周波信号を入力する容量と、その容量に直
列接続され、その高周波信号を検波するショットキーダ
イオードと、容量とショットキーダイオードとの間に設
けられた検波信号出力端子とを備えた検波器とするよう
に構成したので、高周波での回路動作ができる検波器が
得られる効果がある。

【００９７】請求項６記載の発明によれば、第２の高周
波回路を、入力端子から入力された高周波信号を増幅す
る増幅器とし、その増幅された高周波信号を第１の高周
波回路により検波して、その検波信号に応じて第２の高
周波回路の増幅器の利得を制御するように構成したの
で、増幅器は検波信号に応じた利得が得られると共に、
高周波での回路動作ができる効果がある。

【００９８】請求項７記載の発明によれば、第２の高周
波回路を、第２の入力端子から入力された局部発振信号
を増幅する差動増幅器とし、第１の高周波回路を、その
増幅された局部発振信号と第１の入力端子から入力され
た高周波信号とを混合し検波して、その中間周波信号を
第１の出力端子から出力するバランス形ミクサとするよ
うに構成したので、バランス形ミクサにより、局部発振
信号および高周波信号から中間周波信号を出力できると
共に、ショットキーダイオードを用いたバランス形ミク
サはバイアス回路を必要としないため、全体回路は低電
流および低電圧で動作でき、また、回路を小型化できる
効果がある。

【００９９】請求項８記載の発明によれば、第２の高周
波回路を、第１および第２の入力端子から入力された高
周波信号および局部発振信号を分配する９０度分配器お
よび１８０度分配器とし、第１の高周波回路を、それら
９０度分配器および１８０度分配器により分配された高
周波信号および局部発振信号を混合するミクサとして、
第１および第２の高周波回路により直交変調器を構成し
たので、ショットキーダイオードを用いたミクサはバイ
アス回路を必要としないため、回路は低電流および低電
圧で動作でき、また、回路を小型化できる直交変調器が
得られる効果がある。

【０１００】請求項９記載の発明によれば、１８０度分
配器を、第２の入力端子から入力された局部発振信号の
同相成分と逆相成分とを出力する第１の差動増幅器と、
その第１の差動増幅器から出力された同相成分を入力
し、その同相成分に同相の局部発振信号に分配する第２
の差動増幅器と、第１の差動増幅器から出力された逆相
成分を入力し、その逆相成分に同相の局部発振信号に分
配する第３の差動増幅器とを備えるように構成したの
で、ショットキーダイオードを用いたミクサはバイアス
回路を必要としないため、回路は低電流および低電圧で
動作でき、また、回路を小型化できる直交変調器が得ら
れる効果がある。

【０１０１】請求項１０記載の発明によれば、９０度分
配器を、第１の入力端子から入力された高周波信号に４
５度の位相の遅れを発生させる積分回路と、第１の入力
端子から入力された高周波信号に４５度の位相の進みを
発生させる微分回路とを備えるように構成したので、直
交変調器の機能を有すると共に、ショットキーダイオー
ドを用いたミクサはバイアス回路を必要としないため、
回路は低電流および低電圧で動作でき、また、回路を小
型化できる効果がある。

【０１０２】請求項１１記載の発明によれば、９０度分
配器を、第１の抵抗と可変容量ダイオードとして用いら
れる第１のｐｎ接合形ダイオードから成り、第１の入力
端子から入力された高周波信号に４５度の位相の遅れを
発生させる積分回路と、第２の抵抗と可変容量ダイオー
ドとして用いられる第２のｐｎ接合形ダイオードから成
り、第１の入力端子から入力された高周波信号に４５度
の位相の進みを発生させる微分回路とを備えるように構
成したので、直交変調器の機能を有すると共に、ショッ
トキーダイオードを用いたミクサはバイアス回路を必要
としないため、回路は低電流および低電圧で動作でき、
また、回路を小型化できる効果がある。

【０１０３】請求項１２記載の発明によれば、９０度分
配器を、シリコン基板上に設けられた第１の酸化シリコ
ン膜と、その第１の酸化シリコン膜上に設けられた第１
のストリップ導体と、第１の酸化シリコン膜および第１
のストリップ導体上に設けられた第２の酸化シリコン膜
と、その第２の酸化シリコン膜上に設けられた第２のス
トリップ導体とを備え、第１の入力端子から高周波信号
を第１および第２のストリップ導体のうちのいずれか一
方に入力し、それら第１および第２のストリップ導体か
ら９０度の位相の異なる高周波信号を出力するブロード
サイドカプラから構成したので、ブロードサイドカプラ
は既存のプロセスで作成でき、膜厚の制御が可能であ
り、且つ製造後に膜厚が変わらないため、結合量のばら
つきを小さくできる。また、スルーホールの深さが一定
であるため、位相量誤差を小さくできる効果がある。

【０１０４】請求項１３記載の発明によれば、１８０度
分配器を、シリコン基板上に設けられた第１の酸化シリ
コン膜と、その第１の酸化シリコン膜上に設けられた第
１のストリップ導体と、その第１のストリップ導体に接
続され、一端を接地した第１のショットキーダイオード
と、第１の酸化シリコン膜および第１のストリップ導体
上に設けられた第２の酸化シリコン膜と、その第２の酸
化シリコン膜上に設けられた第２のストリップ導体と、
その第２のストリップ導体に接続され、一端を接地した
第２のショットキーダイオードとを備え、第２の入力端
子から局部発振信号を第１および第２のストリップ導体
のうちのいずれか一方に入力し、その局部発振信号を入
力されていない第１または第２のストリップ導体から１
８０度の位相の異なる局部発振信号を出力するブロード
サイドカプラから構成したので、ブロードサイドカプラ
は既存のプロセスで作成でき、膜厚の制御が可能であ
り、且つ製造後に膜厚が変わらないため、結合量のばら
つきを小さくできる。また、スルーホールの深さが一定
であるため、位相量誤差を小さくできる効果がある。

【０１０５】請求項１４記載の発明によれば、第１およ
び第２のショットキーダイオードに代えて、可変容量ダ
イオードとして用いられる第１および第２のｐｎ接合形
ダイオードを備えるように構成したので、ブロードサイ
ドカプラは既存のプロセスで作成でき、膜厚の制御が可
能であり、且つ製造後に膜厚が変わらないため、結合量
のばらつきを小さくできる。また、スルーホールの深さ
が一定であるため、位相量誤差を小さくできる効果があ
る。

【０１０６】請求項１５記載の発明によれば、シリコン
基板上に設けられた第１の酸化シリコン膜，その第１の
酸化シリコン膜上に設けられた第１のストリップ導体，
第１の酸化シリコン膜および第１のストリップ導体上に
設けられた第２の酸化シリコン膜，その第２の酸化シリ
コン膜上に設けられた第２のストリップ導体を備え、第
１および第２の入力端子から高周波信号および局部発振
信号を第１および第２のストリップ導体に入力し、それ
ら第１および第２のストリップ導体から９０度の位相の
異なる高周波信号および局部発振信号を出力する９０度
分配器と、その９０度分配器の第１および第２のストリ
ップ導体のいずれか一方の出力側に接続された９０度移
相器と、その９０度移相器に接続され、一端を接地した
第１のショットキーダイオードと、９０度移相器に接続
されていない第１または第２のストリップ導体に第１の
ショットキーダイオードとは逆の極性に接続され、一端
を接地した第２のショットキーダイオードと、第１およ
び第２のショットキーダイオードの他端の信号を混合し
て中間周波信号を出力する第１の出力端子とを備えるよ
うに構成したので、９０度分配器に高周波信号および局
部発振信号を入力すれば第１の出力端子から中間周波信
号を得ることができると共に、９０度分配器は既存のプ
ロセスで作成でき、膜厚の制御が可能であり、且つ製造
後に膜厚が変わらないため、結合量のばらつきを小さく
できる。また、スルーホールの深さが一定であるため、
位相量誤差を小さくできる効果がある。

【０１０７】請求項１６記載の発明によれば、シリコン
基板上に設けられた第１の酸化シリコン膜と、その第１
の酸化シリコン膜上に設けられた第１のストリップ導体
と、第１の酸化シリコン膜および第１のストリップ導体
上に設けられた第２の酸化シリコン膜と、その第２の酸
化シリコン膜上に設けられた第２のストリップ導体とを
備え、ミクサから中間周波信号を第１および第２のスト
リップ導体に入力し、それら第１および第２のストリッ
プ導体のうちのいずれか一方から合成された中間周波信
号を出力するブロードサイドカプラを構成したので、高
周波信号および局部発振信号から中間周波信号を得るこ
とができると共に、ショットキーダイオードを用いたミ
クサはバイアス回路を必要としないため、回路は低電流
および低電圧で動作でき、また、回路を小型化できる。
さらに、ブロードサイドカプラは既存のプロセスで作成
でき、膜厚の制御が可能であり、且つ製造後に膜厚が変
わらないため、結合量のばらつきを小さくできる。ま
た、スルーホールの深さが一定であるため、位相量誤差
を小さくできる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体集積回
路を示すブロック図である。

【図２】 この発明の実施の形態２による半導体集積回
路を示すブロック図である。

【図３】 この発明の実施の形態３による半導体集積回
路を示す回路図である。

【図４】 この発明の実施の形態４による半導体集積回
路を示す回路図である。

【図５】 この発明の実施の形態５による半導体集積回
路を示す回路図である。

【図６】 この発明の実施の形態６による半導体集積回
路を示す回路図である。

【図７】 この発明の実施の形態７による半導体集積回
路を示す回路図である。

【図８】 この発明の実施の形態８による半導体集積回
路を示す回路図である。

【図９】 この発明の実施の形態９による半導体集積回
路を示す回路図である。

【図１０】 この発明の実施の形態１０による半導体集
積回路を示すブロック図である。

【図１１】 この発明の実施の形態１１による半導体集
積回路を示す回路図である。

【図１２】 この発明の実施の形態１２による半導体集
積回路を示す回路図である。

【図１３】 この発明の実施の形態１３による半導体集
積回路を示す回路図である。

【図１４】 この発明の実施の形態１４によるブロード
サイドカプラを示す平面図である。

【図１５】 図１４のＡ−Ｂ断面図である。

【図１６】 この発明の実施の形態１５による半導体集
積回路を示す回路図である。

【図１７】 この発明の実施の形態１６による半導体集
積回路を示す回路図である。

【図１８】 この発明の実施の形態１７による半導体集
積回路を示す回路図である。

【図１９】 この発明の実施の形態１８による半導体集
積回路を示す回路図である。

【図２０】 この発明の実施の形態１９による半導体集
積回路を示す回路図である。

【図２１】 従来のギルバートセルバランスミクサを示
す回路図である。

【図２２】 従来のブロード分布結合形方向性結合器を
示す断面図である。

【符号の説明】

１ シリコンチップ（シリコン基板）、２ 増幅器（第
２の高周波回路）、３，３ａ，３ｂ ミクサ（第１の高
周波回路）、４ 入力端子、５ 出力端子、６ａ，６ｂ
接合形バイポーラトランジスタ（差動増幅器，第２の
差動増幅器）、６ｃ，６ｄ 接合形バイポーラトランジ
スタ（第３の差動増幅器）、７ ｐｎ接合形ダイオー
ド、７ａ ｐｎ接合形ダイオード（積分回路，第１のｐ
ｎ接合形ダイオード）、７ｂ ｐｎ接合形ダイオード
（微分回路，第２のｐｎ接合形ダイオード）、８ 電圧
制御発振器、９ ＲＦ信号端子（第１の入力端子）、１
０ ＩＦ信号端子（第１の出力端子）、１１ ショット
キーダイオード、１１ａ ショットキーダイオード（第
１のショットキーダイオード）、１１ｂ ショットキー
ダイオード（第２のショットキーダイオード）、１２
アンチパラレルダイオードペア（リミッタ回路）、１５
容量、１６ 検波信号出力端子、１７ａ 抵抗（差動
増幅器，第２の差動増幅器，積分回路）、１７ｂ 抵抗
（差動増幅器，第２の差動増幅器，微分回路）、１７
ｃ，１７ｄ 抵抗（第３の差動増幅器）、１８ 差動増
幅器（第１の差動増幅器）、１９ 電力分配器（９０度
分配器）、２２ ＬＯ信号端子（第２の入力端子）、２
３ 電流源（差動増幅器）、２３ａ電流源（第２の差動
増幅器）、２３ｂ 電流源（第３の差動増幅器）、２５
９０度分配器（第２の高周波回路）、２６ １８０度
分配器（第２の高周波回路）、２８ａ ＭＯＳＦＥＴ
（積分回路）、２８ｂ ＭＯＳＦＥＴ（微分回路）、３
０ 第１のストリップ導体、３１ 第２のストリップ導
体、３７ａ 絶縁体（第１の酸化シリコン膜）、３７ｂ
絶縁体（第２の酸化シリコン膜）、３８ ブロードサ
イドカプラ、３９ ９０度移相器（９０度分配器）。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｐ 5/18 Ｈ０３Ｆ 3/60

Claims (16)

【特許請求の範囲】
1. 【請求項１】 シリコン基板上にＢｉＣＭＯＳプロセス
   を用いて集積化されたショットキーダイオードを含む第
   １の高周波回路と、上記シリコン基板上にＢｉＣＭＯＳ
   プロセスを用いて集積化され、且つ上記第１の高周波回
   路に接続された接合形バイポーラトランジスタおよびＭ
   ＯＳＦＥＴのうちの少なくともいずれか一方を含む第２
   の高周波回路とを備えた半導体集積回路。
2. 【請求項２】 第２の高周波回路は、入力端子から入力
   された高周波信号を増幅する増幅器であり、第１の高周
   波回路は、上記第２の高周波回路により増幅された高周
   波信号を周波数変換して出力端子から出力するミクサで
   あることを特徴とする請求項１記載の半導体集積回路。
3. 【請求項３】 第２の高周波回路は、ｐｎ接合形ダイオ
   ードを可変容量ダイオードとして用いて高周波を発振す
   る電圧制御発振器であり、第１の高周波回路は、第１の
   入力端子から入力された高周波信号を上記第２の高周波
   回路により発振された高周波に応じて周波数変換して第
   １の出力端子から出力するミクサであることを特徴とす
   る請求項１記載の半導体集積回路。
4. 【請求項４】 第１の高周波回路は、ショットキーダイ
   オードのアンチパラレルダイオードペアを用いたリミッ
   タ回路であることを特徴とする請求項１または請求項２
   記載の半導体集積回路。
5. 【請求項５】 第１の高周波回路は、高周波信号を入力
   する容量と、その容量に一端を接地して直列接続され、
   その高周波信号を検波するショットキーダイオードと、
   上記容量と上記ショットキーダイオードとの間に設けら
   れた検波信号出力端子とを備えた検波器であることを特
   徴とする請求項１または請求項２記載の半導体集積回
   路。
6. 【請求項６】 第２の高周波回路は、入力端子から入力
   された高周波信号を増幅する増幅器であり、その増幅さ
   れた高周波信号を第１の高周波回路により検波して、そ
   の検波信号に応じて上記第２の高周波回路の増幅器の利
   得を制御することを特徴とする請求項５記載の半導体集
   積回路。
7. 【請求項７】 第２の高周波回路は、第２の入力端子か
   ら入力された局部発振信号を増幅する差動増幅器であ
   り、第１の高周波回路は、その増幅された局部発振信号
   と第１の入力端子から入力された高周波信号とを混合し
   検波して、中間周波信号を第１の出力端子から出力する
   バランス形ミクサであることを特徴とする請求項１記載
   の半導体集積回路。
8. 【請求項８】 第２の高周波回路は、第１および第２の
   入力端子から入力された高周波信号および局部発振信号
   を分配する９０度分配器および１８０度分配器であり、
   第１の高周波回路は、それら９０度分配器および１８０
   度分配器により分配された高周波信号および局部発振信
   号を混合するミクサであり、上記第１および第２の高周
   波回路により直交変調器を構成したことを特徴とする請
   求項１記載の半導体集積回路。
9. 【請求項９】 １８０度分配器は、第２の入力端子から
   入力された局部発振信号の同相成分と逆相成分とを出力
   する第１の差動増幅器と、その第１の差動増幅器から出
   力された同相成分を入力し、その同相成分に同相の局部
   発振信号に分配する第２の差動増幅器と、上記第１の差
   動増幅器から出力された逆相成分を入力し、その逆相成
   分に同相の局部発振信号に分配する第３の差動増幅器と
   を備えたことを特徴とする請求項８記載の半導体集積回
   路。
10. 【請求項１０】 ９０度分配器は、第１の入力端子から
    入力された高周波信号に４５度の位相の遅れを発生させ
    る積分回路と、上記第１の入力端子から入力された高周
    波信号に４５度の位相の進みを発生させる微分回路とを
    備えたことを特徴とする請求項８または請求項９記載の
    半導体集積回路。
11. 【請求項１１】 ９０度分配器は、第１の抵抗と可変容
    量ダイオードとして用いられる第１のｐｎ接合形ダイオ
    ードから成り、第１の入力端子から入力された高周波信
    号に４５度の位相の遅れを発生させる積分回路と、第２
    の抵抗と可変容量ダイオードとして用いられる第２のｐ
    ｎ接合形ダイオードから成り、上記第１の入力端子から
    入力された高周波信号に４５度の位相の進みを発生させ
    る微分回路とを備えたことを特徴とする請求項８または
    請求項９記載の半導体集積回路。
12. 【請求項１２】 ９０度分配器は、シリコン基板上に設
    けられた第１の酸化シリコン膜と、その第１の酸化シリ
    コン膜上に設けられた第１のストリップ導体と、上記第
    １の酸化シリコン膜および上記第１のストリップ導体上
    に設けられた第２の酸化シリコン膜と、その第２の酸化
    シリコン膜上に設けられた第２のストリップ導体とを備
    え、第１の入力端子から高周波信号を上記第１および第
    ２のストリップ導体のうちのいずれか一方に入力し、そ
    れら第１および第２のストリップ導体から９０度の位相
    の異なる高周波信号を出力するブロードサイドカプラを
    構成したことを特徴とする請求項８または請求項９記載
    の半導体集積回路。
13. 【請求項１３】 １８０度分配器は、シリコン基板上に
    設けられた第１の酸化シリコン膜と、その第１の酸化シ
    リコン膜上に設けられた第１のストリップ導体と、その
    第１のストリップ導体に接続され、一端を接地した第１
    のショットキーダイオードと、上記第１の酸化シリコン
    膜および上記第１のストリップ導体上に設けられた第２
    の酸化シリコン膜と、その第２の酸化シリコン膜上に設
    けられた第２のストリップ導体と、その第２のストリッ
    プ導体に接続され、一端を接地した第２のショットキー
    ダイオードとを備え、第２の入力端子から局部発振信号
    を上記第１および第２のストリップ導体のうちのいずれ
    か一方に入力し、その局部発振信号を入力されていない
    第１または第２のストリップ導体から１８０度の位相の
    異なる局部発振信号を出力するブロードサイドカプラを
    構成したことを特徴とする請求項８および請求項１０か
    ら請求項１２のうちのいずれか１項記載の半導体集積回
    路。
14. 【請求項１４】 第１および第２のショットキーダイオ
    ードに代えて、可変容量ダイオードとして用いられる第
    １および第２のｐｎ接合形ダイオードを備えたことを特
    徴とする請求項１３記載の半導体集積回路。
15. 【請求項１５】 シリコン基板上に設けられた第１の酸
    化シリコン膜，その第１の酸化シリコン膜上に設けられ
    た第１のストリップ導体，上記第１の酸化シリコン膜お
    よび上記第１のストリップ導体上に設けられた第２の酸
    化シリコン膜，その第２の酸化シリコン膜上に設けられ
    た第２のストリップ導体を備え、第１および第２の入力
    端子から高周波信号および局部発振信号を上記第１およ
    び第２のストリップ導体に入力し、それら第１および第
    ２のストリップ導体から９０度の位相の異なる高周波信
    号および局部発振信号を出力する９０度分配器と、その
    ９０度分配器の第１および第２のストリップ導体のいず
    れか一方の出力側に接続された９０度移相器と、その９
    ０度移相器に接続され、一端を接地した第１のショット
    キーダイオードと、上記９０度移相器に接続されていな
    い第１または第２のストリップ導体に上記第１のショッ
    トキーダイオードとは逆の極性に接続され、一端を接地
    した第２のショットキーダイオードと、上記第１および
    第２のショットキーダイオードの他端の信号を混合して
    中間周波信号を出力する第１の出力端子とを備えた半導
    体集積回路。
16. 【請求項１６】 シリコン基板上に設けられた第１の酸
    化シリコン膜と、その第１の酸化シリコン膜上に設けら
    れた第１のストリップ導体と、上記第１の酸化シリコン
    膜および上記第１のストリップ導体上に設けられた第２
    の酸化シリコン膜と、その第２の酸化シリコン膜上に設
    けられた第２のストリップ導体とを備え、ミクサから中
    間周波信号を上記第１および第２のストリップ導体に入
    力し、それら第１および第２のストリップ導体のうちの
    いずれか一方から合成された中間周波信号を出力するブ
    ロードサイドカプラを構成したことを特徴とする請求項
    ８記載の半導体集積回路。