JP2004535723A - 高調波ミクサ - Google Patents
高調波ミクサ Download PDFInfo
- Publication number
- JP2004535723A JP2004535723A JP2003513121A JP2003513121A JP2004535723A JP 2004535723 A JP2004535723 A JP 2004535723A JP 2003513121 A JP2003513121 A JP 2003513121A JP 2003513121 A JP2003513121 A JP 2003513121A JP 2004535723 A JP2004535723 A JP 2004535723A
- Authority
- JP
- Japan
- Prior art keywords
- control signals
- signal
- frequency
- mixer
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
- H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1475—Subharmonic mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
Abstract
Description
【0001】
本発明は一般にトランシーバに関し、さらに詳細には集積化された無線周波数トランシーバにおいて有用な高調波ミクサに関する。
【背景技術】
【0002】
低価格、軽量、小型、高機能なポータブルのワイヤレス通信装置への要求の高まりが、新しいIC(集積回路)技術、回路構成、トランシーバ設計の研究開発を促進している。直接変換式(ダイレクトコンバージョン)ミクサ(mixer)を用いた広帯域システムにおけるトランシーバ実装が知られている。このようなトランシーバ実装は、広範に使用されているスーパー・ヘテロダイン原理に基く設計よりも、上記の要求をよく満たすものである。
トランシーバの送信段(ステージ)において、直接変換式ミクサはベースバンドのアナログまたはデジタル信号をRF(無線周波数)信号にアップコンバートして送信可能にするために用いられる。受信段においては、直接変換式ミクサは受信したRF信号をベースバンドへダウンコンバートして、信号処理を容易にするのに用いられる。
従って、イメージリジェクションおよびIF(中間周波数)フィルタリングのための、高Qフィルタおよび高Qイメージリジェクションフィルタは不必要である。一般に、高Qフィルタを集積化するのは困難である。このような受信機は、対象の信号が直接ベースバンドにダウンコンバートされ、中間周波数が0に選ばれることから、ゼロIF(zero-IF)受信機とも呼ばれる。そこで使用されるミクサは、増幅されたRF信号をLO(局部発振器)信号で整流(commutate)する。例えば、ギルバート(Gilbert)アナログ乗算器(multiplier)に基いた、よく使用されるバイポーラミクサではカレントモードの整流が実行される。
【0003】
このような直接変換トポロジーにおいては、搬送波漏れ(carrier leakage)、2次相互変調(second order intermodulation)、局部発振信号とRF信号との間の干渉(interference)などの幾つかの問題がある。
特に、直接変換受信機はミクサ段において高い程度の直線性が求められる。これは、2次スプリアス積(second order spurious products)が得られたベースバンド周波数に直接入り、所望の信号を妨害するからである。このような2次ミクサ非直線性の主な原因は、ミクサの入力信号間の信号漏話(crosstalk)にある。一般に、これによって信号の自己ミキシング(self-mixing)効果につながり、DC(直流)オフセットが生じる。しかしながら、このDCオフセットは一定ではない。
【0004】
さらに、現在のトランシーバ技術における問題は、プリング(pulling)効果である。基本的に、そのような効果はLO信号を生成しているVCO(電圧制御発振器)をその他のすべての信号から分離することによって防止することが可能である。しかしながら、VCOが送信周波数で動作しているような構成、つまりVCOの直接変調またはダイレクトアップコンバート原理を用いるFM(周波数変調)システムにおいては、分離が困難である。そのようなトランシーバ構成では、パワーアンプ(PA)またはパワープリアンプが、チップ上の(オンチップの)VCOが動作しているのと同じ周波数で、チップ上で強い信号を生成する。もし、強い信号がRx(受信)入力に加えられるのであれば、同様の問題が発生する。VCOプリングは不完全な分離によって、すなわちVCOがTx(送信)出力およびRx(受信)入力の動作周波数と同じ周波数で動作するようなトランシーバのトポロジーにおいて、生じる。最新のトランシーバの構成においては、このような効果を減少させることが望ましい。
【0005】
最先端の受信機では、入力されたRF信号は、局部発振器(LO信号)から得られたシヌソイド(sinusoid)信号によって乗算される。どちらの信号も、電圧または電流で表される。両方の信号の乗算を実行するミクサは、実際には完全には分離されていない2つの入力を有する。したがって、目的の信号に加えて、ミクサの各入力信号は他の信号のより小さいクロスカップリング成分をさらに有することになる。ミクサの乗算特性によって、出力信号はスプリアス信号を含み、それはおおよそDCを中心とした受信信号の電力に比例する。このようなスプリアス信号は特に直接変換の原理上不利なものである。それは、望ましいダウンコンバートされたRF信号もまた、周波数F=0を中心としているからである。
本発明は、上記の問題のすべて、またはいくつかを解決し、または少なくともそれらの問題を減少させることを目的としている。
【発明の開示】
【発明の概要】
【0006】
本発明の高調波ミクサは、第1、第2ミクサを有する乗算回路と、前記第1および第2ミクサを制御するための2つの第1制御信号と、2つの第2制御信号とを生成するための生成回路とを備え、前記制御信号は平衡信号であり、それぞれ位相がπ/2ずつシフトした4つの位相で提供され、前記制御信号の周波数はミクサ入力信号の周波数とは異なる。
【0007】
本発明の一実施形態において、乗算回路はギルバート(Gilbert)セル、つまりクロスカップリングされた差動増幅器であって、すべてのトランジスタがスイッチとして用いられ、制御信号生成手段がVCOを含むものである。
【0008】
本発明の他の実施形態において、制御信号の周波数は、ミクサの入力信号の周波数の半分である。
本発明のさらに他の実施形態において、第1ミクサは電界効果トランジスタのペアを含み、第2ミクサは電界効果トランジスタの2つのペアを含む。
【0009】
本発明のI/Q直角位相変調のための高調波ミクサは、同相(I)成分を生成するための第1および第2ミクサを有する第1乗算回路と、直角位相(Q)成分を生成するための第3および第4ミクサを有する第2乗算回路と、前記第1および第2ミクサを制御するための2つの第1制御信号および2つの第2制御信号と、前記第3および第4ミクサを制御するための2つの第3制御信号および第4制御信号を生成する生成回路とを備え、前記第1、第2、第3、第4制御信号は平衡信号であり、前記第1制御信号と前記第2制御信号との間の位相差はπ/2であり、前記第3制御信号と前記第4制御信号との間の位相差はπ/2であり、前記第1および第2制御信号と第3および第4制御信号との間の位相差はπ/4であり、前記制御信号の周波数はミクサ入力信号の周波数の半分である。
【0010】
本発明の一実施形態において、第1および第2乗算回路はギルバートセルを含み、すべてのトランジスタがスイッチとして用いられ、制御信号生成回路はVCOおよびフィルタバンクを含む。
本発明の他の実施形態において、制御信号の周波数は、ミクサの入力信号の周波数の半分である。
本発明のさらに他の実施形態において、前記第1および第3ミクサは電界効果トランジスタのペアを含み、前記第2および第4ミクサは電界効果トランジスタの2つのペアを含む。
本発明の他の実施形態において、前記フィルタバンクは、8つの制御信号を生成するための、最初のπ/4移相器(phase shifter)および2つの多相フィルタを備え、前記π/4移相器は、π/4だけ位相がシフトした2つの差動信号を供給するための2つの全通過(all-pass)フィルタを有する。
【0011】
本発明の受信機は、受信RF信号の周波数の半分の周波数で動作するVCOを用いる。好適には制御信号はVCO手段によって生成されるが、本発明はVCOを含むトポロジーに限定されるものではない。制御信号は当該技術分野において知られているその他の装置によっても生成することが可能である。VCOは、位相が90度シフトした、同じ周波数を持つ、2つの平衡信号を生成する。本発明に従い、これらの2つの信号は本質的に互いに掛け合わされ、平衡信号の周波数の2倍の周波数のスペクトル成分が生成される。目的の信号を目的の周波数レンジに変換するのに、この成分を用いることができる。この一般的な方法により、本発明の原理は非常に多くの種類のミクサ、例えば直接変換式の受信機のミクサまたは直接変換式の送信機のミクサなどに適用することができる。
【0012】
第1に、以下の方程式が用いられる。2つの信号uVCO1=u1cosω1tおよびuVCO2=u2cosω1t+φを考える。これらの信号uVCO2およびuVCO1は角度φだけ位相がシフトしている。もし、2つの信号が掛け合わされると、次のUMIX=GMIX・uVCO1・uVCO2が得られる。ここで、GMIXは増幅係数である。
【数1】
(数1)から分かるように、2つのVCO信号間の位相シフト(φ=90度)によって、直流成分が打ち消される。これにより回路設計を単純化することができる。
現実のアナログ乗算器を用いるとシヌソイド信号が使用可能であり、それによって、次の方程式を適用することによって、同相(I)、直角位相(Q)信号を直接求めることができる。
【数2】
【数3】
信号の複素数的なふるまいの特長を用いたデジタル変調方式のために、これら2つの従属関係は、現在のトランシーバ構成には必要なものである。しかしながら、ノイズ特性がよくないために、このようなアナログ方式での実施は、本発明において用いられるようなスイッチ方式による実施に比べると、めったに行われることがない。
【0013】
本発明は、直接アップおよびダウンコンバージョン(変換)構成のためのミクサの具現化に伴なう固有の問題を解決する。他の実施手法ではLO信号の直線性および抑制に関して同様の性能を実現することはできない。さらに、システム構成の観点からは、パワーアンプから出力される信号に対する、VCO信号の硬さ(hardness)は、合理的に改善される。
【発明を実施するための最良の形態】
【0014】
本発明は、添付の図面との関係において、以下の説明を参照することにより理解することができる。類似の参照符号のは類似の要素を示している。
本発明は、様々な変更を加えたり、または代替の形態を取ることが容易なものであるが、特定の実施形態を一例として図面に示し、詳細に説明する。もっとも、この特定の実施形態についての説明は本発明をここに開示された特定の形態に限定しようとするものではなく、むしろその反対に本発明は、添付の特許請求の範囲に定義された発明の精神および範囲に入る、すべての変形例、均等物、代替物を含むものであることは理解されるべきである。
【0015】
本発明の説明する実施形態について、以下説明する。説明を分かり易くするために、本明細書では、実施物の具体的な特徴のすべてを説明することはしない。そのような実施物の開発においては、開発における特定の目標(それはシステムに関連する制約やビジネスに関係する制約に従って、実施物に応じて異なる)を達成するために、実施過程において様々な決定が必要であるであることが容易にわかるであろう。さらに、そのような開発に関する努力は複雑で、時間がかかるものであるが、それにもかかわらず、そのような努力は本開示による利益を得た当業者にとっては決まりきった作業であることが理解されるであろう。
【0016】
添付の図面を参照して、本発明を説明する。図面において、半導体装置の様々な領域、構造が非常に緻密な、はっきりした輪郭および外形を持つものとして示されているが、当業者であれば、これらの領域および構造は実際には図面に示されているほどには正確でないことが理解されるだろう。さらに、図面に描かれた様々な構造体およびドープ領域の相対的な大きさは、実際の製品におけるそれらの構造体および領域の大きさに誇張または縮小して描かれている場合がある。それにもかかわらず、添付の図面は本発明の実施例を説明するものとして提供されている。
【0017】
図1は、本発明に従った、直接変換式ミクサの好適実施例の回路図である。図1に示されるように、この回路は、スイッチング・ネットワーク10と、制御信号生成手段20と、2つの出力オペアンプ17,18とを有する。制御信号生成手段20は、VCOであってもよい。入力信号19はRF信号である。ここに示されるスイッチングトポロジーは、4つの制御信号21,22,23,24のための平衡構造を提供するギルバートセルである。以下では、「ギルバートセル」という用語は、ギルバートセル類似のスイッチングトポロジーであって、すべてのトランジスタがスイッチとして用いられているものに対して用られる。図1に示されるように、ギルバートセルのミクサは、2つの電界効果トランジスタ(FET)13および16を含む第1ミキシング段と、4つのFET11,12,14,15を含む第2ミキシング段を有している。さらに詳細には、ギルバートセルは、2つの電界効果トランジスタ(FET)11および12を含み、これらのソースはFET13に結合されている。ギルバートセルは、また、2つの電界効果トランジスタ(FET)14および15を含み、これらのソースはFET16に結合されている。LO信号はFETのすべてのゲートに印加されている。FET13および16のゲートに印加されるLO信号21および22は、平衡信号である。同様に、FET11,12およびFET14,15のゲートに印加されるLO信号23および24は、平衡信号である。信号23がFET11および14のゲートに印加され、信号24がFET12および15のゲートに印加される。さらに、図1からわかるように、ミキシング段1のFETのゲートに印加されたLO信号と、ミキシング段2のFETのゲートに印加されたLO信号とは、互いに位相が90度シフトしている。しかしながら、すべてのLO信号は同じ周波数を持ち、この周波数は入力信号19の周波数の半分である。そして、LO信号は位相が90度シフトしている。FET14は、FET11のドレインに結合された、ドレインを持ち、このドレインはまた出力アンプ17の正(ポジティブ)入力に結合されている。同様に、FET12は、FET15のドレインに結合された、ドレインを持ち、このドレインはまた出力アンプ18の負(ネガティブ)入力に結合されている。オペアンプ17の負入力と、オペアンプ18の正入力は結合されて、接地されている。ギルバートセルの出力信号は、これらの完全差動オペアンプ17,18によって検出され、これらのCMRR(コモン・モード除去比)による信号経路(signal path)でさらにRFが抑制される。FETによる実施例のみを示しているが、使用する技術に応じて、スイッチはバイポーラトランジスタであってもよい。
【0018】
図2を参照して、第1および第2スイッチング手段に印加される、4つの信号のうちの2つの信号のグラフが示されていいる。すべての信号が同じ波形を有している(リンギング(ringing)は、使用した高調波平衡シミュレータによって生じたものである)が、位相は90度シフトしている。ローの時間が、ハイの時間と等しいので、これらの信号には偶数次の高調波は含まれていない。
【0019】
図3を参照すると、ミクサ出力のコンダクタンス特性がグラフで示されている。ここでは、VCO信号の2倍の周波数のスペクトラム成分がスペクトラム特性を支配している。これが入力されたRF信号を変換するのに用いられる。本発明の構成において特徴的なのは、VCO信号そのものまたはその2倍の周波数を持つ派生成分も、入力されたRF信号も、差動モードの出力には現れないということである。本発明に従ったこの回路は電圧モードで動作する。従って、より小さなトランジスタ、低インピーダンスのRFソース、および高い入力インピーダンスのオペアンプが必要である。電流モードでは、より大きなスイッチ、高インピーダンスのRFソース、および低い入力インピーダンスのオペアンプが必要である。
【0020】
現代のトランシーバ構造には複素信号の処理が要求される。従って、同相成分(I)と、直角位相成分(Q)とに対する信号経路を設ける必要がある。そのために、この第1信号に対して45度位相がシフトした別の4つの信号を提供する必要がある。本受信機の実施形態においては、この45度の位相シフトは、両方の経路の間では90度の位相シフトをもたらすので、構成上の要求は満たされる。
【0021】
図4は、このようなミクサのI/Q直角位相実施例の回路図である。このI/Q経路の実装は、I信号40および41を提供する第1ギルバートセル回路10と、Q信号42および43を提供する第2ギルバートセル回路30と、4つの出力オペアンプ17,18,31,32と、制御信号20を生成する手段とを有している。このギルバートセル回路10および30は、図1のギルバートセル回路と等価である。従って、対応する説明を参照する。制御信号20を生成する手段は、VCOおよび好適にはフィルタバンクを有していてもよい。これらは、第1ギルバートセルミクサに対して4つの制御信号21,22,23および24を供給し、第2ギルバートセルミクサに対して4つの制御信号25,26,27および28を供給する。信号21と22、信号23と24、信号25と26、信号27と28とは、それぞれ平衡している。それゆえに、第1ギルバートセルへの90度ずつ位相シフトした4つの制御信号と、第2ギルバートセルへの90度ずつ位相シフトした4つの制御信号とが供給される。さらに、第2ギルバートセルへの制御信号は、第1ギルバートセルへの制御信号に対して、45度位相シフトしている。しかしながら、すべての制御信号が同じ周波数を持ち、制御信号およびVCOの動作周波数は好適には入力される信号の周波数の半分の周波数である。オペアンプ17および18はそれぞれI+17信号とI−18信号とを出力し、オペアンプ31および32は、それぞれQ+31信号と、Q−32信号とを出力する。FETによる実施例が図4に示されているが、スイッチはバイポーラ技術によるものであってもよい。
【0022】
全通過フィルタと、90度多相フィルタとを配置したフィルタバンクによって、8つの異なる制御信号を提供することができる。もっともその他の実施形態も可能であることは言うまでもない。
【0023】
図5に、本発明の実施形態であるフィルタバンク50を示す。最初の信号が45度移相器60に入力され、45度移相された2つの差動信号が出力される。続いて、90度多相フィルタ70が目的の8つの信号を生成する。
【0024】
図6に、45度移相器60のひとつの構成例を示す。移相器60は、出力信号間で45度の位相差が生じるように離調(detune)された2つの全通過フィルタを含んでいる。入力端子は参照符号71,72で示され、出力端子は参照符号73,74,75,76で示される。
【0025】
図7に、図5の90度多相フィルタ70の実施形態を示す。入力端子は参照符号81,82,83および84で示され、出力端子は参照符号85,86,87および88で示される。
【0026】
図6、図7に示した回路中の抵抗、キャパシタ(コンデンサ)の値は、目的とする周波数において適切に機能するように選択される。当該技術分野の当業者であれば、どのような目的動作周波数に対しても、抵抗およびキャパシタについて適切な値を容易に選定することができる。例えば、図6、7の回路の実施例において、目的の動作周波数が1.2GHzであるとすると、次のような値が用いられる。
抵抗73A,74A,75A,76A=0.6e+3オーム
抵抗85A,86A,87A,88A=1.0e+3オーム
キャパシタ73B,74B=126e−15ファラド
キャパシタ75B,76B=4.0e−15ファラド
キャパシタ85B,86B,87B,88B=130e−15ファラド
【0027】
図8に、45度の位相シフトをもつ、8つのフィルタバンク出力信号の位相プロットと、適切な振幅バランスを示す。
【0028】
図9に、本発明の1200MHz/1200MHz周波数比のI/Q信号生成を持つRFフロントエンドの実施例のブロック図を示す。このRFフロントエンドは、受信機セクション、送信機セクションおよび制御信号発生セクションを含む。受信機セクションは、2400MHzの信号を受信する受信機入力Rxと、Rxバッファと、4つのスイッチング手段51,52,53および54と、IおよびQ信号を出力する受信機出力とを備える。スイッチング手段制御信号のそれぞれの位相シフトを図9に示す。制御信号発生セクションはフィルタバンク50を有する。2つの平衡1200MHzVCO信号がフィルタバンクに供給される。送信機セクションは、2400MHzの信号を送信する送信機出力Txと、Txバッファと、4つのスイッチング手段55,56,57および58と、IおよびQデータを受信する送信機入力とを備える。
【0029】
上述の特定の実施形態は説明のためのものであり、この開示による利益を受ける当業者に明らかなように、本発明を変形することができ、同一ではないが均等なやり方で実施することができる。例えば、上述の処理手順は異なる順番で実行することができる。さらに、添付の特許請求の範囲に記載されているものを除き、ここに示された構造または設計の詳細に本発明を限定しようとするものではない。従って、上述の特定の実施形態は変形可能であり、または修正可能である。そのようなすべての変形例は、本発明の精神および範囲に入るものであると考えられる。従って、本発明の保護範囲は添付の特許請求の範囲によって定められる。
【図面の簡単な説明】
【0030】
【図1】本発明に従ったミクサの回路図。
【図2】第1および第2スイッチング手段に印加される制御電圧のグラフ。
【図3】ミクサ出力のコンダクタンス特性を示すグラフ。
【図4】本発明に従ったミクサのI/Q直角位相実施例の回路図。
【図5】本発明に従った、位相がそれぞれ45度ずつシフトした制御信号を供給するフィルタバンクの回路図。
【図6】本発明に従った、最初の45度位相シフトを供給するための2つの全通過フィルタの回路図。
【図7】本発明に従った、互いに90度位相がシフトした4つの信号を供給する多相フィルタの回路図。
【図8】フィルタバンク出力信号の位相プロット。
【図9】本発明に従った、1200MHz/1200MHz周波数比のI/Q信号生成を持つRFフロントエンドのブロック図。
Claims (12)
- 第1および第2ミクサを含む乗算回路(10)と、
前記第1および第2ミクサを制御するための、2つの第1制御信号および2つの第2制御信号(21−24)を生成するための生成回路(20)とを備え、
前記2つの第1制御信号および2つの第2制御信号(21−24)は平衡信号であって、それぞれπ/2位相がずれた4つの位相で供給され、前記制御信号(21−24)の周波数はミクサの入力信号(19)の周波数とは異なる、高調波ミクサ。 - 前記乗算回路は複数のトランジスタを持つギルバートセルであって、すべてのトランジスタはスイッチとして用いられる、請求項1記載の高調波ミクサ。
- 前記生成回路が電圧制御発振器を含む、請求項1記載の高調波ミクサ。
- 前記制御信号(21−24)の周波数が、ミクサの入力信号(19)の周波数の半分である、請求項1記載の高調波ミクサ。
- 前記第1ミクサは電界効果トランジスタのペア(13,16)を含み、前記第2ミクサは電界効果トランジスタの2つのペア(11,12,14,15)を含む、請求項1記載の高調波ミクサ。
- 同相(I)成分(40,41)を生成するための第1および第2ミクサを有する第1乗算回路(10)と、
直角位相(Q)成分(42,43)を生成するための第3および第4ミクサを有する第2乗算回路(30)と、
前記第1および第2ミクサを制御するための2つの第1制御信号および2つの第2制御信号と、前記第3および第4ミクサを制御するための2つの第3制御信号および第4制御信号を生成する生成回路とを備え、
前記2つの第1、2つの第2、2つの第3、2つの第4制御信号(21−28)は平衡信号であり、前記2つの第1制御信号(21,22)と前記2つの第2制御信号(23,24)との間の位相差はπ/2であり、前記2つの第3制御信号(26,26)と前記2つの第4制御信号(27,28)との間の位相差はπ/2であり、前記2つの第1制御信号および2つの第2制御信号と2つの第3制御信号および2つの第4制御信号との間の位相差はπ/4であり、前記制御信号の周波数はミクサ入力信号の周波数とは異なる、
I/Q直角位相変調のための高調波直接変換式ミクサ。 - 前記第1乗算回路(10)および第2乗算回路(30)のそれぞれは複数のトランジスタを有するギルバートセルを含み、すべてのトランジスタがスイッチとして用いられる、請求項6記載の高調波ミクサ。
- 前記生成回路(20)は電圧制御発振器およびフィルタバンク(50)を含む、請求項6記載の高調波ミクサ。
- 前記制御信号(21−28)の周波数はミクサの入力信号の周波数の半分である、請求項6記載の高調波ミクサ。
- 前記第1および第3ミクサはそれぞれ電界効果トランジスタのペアを含み、前記第2および第4ミクサはそれぞれ電界効果トランジスタの2つのペアを含む、請求項6記載の高調波ミクサ。
- 前記フィルタバンク(50)は、最初のπ/4移相器(60)と、前記8つの制御信号(21−28)を生成する、第1および第2多相フィルタ(70)を備える、請求項8記載の高調波ミクサ。
- 前記π/4移相器(60)は、π/4だけ位相がずれた第1および第2差動信号を供給するための、第1および第2全通過フィルタ(73A,73B,74A,74B,75A,75B,76A,76B)を有する、請求項11記載の高調波ミクサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/904,751 US7085548B1 (en) | 2001-07-13 | 2001-07-13 | Harmonic mixer |
PCT/US2002/021261 WO2003007470A2 (en) | 2001-07-13 | 2002-07-03 | Harmonic mixer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004535723A true JP2004535723A (ja) | 2004-11-25 |
JP4478451B2 JP4478451B2 (ja) | 2010-06-09 |
Family
ID=25419711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003513121A Expired - Lifetime JP4478451B2 (ja) | 2001-07-13 | 2002-07-03 | 高調波ミクサ |
Country Status (9)
Country | Link |
---|---|
US (1) | US7085548B1 (ja) |
EP (1) | EP1425845B1 (ja) |
JP (1) | JP4478451B2 (ja) |
KR (1) | KR100836950B1 (ja) |
CN (1) | CN100413211C (ja) |
AU (1) | AU2002346068A1 (ja) |
DE (1) | DE60208213T2 (ja) |
TW (1) | TWI269521B (ja) |
WO (1) | WO2003007470A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7340233B2 (en) * | 2004-03-29 | 2008-03-04 | Intel Corporation | Integrated circuit and methods for third sub harmonic up conversion and down conversion of signals |
US7949072B2 (en) * | 2005-10-11 | 2011-05-24 | St-Ericsson Sa | Local oscillator with injection pulling suppression and spurious products filtering |
KR100652809B1 (ko) * | 2005-11-03 | 2006-12-04 | 삼성전자주식회사 | 가변 저항 및 가변 용량을 이용한 광대역 다상 필터 |
US7792215B2 (en) * | 2006-04-14 | 2010-09-07 | Korea Advanced Institute Of Science And Technology (Kaist) | Direct-conversion receiver and sub-harmonic frequency mixer thereof |
WO2009057051A2 (en) * | 2007-10-29 | 2009-05-07 | Nxp B.V. | Passive harmonic-rejection mixer |
US8072255B2 (en) * | 2008-01-07 | 2011-12-06 | Qualcomm Incorporated | Quadrature radio frequency mixer with low noise and low conversion loss |
US8433277B2 (en) * | 2008-04-23 | 2013-04-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Passive mixer and four-phase clocking method and apparatus |
US8099070B2 (en) * | 2008-04-23 | 2012-01-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Passive mixer and four phase clocking method and apparatus |
US7945230B2 (en) * | 2008-05-09 | 2011-05-17 | Telefonaktiebolaget Lm Ericsson (Publ) | Time-multiplexed common mode feedback for passive quadrature RF mixers |
EP2146427A1 (en) | 2008-07-07 | 2010-01-20 | Nxp B.V. | Digital modulator |
WO2011069209A1 (en) | 2009-12-11 | 2011-06-16 | National Ict Australia Limited | A switching gates mixer |
US8401512B2 (en) | 2010-04-08 | 2013-03-19 | Viasat, Inc. | Compact high linearity MMIC based FET resistive mixer |
WO2015028432A1 (en) * | 2013-08-26 | 2015-03-05 | Carl Bryant | Quadtrature passive mixer |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2192104A (en) | 1986-06-27 | 1987-12-31 | Philips Electronic Associated | Superheterodyne radio receiver |
IT1233437B (it) * | 1987-12-24 | 1992-03-31 | Gte Telecom Spa | Perfezionamento a un convertitore armonico di frequenza a soppressione di immagine operante nel campo delle microonde. |
GB9017418D0 (en) | 1990-08-08 | 1990-09-19 | Gen Electric Co Plc | Half frequency mixer |
US5465415A (en) * | 1992-08-06 | 1995-11-07 | National Semiconductor Corporation | Even order term mixer |
US5448772A (en) | 1994-08-29 | 1995-09-05 | Motorola, Inc. | Stacked double balanced mixer circuit |
WO1996021270A1 (en) * | 1994-12-30 | 1996-07-11 | Philips Electronics N.V. | Circuit and method for generating accurate quadrature signals |
JP3252639B2 (ja) * | 1995-03-03 | 2002-02-04 | 三菱電機株式会社 | 検波器及び受信装置並びに送信装置 |
US5999804A (en) | 1997-03-20 | 1999-12-07 | National Semiconductor Corporation | Low noise quadrature mixer circuit |
US5847623A (en) | 1997-09-08 | 1998-12-08 | Ericsson Inc. | Low noise Gilbert Multiplier Cells and quadrature modulators |
US6144846A (en) | 1997-12-31 | 2000-11-07 | Motorola, Inc. | Frequency translation circuit and method of translating |
US6370372B1 (en) * | 2000-09-25 | 2002-04-09 | Conexant Systems, Inc. | Subharmonic mixer circuit and method |
-
2001
- 2001-07-13 US US09/904,751 patent/US7085548B1/en not_active Expired - Lifetime
-
2002
- 2002-07-03 KR KR1020047000222A patent/KR100836950B1/ko not_active IP Right Cessation
- 2002-07-03 EP EP02744826A patent/EP1425845B1/en not_active Expired - Lifetime
- 2002-07-03 AU AU2002346068A patent/AU2002346068A1/en not_active Abandoned
- 2002-07-03 JP JP2003513121A patent/JP4478451B2/ja not_active Expired - Lifetime
- 2002-07-03 CN CNB028140753A patent/CN100413211C/zh not_active Expired - Fee Related
- 2002-07-03 DE DE60208213T patent/DE60208213T2/de not_active Expired - Lifetime
- 2002-07-03 WO PCT/US2002/021261 patent/WO2003007470A2/en active IP Right Grant
- 2002-07-12 TW TW091115503A patent/TWI269521B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2003007470A8 (en) | 2005-05-26 |
TWI269521B (en) | 2006-12-21 |
CN100413211C (zh) | 2008-08-20 |
DE60208213T2 (de) | 2006-06-29 |
KR20040014661A (ko) | 2004-02-14 |
DE60208213D1 (de) | 2006-01-26 |
WO2003007470A2 (en) | 2003-01-23 |
JP4478451B2 (ja) | 2010-06-09 |
EP1425845A2 (en) | 2004-06-09 |
CN1572054A (zh) | 2005-01-26 |
US7085548B1 (en) | 2006-08-01 |
EP1425845B1 (en) | 2005-12-21 |
KR100836950B1 (ko) | 2008-06-11 |
WO2003007470A3 (en) | 2003-06-19 |
AU2002346068A1 (en) | 2003-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI237454B (en) | Passive harmonic switch mixer | |
CN100431261C (zh) | 具有多个本地振荡器的改进的混频器和基于其的系统 | |
KR100314798B1 (ko) | 집적화된이미지제거믹서 | |
US7130604B1 (en) | Harmonic rejection mixer and method of operation | |
KR100539978B1 (ko) | 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법 | |
EP1560326B1 (en) | Mixer circuit for direct conversion transceiver with improved second intermodulation product | |
JP3510556B2 (ja) | イメージリジェクションミキサ及びそれを用いた受信機 | |
US20090325510A1 (en) | Systems and methods for implementing a harmonic rejection mixer | |
JP3666686B2 (ja) | 時分割ミクサ回路 | |
WO2005091493A1 (en) | Harmonic suppression mixer and tuner | |
JP4478451B2 (ja) | 高調波ミクサ | |
US20130130632A1 (en) | Signal generator circuit and radio transmission and reception device including the same | |
US6937849B2 (en) | Mixing apparatus | |
EP1653695A2 (en) | I/Q quadrature demodulator with single common voltage to current input stage for both I and Q | |
US20060252396A1 (en) | Phase generator using polyphase architecture | |
JP2003110358A (ja) | 発振器 | |
US7302011B1 (en) | Quadrature frequency doubling system | |
EP1698048A2 (en) | Mixer with feedback | |
US6970687B1 (en) | Mixer | |
KR20050055719A (ko) | 다이렉트 다운컨버전 수신기 | |
US7123070B2 (en) | High frequency gain amplifier with phase compensation circuit | |
JP4245342B2 (ja) | ミクサ、受信装置及び送信装置 | |
Crols et al. | A double quadrature topology for high accuracy upconversion in CMOS transmitters | |
Spiridon et al. | Defining the Optimal Architecture | |
Sato et al. | 6B-1 Complex Coefficient SAW Filters for Double Quadrature Down-Converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080617 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080624 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080717 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090306 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090313 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090409 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090416 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090511 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091215 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100204 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100315 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100421 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20100818 |