KR100836950B1 - 고조파 믹서 - Google Patents

고조파 믹서 Download PDF

Info

Publication number
KR100836950B1
KR100836950B1 KR1020047000222A KR20047000222A KR100836950B1 KR 100836950 B1 KR100836950 B1 KR 100836950B1 KR 1020047000222 A KR1020047000222 A KR 1020047000222A KR 20047000222 A KR20047000222 A KR 20047000222A KR 100836950 B1 KR100836950 B1 KR 100836950B1
Authority
KR
South Korea
Prior art keywords
control signals
mixer
signals
frequency
signal
Prior art date
Application number
KR1020047000222A
Other languages
English (en)
Other versions
KR20040014661A (ko
Inventor
글루지월프램
에게르트디트마
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20040014661A publication Critical patent/KR20040014661A/ko
Application granted granted Critical
Publication of KR100836950B1 publication Critical patent/KR100836950B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1475—Subharmonic mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Amplitude Modulation (AREA)

Abstract

본 발명은 제 1 및 제 2 믹서를 포함하는 곱셈기 회로(10)와; 상기 제 1 및 제 2 믹서를 제어하기 위한 제 1 및 제 2 제어신호(21-24)를 발생하기 위한 발생기(20)를 포함하며, 상기 제어신호들은 평형신호들이며 π/2 위상 시프트되는 4개 위상으로 제공되며, 상기 제어신호들(21-24)의 주파수는 믹서 입력신호(19)의 주파수와 상이한 주파수를 갖는 것을 특징으로 하는 고조파 믹서가 제공된다.
고조파, 믹서, 평형신호, 제어신호, 위상 시프터

Description

고조파 믹서{HARMONIC MIXER}
본 발명은 일반적으로 송수신기(transceiver)에 관한 것이며, 특히, 통합 무선 주파수 송수신기에 유용한 고조파 믹서에 관한 것이다.
저가, 저중량 및 소형 사이즈와 개선된 성능을 갖는 휴대용 무선 통신 장치들의 증가하는 수요는 새로운 IC(집적회로)기술, 회로구성 및 송수신기 아키텍쳐(architecture)에서 연구를 촉진하고 있다. 직접 변환(direct conversion) 믹서를 포함하는 광대역 시스템용 송수신기의 여러 사양들이 알려져 있고, 이들은 널리 사용되고 있는 슈퍼헤테로다인 원리(super-heterodine principle)에 기초한 아키텍쳐보다 상술한 요건에 더 잘 맞는다.
송수신기의 송신기 단에서, 송신 편의를 위해, 직접 변환 믹서들을 사용하여 기저대역(baseband) 아날로그 또는 디지털 신호를 RF(무선 주파수)신호로 상향 변환(up-convert)한다. 수신기 단에서는, 신호 처리의 편의를 위해, 수신된 무선 주파수 신호를 직접 변환 믹서를 사용하여 기저대역으로 하향 변환(down-convert)한다. 그러므로 이미지 제거 및 IF(중간주파수) 필터링을 하는데 있어서, 하이-Q 필터(high-Q filter) 및 하이-Q 이미지 제거(rejection) 필터가 필요 없게 된다. 일반적으로, 하이-Q 필터를 집적하는 것은 매우 어렵다. 이러한 수신기들은 또한 제로 IF 수신기라고도 하는데, 이는 원하는 신호가 기저대역으로 직접 하향 변환되고 중간주파수(IF)가 0으로 선택되기 때문이다. 이러한 수신기에 사용되는 믹서는 증폭된 RF 신호를 LO(국부 발진기)신호로 정류(commutate)한다. 예컨데, 길버트 아날로그 곱셈기(Gilbert analog multiplier)에 기초하여 종종 사용되는 바이폴라 믹서에서는 전류모드 정류(commutation)가 수행된다.
그러한 직접 변환 토폴로지(topology)의 경우, 캐리어 누설(carrier leakage), 2차 상호변조(intermodulation) 및 국부 발진기와 RF 신호 간의 간섭(interference)과 같은 여러 가지 문제점들이 존재한다.
특히, 직접 변환 수신기는 믹서단에서 고도의 선형성(linearity)을 요구하는데, 이는 2차 스퓨리어스 프로덕트들(second order spurious products)이, 획득된 기저대역 주파수내에 직접 들어가서 소망신호를 방해하기 때문이다. 이와같은 2차 믹서 비선형성의 주된 이유는, 믹서의 입력신호들 간에서 신호 누화(cross talk)가 생기기 때문이다. 일반적으로, 이는 DC(직류 전류) 옵셋(offset)을 초래하는 신호의 자기 믹싱 효과(self-mixing effect)를 야기한다. 하지만, 이러한 DC 옵셋은 일정하지 않다.
현대의 송수신기 아키텍쳐들에서의 또 다른 문제로는 풀링 효과 (pulling effect)가 있다. 이론적으로는, LO 신호를 발생하는 VCO(전압제어발진기)를 다른 모든 신호로부터 분리시킴으로써 이러한 효과를 방지할 수 있다. 그러나, VCO가 송신 주파수에서 작동하는 아키텍쳐 즉, VCO의 직접 변조 또는 직접 상향 변조 원리를 사용하는 FM(주파수 변조)시스템에서 문제가 되고 있는 것은, 분리(isolation)이다. 그러한 송수신기 아키텍쳐에서는, 온칩(on-chip) VCO 가 동작하는 동일 주파수에서, 전력 증폭기(PA) 또는 전력 전치 증폭기가 칩에 강한 신호를 발생시킨다. 강한 신호가 Rx(수신) 입력에 인가될 경우에도 동일한 문제가 발생한다. VCO 풀링 효과는 완전치 못한 분리에 의해 기인되는바, 즉, Tx(송신) 출력과 Rx 입력의 동작 주파수와 동일한 주파수에서 VCO가 작동하는 송수신기 토폴로지에서 기인된다. 현대의 송수신기 아키텍쳐에서는 그러한 효과들을 감소시킬 것이 요구되고 있다.
현대의 수신기들에서, 입력되는 RF 신호는 국부 발진기(LO 신호)로부터 유도된 정현파 신호에 의해 곱셈(multiply)된다. 이들 신호 모두는 전압 또는 전류로 나타낼 수 있다. 이들 두 신호의 곱셈을 수행하는 믹서는, 실제적으로는 완전하게 디커플링(decouple) 되지 않는 2개의 입력들을 포함하고 있다. 그러므로 각각의 믹서의 입력신호는, 소망신호 이외에도 다른 신호의 더 작은 교차결합부분(smaller cross-coupled portion)을 추가로 포함한다. 이 믹서의 곱셈 특성으로 인하여, 출력신호는 스퓨리어스(spurious) 신호를 포함하게 되는데, 이 스퓨리어스 신호는 DC 부근에서 중심을 갖는 수신 신호의 파워에 비례한다. 이들 스퓨리어스 신호는 직접 변환 원리의 경우 특히 단점을 갖는데, 이는 하향 변환되는 소망 RF 신호 역시 주파수 f=0 에서 중심을 갖기 때문이다.
본 발명은 전술한 문제점들의 일부 또는 전부를 해결 또는 적어도 줄이기 위한 것이다.
본 발명은 제 1 및 제 2 믹서를 갖는 곱셈기(multiplier) 회로와, 그리고 제1 및 제 2 믹서를 제어하기 위한 2개의 제 1 제어신호 및 2개의 제 2 제어신호를 발생시키는 발생기를 포함하며, 여기서 제어신호들은 평형신호(balanced signal)로써 위상에서 π/2 시프트되는 4개의 위상으로 제공된다. 그리고, 상기 제어 신호들의 주파수는 믹서 입력 신호의 주파수와 서로 다르다.
본 발명의 일 실시예에 의하면, 곱셈기 회로는 길버트 셀(Gilbert cell) 즉, 교차결합 차동증폭기(cross-coupled differential amplifier)로서, 여기서 모든 트랜지스터는 스위치로서 사용되며, 제어신호 발생수단은 VCO를 포함한다.
본 발명의 다른 실시예에 의하면, 제어신호의 주파수는 믹서 입력신호 주파수의 절반이다.
본 발명의 또 다른 실시예에 의하면, 제 1 믹서는 1개 쌍의 전계효과 트랜지스터를 포함하며, 제 2 믹서는 2개 쌍의 전계효과 트랜지스터를 포함한다.
본 발명은 또한 I/Q 직각위상 변조용(quadrature phase modulation) 고조파 믹서를 제공하는 것으로, 이 고조파 믹서는 동위상(I) 성분(inphase(I) components)을 발생하기 위한 제 1 및 제 2 믹서를 갖는 제 1 곱셈기 회로와, 직각(Q) 성분(quadrature(Q) components)을 발생하기 위한 제 3 및 제 4 믹서를 포함하는 제 2 곱셈기 회로와, 그리고 상기 제 1 및 제 2 믹서를 제어하기 위한 2개의 제 1 제어신호 및 2개의 제 2 제어신호와 상기 제 3 및 제 4 믹서를 제어하기 위한 2개의 제 3 제어신호 및 2개의 제 4 제어신호를 발생하기 위한 발생기를 포함하며, 상기 제 1, 제 2, 제 3 및 제 4 제어 신호들은 평형 신호들이며, 상기 제 1 및 제 2 제어신호들 간에 π/2 위상 시프트가 제공되고, 상기 제3 및 제4 제어신호들 간에 π/2 위상 시프트가 제공되며, 상기 제 1 및 제 2 제어신호들 간에 그리고 제 3 및 제 4 제어신호들 간에 π/4 위상 시프트가 제공되며, 그리고 상기 제어신호들의 주파수는 믹서 입력신호 주파수의 절반이다.
본 발명의 일 실시예에 의하면, 상기 제 1 및 제 2 곱셈기 회로는 길버트 셀을 포함하여 이루어지며(상기 길버트 셀은 복수의 트랜지스터들을 구비하며 모든 트랜지스터들은 스위치들로서 사용됨), 상기 제어신호 발생기는 전압제어발진기(VCO)와 필터 뱅크(filter bank)를 포함한다.
본 발명의 다른 실시예에 의하면, 상기 제어 신호들의 주파수는 믹서 입력 신호 주파수의 절반이다.
본 발명의 또 다른 실시예에 의하면, 상기 제 1 및 제 3 믹서는 1개 쌍의 전계효과 트랜지스터를 포함하며, 상기 제 2 및 제 4 믹서는 2개 쌍의 전계효과 트랜지스터를 포함한다.
본 발명의 또 다른 실시예에 의하면, 필터뱅크는 8개의 제어신호를 발생시키기 위해 2개의 다상필터(polyphase filter)와 초기의 π/4 위상 시프터(phase shifter)를 포함하며, 상기 π/4 위상 시프터는 π/4 시프트되는 2개의 차동 신호(differential signal)들을 제공하는 2개의 전대역 통과 필터(all-pass filter)를 갖는다.
본 발명의 수신기는 수신된 RF 신호의 절반 주파수에서 동작하는 VCO 발진기를 사용한다. 비록, 상기 제어신호들은 VCO에 의해 발생되는 것이 바람직하지만, 본 발명은 VCO를 포함하는 토폴로지만으로 국한되지 않는다. 이들 제어신호는 또한 공지된 다른 장치에 의해 발생될 수도 있다. VCO는 동일 주파수를 갖는 2개의 평형신호들을 발생시키며, 이 신호들은 90도 위상 시프트된다. 본 발명에 의하면, 이들 2개 신호는 본질적으로 서로 곱해짐으로써, 그에 의해 평형신호 주파수의 2배의 스펙트럼 성분이 생성된다. 이 성분은 소망신호를 소망 주파수 범위로 변환하는데 사용될 수 있다. 이러한 범용적인 방식 때문에, 본 발명의 원리는 광범위한 믹서용으로 예컨데, 직접 변환 수신기 또는 직접 변환 송신기용 믹서로써 사용될 수 있다.
기본적으로, 하기의 수학식이 사용된다. 2개의 신호들, uVCO1= u1cosω1t 와
uVCO2= u2cosω1t +
Figure 112007033942440-pct00001
를 생각해 보자. 이 신호들 uVCO2 및 uVCO1 은
Figure 112007033942440-pct00002
각도만큼 시프트된다. 만일, 2개의 신호가 곱해지면, 다음 신호 uMIX = GMIX ㆍuVCO1 ㆍ uVCO2 가 유도될 수 있다. 여기서 GMIX는 증폭인자(amplification factor)이다.
Figure 112004000532143-pct00003
식 1로부터 볼 수 있는 바와 같이, 2개의 VCO 신호들 간에
Figure 112007033942440-pct00004
= 90도의 위상 시프트 때문에, DC 성분은 상쇄된다. 이 때문에 회로 설계를 간단히 할 수 있다.
실제로 유사한 곱셈기를 사용하면, 정현 신호의 사용이 허용되므로 하기 식의 실행에 의해 동위상(I) 신호 및 직각 위상(Q) 신호들을 직접 구할 수 있다.
Figure 112004000532143-pct00005
이들 2개의 관계식의 의존성은 신호들의 복합 행위(complex behavior)의 장점을 취하는 디지털 변조 방식을 위한 현대의 송수신기 아키텍쳐에서 요구되고 있다. 그러나, 이러한 유사한 구현은, 본 발명에서 사용되는 바와 같은 스위칭 구현에 비해 거의 사용되지 않고 있는데, 이는 나쁜 잡음 성능 때문이다.
본 발명은, 직접 상향 및 직접 하향 변환 아키텍쳐를 위한 믹서 실현에 있어서의 고유한 문제점을 해결하는바, 기타 다른 어떠한 구현도 선형성 및 LO 신호들의 억제에 관해서 이와 같은 성능을 이끌어내지는 못한다. 또한, 시스템 아키텍쳐의 관점에서, 전력 증폭기로부터 나오는 신호와 관련되어 VCO 신호들의 견실함(hardness)이 상당히 개선된다.
이하 첨부 도면을 참조로한 하기 설명으로부터 본 발명을 이해할 수 있을 것이다. 여기서 동일 참조번호는 동일 요소를 나타낸다.
도 1은 본 발명에 의한 믹서의 회로도;
도 2는 제1 및 제2 스위칭 수단에 인가되는 제어 전압들을 나타내는 도면;
도 3은 믹서의 도전 특성을 나타내는 도면;
도 4는 본 발명에 의한 믹서의 I/Q 직각 위상 구현 회로도;
도 5는 각각 45도 위상 시프트되는 제어신호들을 제공하기 위한 본 발명에 의한 필터뱅크의 회로도;
도 6은 본 발명에 의한 초기 45도 위상 시프트를 제공하기 위한 2개의 전대역 통과 필터의 회로도;
도 7은 본 발명에 의한 서로에 대해 90도 시프트되는 4개 신호를 제공하는 다상 필터의 회로도;
도 8은 필터뱅크 출력신호들의 위상 구성도;
도 9는 본 발명에 의한 1200MHz/1200MHz 주파수 비에 대해 I/Q신호 발생을 갖는 RF 전단부의 블록도.
비록 본 발명에는 여러가지 수정예들 및 변형예들이 있을 수 있지만, 여기서는 특정 실시예를 도면에 일례로서 나타내고 이를 상세히 설명한다. 그러나 그 특정 실시예에 관한 설명은 본 발명을 그러한 특정 형태로 제한하고자 하는 것이 아니고, 첨부된 청구범위에 의해 한정되는 본 발명의 정신과 범위내에 있는 모든 수정, 균등물 및 대안적인 실시예들을 보호하도록 의도된 것임을 이해해야 할 것이다.
이하에 본 발명의 예시적인 실시예를 설명한다. 명료성을 위해, 본 발명의 명세서에는 실제의 구현에 관한 모든 특징들을 기재하지는 않는다. 물론 그러한 실제의 실시예 전개에 있어, 구현마다 변화하는 시스템 관련 및 사업 관련 요건에 부합해야하는 개발자의 특정 목표를 달성하기 위해서는 수많은 구현별로 특정한 결정들이 이루어져야함을 알 수 있을 것이다. 더욱이 그러한 전개 노력은 복잡하고 시간 소비가 많겠지만, 본 발명의 개시의 이득을 갖는 당업자에게는 일상적인 것이 됨을 알 수 있을 것이다.
이제 본 발명을 첨부도면을 참조하여 상세히 설명한다. 비록 반도체장치의 여러 영역들 및 구조가 아주 정밀하고, 섬세한 구성 및 프로파일을 갖는 것으로 도면에 도시되긴 하지만 실제에 있어 이 영역들과 구조물들은 도면에서 나타낸 바와 같이 그렇게 정밀한 것이 아님을 당업자는 이해할 것이다. 그 외에도, 도면에 도시된 여러가지 피쳐(feature)들 및 도우핑 영역들의 상대적인 사이즈는 제조된 디바이스상의 피쳐들 및 영역들의 사이즈에 비해 확대 또는 축소될 수도 있다. 그럼에도 불구하고 본 발명의 예시적인 실시예들을 개시 및 설명하기 위해 도면을 첨부한다.
이제 도 1을 참조하면, 본 발명에 따른 직접 변환 믹서의 바람직한 실시예가 도시되어 있다. 도 1에 나타낸 바와 같이, 회로는 스위칭 회로망(10), 제어신호 발생수단(20) 및 2개의 출력 연산증폭기(17,18)를 포함한다. 제어신호 발생수단(20)은 VCO일 수도 있다. 입력신호(19)는 RF 신호이다. 도시된 스위칭 토폴로지는 4개의 제어신호들(21,22,23,24)에 대해 평형 아키텍쳐를 제공하는 길버트 셀이다. 하기에서, 용어 길버트 셀은 모든 트랜지스터들이 스위치로서 사용되는 길버트 셀과 같은 스위칭 토폴로지를 말한다. 도 1에 나타낸 바와 같이, 길버트 셀 믹서는 2개의 전계효과 트랜지스터(FET)(13,16)로 구성되는 제 1 믹싱단 및 4개의 FET들(11,12,14,15)로 구성되는 제 2 믹싱단을 포함한다. 특히, 길버트 셀은 소오스들이 FET(13)에 접속된 2개의 전계효과 트랜지스터(FET)(11,12)와, 소오스들이 FET(16)에 접속된 2개의 FET(14,15)를 포함한다. LO 신호들은 FET들의 모든 게이트에 인가된다. FET(13,16)의 게이트에 인가되는 LO 신호(21,22)는 평형신호이다. 마찬가지로 FET들(11,12,14,15)의 게이트에 인가되는 LO 신호들(23,24)도 평형신호이다. 여기서 신호(23)는 FET들(11,14)의 게이트에 인가되고 또한 신호(24)는 FET들(12,15)의 게이트들에 인가되는 점을 유의해야 한다. 그외에도, 도 1에서 볼 수 있는 바와 같이, 제 1 믹싱단의 FET 게이트들에 인가되는 LO 신호들과 제 2 믹싱단의 FET 게이트에 인가되는 LO 신호들은 90도 위상 시프트된다. 모든 LO 신호들은 주파수를 갖지만, 이 주파수는 입력신호(19)의 주파수의 절반이며, LO 신호들은 90도 위상 시프트된다. FET(14)의 드레인은 FET(11)의 드레인에 접속되며, FET(11)는 출력 증폭기(17)의 양(+)입력에 접속된다. 마찬가지로, FET(12)의 드레인은 FET(15)의 드레인에 접속되며, FET(15)는 출력 증폭기(18)의 음(-)입력에 접속된다. 연산증폭기(17)의 음입력과 연산증폭기(18)의 양입력은 서로 연결되어 접지에 접속된다. 길버트 셀의 출력신호들은 그들의 CMMR(공통모드제거율)에 의해 다른 신호경로에서 RF신호를 억제하는 완전한 차동연산증폭기(17,18)에 의해 검출된다. 비록, FET 을 이용한 구현예가 도시되어 있지만, 사용되고 있는 기술에 따라, 상기 스위치들은 또한 바이폴라 트랜지스터들로 구현될 수도 있다.
이제 도 2를 참조하면, 제 1 및 제 2 스위칭 수단에 인가되는 4개 신호들 중 2개의 신호도가 도시되어 있다. 모든 신호들은 동일 형상(ringing은 사용되는 고조파 평형 시뮬레이터(simulator)에 의해 야기된다)을 갖지만, 90도 위상 시프트된다. 낮은 시간과 높은 시간이 동일하기 때문에, 이 신호들내에는 짝수차 고조파가 없는 것으로 이해된다.
이제 도 3을 참조하면, 믹서출력의 도전(conductance) 특성이 도시되어 있다. 여기서 VCO 신호 주파수의 2배인 스펙트럼 성분이 스펙트럼 특성을 지배한다. 이는 입력되는 RF신호를 반전시키는데 사용될 것이다. 본 발명의 아키텍쳐에서의 본질은, VCO 신호 자체 또는 유도된 2배 주파수 성분들은 물론 입력 RF 신호가, 차동모드에서는 출력에 전혀 나타나지 않는다는 것이다. 본 발명에 의한 회로는 전압 모드에서 동작한다. 그러므로 보다 적은 수의 스위치 트랜지스터들, 저임피던스 RF 소오스 및 연산증폭기의 고입력 임피던스가 요구된다. 전류모드에서, 보다 많은 수의 스위치들, 더 높은 임피던스 RF 소오스 및 연산증폭기의 저입력 임피던스가 요구된다.
현대의 송수신기 아키텍쳐는 복잡한 신호처리를 요한다. 그러므로 동위상 성분(I) 및 직각 위상 성분(Q)에 대한 신호경로가 구비되야 한다. 그러므로 제 1 신호에 상대적으로 45도 위상 시프트된 또 다른 4개의 신호들이 구비되야 한다. 이와 같은 45도 위상 시프트는 현재의 수신기 구현에서 2개의 경로들 간에 90도 위상 시프트를 야기하므로, 그 아키텍쳐의 요건이 충족된다.
도 4는 그러한 I/Q 직각 위상이 구현된 믹서 회로도를 나타낸다. 이 I/Q 경로는 I 신호들(40,41)를 제공하는 제 1 길버트 셀 회로(10), Q 신호들(42,43)을 제공하는 제 2 길버트 셀 회로(30), 4개의 출력 연산증폭기(17,18,31,32) 및 제어신호(20)의 발생수단을 포함한다. 길버트 셀 회로들(10,30)은 도 1의 길버트 셀 회로와 등가이다. 그러므로 그에 대한 설명은 대응 설명을 참조하면 된다. 제어신호들(20)의 발생수단은 VCO 및 바람직하게는 필터뱅크를 포함할 수도 있다. 그들은 제 1 길버트 셀 믹서에 대해 4개의 제어신호들(21,22,23,24) 및 제 2 길버트 셀 믹서에 대해 4개의 제어신호들(25,26,27,28)을 제공한다. 이 신호들(21,22,23,24; 25,26,27,28)은 각각 평형된다. 그러므로 제 1 길버트 셀에 대해 90도 위상 시프트된 4개의 제어신호들과 제 2 길버트 셀에 대해 90도 위상 시프트된 4개의 제어신호들이 제공된다. 그 외에도 제 2 길버트 셀의 제어신호들은 제 1 길버트 셀의 제어신호들에 관하여 45도 위상 시프트된다. 모든 제어신호들은 동일 주파수를 갖지만, 제어신호와 VCO 동작 주파수는 입력신호들의 주파수의 절반이 바람직하다. 연산증폭기(17,18)는 I + 17 및 I - 18 신호들을 제공하며, 연산증폭기(31,32)는 Q + 31 및 Q - 32 신호들을 제공한다. 비록 FET가 도 4에 도시되어 있지만, 그 스위치들은 바이폴라 기술로도 구현될 수 있다.
8개의 상이한 제어신호들은, 전대역 통과 필터들 및 90도 다상 필터들이 전개한(deploying) 필터뱅크에 의해 제공될 수도 있다. 그러나 다른 구현도 가능하다.
도 5에는 본 발명에 의한 필터뱅크 구현예(50)가 도시되어 있다. 여기서 초기 신호들이 45도 위상 시프트된 2개의 차동신호들을 제공하는 45도 위상 시프터(60)에 인가된다. 그 후 90도 다중 위상 시프터(70)가 소망하는 8개의 신호들을 생성한다.
이제 도 6을 참조하면, 45도 위상 시프터(60)의 가능한 구조중 하나가 도시되어 있다. 이 위상 시프터(60)는 출력신호들 간에 45도 위상차가 이루어지도록 디튜닝(detuning)되는 2개의 전대역 통과 필터를 포함한다. 입력단자들은 참조번호들(71,72)로 나타내며, 출력단자들은 참조번호들(85,86,87,88)로 나타낸다.
도 6 및 7에 도시된 회로들내의 저항들과 캐패시터들에 대한 특정 값은 소망하는 타겟 동작 주파수의 함수로서 선택될 것이다. 소망 동작 주파수에 대한 저항들과 캐패시터들의 적당한 값을 당업자는 쉽게 선택할 수 있을 것이다. 예컨데, 도 6 및 7의 회로의 한 예시적인 실시예에 의하면, 1.2GHz의 목표 동작 주파수에 대해, 하기 값이 사용될 수도 있다.
저항들 73A,74A,75A,76A = 0.6 e3 Ω(ohm)
저항들 85A,86A,87A,88A = 1.0 e3 Ω
캐패시터들 73B,74B = 126 e-15 F(farad)
캐패시터들 75B,76B = 4.0 e-15 F
캐패시터들 85B,86B,87B.88B = 130 e-15 F
이제 도 8을 참조하면, 45도 위상 시프트 및 적당한 진폭 평형을 갖는 8개의 필터뱅크 출력신호들의 위상 구성을 나타낸다.
이제 도 9를 참조하면, 본 발명에 따른 1200MHz/1200MHz 주파수 비율에 대한 I/Q 신호발생을 갖는 RF 전단부(front-end) 구현예의 블록도가 도시되어 있다. RF 전단부는 수신부, 송신부 및 제어신호 발생부를 포함한다. 수신부는 2400MHz 신호를 수신하는 수신기 입력 Rx, Rx 버퍼, 4개의 스위칭 수단(51,52,53,54) 및 I 신호들 및 Q 신호들을 제공하는 수신기 출력들을 포함한다. 스위칭 수단 제어신호들의 각 위상 시프트는 도 9에 나타낸다. 제어신호 발생수단은 필터뱅크(50)를 갖는다. 2개의 평형된 1200MHz VCO 신호들은 그 필터뱅크에 입력된다. 송신부는 2400MHz 신호를 송신하는 송신기 출력(Tx), Tx 버퍼, 4개의 스위칭 수단(55,56,57,58) 및 I 데이터 및 Q 데이터를 수신하는 송신기 입력들을 포함한다.
위에서 설명된 특정 실시예들은 오직 설명을 위한 것이며, 본 발명의 개시의 이득을 갖는 당업자이면 여러 다른 그러나 균등한 방식으로 수정 및 변경된 실시예들을 구현할 수 있을 것이다. 예컨데, 상술한 공정 단계들은 상이한 순서로 실시될 수도 있다. 또한 본 발명의 범위는 여기에 설명된 구성이나 디자인에만 국한 되지 않고 첨부된 청구범위에 의해서만 한정된다. 그러므로 상술한 특정 실시예들은 변경될 수 있으며, 그러한 변경들은 본 발명의 범위와 정신내에서 고려될 수 있음은 당연한 것이다. 따라서 여기서 보호하고자 하는 것을 청구범위에 기술한다.

Claims (12)

  1. 고조파 믹서에 있어서,
    제 1 믹서 및 제 2 믹서를 포함하는 곱셈기 회로와; 그리고
    상기 제 1 믹서를 제어하기 위한 2개의 제 1 제어신호들과 상기 제 2 믹서를 제어하기 위한 2개의 제 2 제어신호들을 발생하기 위한 발생기를 포함하여 이루어지며,
    상기 2개의 제 1 제어신호들 및 2개의 제 2 제어신호들은 평형신호들이며, π/2 위상 시프트되는 4개 위상으로 제공되며, 그리고
    상기 제어신호들은 믹서 입력신호의 주파수와 상이한 주파수를 갖는 것을 특징으로 하는 고조파 믹서.
  2. 제 1 항에 있어서,
    상기 곱셈기 회로는 복수의 트랜지스터들을 갖는 길버트 셀이며, 상기 모든 트랜지스터들은 스위치들로서 사용되는 것을 특징으로 하는 고조파 믹서.
  3. 제 1 항에 있어서,
    상기 발생기는 전압제어발진기를 포함하여 이루어진 것을 특징으로 하는 고조파 믹서.
  4. 제 1 항에 있어서,
    상기 제어신호들의 주파수는 믹서 입력신호의 주파수의 절반인 것을 특징으로 하는 고조파 믹서.
  5. 제 1 항에 있어서,
    상기 제 1 믹서는 1개 쌍의 전계효과 트랜지스터들을 가지며, 상기 제 2 믹서는 2개 쌍의 전계효과 트랜지스터들을 갖는 것을 특징으로 하는 고조파 믹서.
  6. I/Q 직각 위상 변조용 고조파 직접 변환 믹서에 있어서,
    동위상(I) 성분들을 발생하기 위해 제 1 믹서와 제 2 믹서를 포함하여 이루어진 제 1 곱셈기 회로와;
    직각 위상(Q) 성분들을 발생하기 위해 제 3 믹서와 제 4 믹서를 포함하는 제 2 곱셈기 회로와; 그리고
    상기 제 1 믹서를 제어하기 위한 2개의 제 1 제어신호들, 상기 제 2 믹서를 제어하기 위한 2개의 제 2 제어신호들, 상기 제 3 믹서를 제어하기 위한 2개의 제 3 제어신호들 및 제 4 믹서를 제어하기 위한 2개의 제 4 제어신호들을 생성하는 발생기를 포함하여 이루어지며,
    상기 2개의 제 1 제어신호들, 2개의 제 2 제어신호들, 2개의 제 3 제어신호들 및 2개의 제 4 제어신호들은 평형신호들이며,
    상기 2개의 제 1 제어신호들 및 2개의 제 2 제어신호들 간에 π/2 위상 시프트가 제공되며,
    상기 2개의 제 3 제어신호들 및 2개의 제 4 제어신호들 간에 π/2 위상 시프트가 제공되며,
    상기 2개의 제 1 제어신호들 및 2개의 제 2 제어신호들과 상기 2개의 제 3 제어신호들 및 2개의 제 4 제어신호들 사이에는 π/4 위상 시프트가 제공되며, 그리고
    상기 제어신호들은 믹서 입력신호의 주파수와 상이한 주파수를 갖는 것을 특징으로 하는 고조파 직접 변환 믹서.
  7. 제 6 항에 있어서,
    상기 제 1 곱셈기 회로 및 제 2 곱셈기 회로 각각은 복수의 트랜지스터들을 갖는 길버트 셀을 포함하여 이루어지며, 모든 상기 트랜지스터들은 스위치들로서 사용되는 것을 특징으로 하는 고조파 직접 변환 믹서.
  8. 제 6 항에 있어서,
    상기 발생기는 전압제어발진기 및 필터 뱅크를 포함하여 이루어진 것을 특징으로 하는 고조파 직접 변환 믹서.
  9. 제 6 항에 있어서,
    상기 제어신호들의 주파수는 믹서 입력신호의 주파수의 절반인 것을 특징으로 하는 고조파 직접 변환 믹서.
  10. 제 6 항에 있어서,
    상기 제 1 및 제 3 믹서는 각각 1개 쌍의 전계효과 트랜지스터들을 포함하여 이루어지며, 상기 제 2 및 제 4 믹서는 각각 2개 쌍의 전계효과 트랜지스터들을 포함하여 이루어지는 것을 특징으로 하는 고조파 직접 변환 믹서.
  11. 제 8 항에 있어서,
    상기 필터뱅크는
    초기 π/4 위상 시프터와; 그리고
    상기 8개의 제어신호들을 발생하기 위한 제 1 및 제 2 다상 필터를 포함하여 이루어진 것을 특징으로 하는 고조파 직접 변환 믹서.
  12. 제 11 항에 있어서,
    상기 π/4 위상 시프터는, π/4 시프트되는 제 1 및 제 2 차동 신호들을 제공하는 제 1 및 제 2 전대역 통과 필터들을 갖는 것을 특징으로 하는 고조파 직접 변환 믹서.
KR1020047000222A 2001-07-13 2002-07-03 고조파 믹서 KR100836950B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/904,751 US7085548B1 (en) 2001-07-13 2001-07-13 Harmonic mixer
US09/904,751 2001-07-13
PCT/US2002/021261 WO2003007470A2 (en) 2001-07-13 2002-07-03 Harmonic mixer

Publications (2)

Publication Number Publication Date
KR20040014661A KR20040014661A (ko) 2004-02-14
KR100836950B1 true KR100836950B1 (ko) 2008-06-11

Family

ID=25419711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047000222A KR100836950B1 (ko) 2001-07-13 2002-07-03 고조파 믹서

Country Status (9)

Country Link
US (1) US7085548B1 (ko)
EP (1) EP1425845B1 (ko)
JP (1) JP4478451B2 (ko)
KR (1) KR100836950B1 (ko)
CN (1) CN100413211C (ko)
AU (1) AU2002346068A1 (ko)
DE (1) DE60208213T2 (ko)
TW (1) TWI269521B (ko)
WO (1) WO2003007470A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7340233B2 (en) * 2004-03-29 2008-03-04 Intel Corporation Integrated circuit and methods for third sub harmonic up conversion and down conversion of signals
US7949072B2 (en) * 2005-10-11 2011-05-24 St-Ericsson Sa Local oscillator with injection pulling suppression and spurious products filtering
KR100652809B1 (ko) * 2005-11-03 2006-12-04 삼성전자주식회사 가변 저항 및 가변 용량을 이용한 광대역 다상 필터
US7792215B2 (en) * 2006-04-14 2010-09-07 Korea Advanced Institute Of Science And Technology (Kaist) Direct-conversion receiver and sub-harmonic frequency mixer thereof
EP2206235A2 (en) * 2007-10-29 2010-07-14 Nxp B.V. Passive harmonic-rejection mixer
US8072255B2 (en) * 2008-01-07 2011-12-06 Qualcomm Incorporated Quadrature radio frequency mixer with low noise and low conversion loss
US8099070B2 (en) * 2008-04-23 2012-01-17 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer and four phase clocking method and apparatus
US8433277B2 (en) * 2008-04-23 2013-04-30 Telefonaktiebolaget Lm Ericsson (Publ) Passive mixer and four-phase clocking method and apparatus
US7945230B2 (en) * 2008-05-09 2011-05-17 Telefonaktiebolaget Lm Ericsson (Publ) Time-multiplexed common mode feedback for passive quadrature RF mixers
EP2146427A1 (en) * 2008-07-07 2010-01-20 Nxp B.V. Digital modulator
WO2011069209A1 (en) 2009-12-11 2011-06-16 National Ict Australia Limited A switching gates mixer
US8401512B2 (en) 2010-04-08 2013-03-19 Viasat, Inc. Compact high linearity MMIC based FET resistive mixer
WO2015028432A1 (en) * 2013-08-26 2015-03-05 Carl Bryant Quadtrature passive mixer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303417A (en) 1990-08-08 1994-04-12 Plessey Semiconductors Ltd. Mixer for direct conversion receiver

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2192104A (en) 1986-06-27 1987-12-31 Philips Electronic Associated Superheterodyne radio receiver
IT1233437B (it) * 1987-12-24 1992-03-31 Gte Telecom Spa Perfezionamento a un convertitore armonico di frequenza a soppressione di immagine operante nel campo delle microonde.
US5465415A (en) * 1992-08-06 1995-11-07 National Semiconductor Corporation Even order term mixer
US5448772A (en) 1994-08-29 1995-09-05 Motorola, Inc. Stacked double balanced mixer circuit
WO1996021270A1 (en) * 1994-12-30 1996-07-11 Philips Electronics N.V. Circuit and method for generating accurate quadrature signals
JP3252639B2 (ja) * 1995-03-03 2002-02-04 三菱電機株式会社 検波器及び受信装置並びに送信装置
US5999804A (en) 1997-03-20 1999-12-07 National Semiconductor Corporation Low noise quadrature mixer circuit
US5847623A (en) 1997-09-08 1998-12-08 Ericsson Inc. Low noise Gilbert Multiplier Cells and quadrature modulators
US6144846A (en) 1997-12-31 2000-11-07 Motorola, Inc. Frequency translation circuit and method of translating
US6370372B1 (en) * 2000-09-25 2002-04-09 Conexant Systems, Inc. Subharmonic mixer circuit and method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303417A (en) 1990-08-08 1994-04-12 Plessey Semiconductors Ltd. Mixer for direct conversion receiver

Also Published As

Publication number Publication date
WO2003007470A3 (en) 2003-06-19
DE60208213T2 (de) 2006-06-29
CN100413211C (zh) 2008-08-20
CN1572054A (zh) 2005-01-26
TWI269521B (en) 2006-12-21
AU2002346068A1 (en) 2003-01-29
WO2003007470A8 (en) 2005-05-26
JP2004535723A (ja) 2004-11-25
EP1425845B1 (en) 2005-12-21
JP4478451B2 (ja) 2010-06-09
KR20040014661A (ko) 2004-02-14
EP1425845A2 (en) 2004-06-09
US7085548B1 (en) 2006-08-01
DE60208213D1 (de) 2006-01-26
WO2003007470A2 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
KR100314798B1 (ko) 집적화된이미지제거믹서
EP0877476B1 (en) Down conversion mixer
KR100539978B1 (ko) 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법
US6560449B1 (en) Image-rejection I/Q demodulators
CN100431261C (zh) 具有多个本地振荡器的改进的混频器和基于其的系统
CN101517904B (zh) 谐波抑制混频器
JP3666686B2 (ja) 時分割ミクサ回路
US20040259519A1 (en) Passive harmonic switch mixer
KR100836950B1 (ko) 고조파 믹서
WO2009003101A2 (en) Passive mixer and high q rf filter using a passive mixer
EP2587679B1 (en) Rf receiver with voltage sampling
US8797111B2 (en) Poly-phase filter, and a single-side band mixer including the same
WO2008000908A1 (en) Multi-function passive frequency mixer
CN101507102A (zh) 多功能无源混频器
US7454185B2 (en) Wideband I/Q signal generation device
US8121577B1 (en) Controllable input impedance radio frequency mixer
US7627303B2 (en) Signal downconverter
JP2007306573A (ja) 周波数アップコンバータ及び周波数ダウンコンバータ
US20040132423A1 (en) Mixer and frequency conversion apparatus for improving phase-mismatching
EP1698048A2 (en) Mixer with feedback
EP1573897B1 (en) Three-phase mixer-systems
KR100994581B1 (ko) 다이렉트 다운컨버전 수신기
US6970687B1 (en) Mixer
US7123070B2 (en) High frequency gain amplifier with phase compensation circuit
JP4245342B2 (ja) ミクサ、受信装置及び送信装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee