JP3666686B2 - 時分割ミクサ回路 - Google Patents
時分割ミクサ回路 Download PDFInfo
- Publication number
- JP3666686B2 JP3666686B2 JP25126295A JP25126295A JP3666686B2 JP 3666686 B2 JP3666686 B2 JP 3666686B2 JP 25126295 A JP25126295 A JP 25126295A JP 25126295 A JP25126295 A JP 25126295A JP 3666686 B2 JP3666686 B2 JP 3666686B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- mixer
- phase
- output
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/18—Modifications of frequency-changers for eliminating image frequencies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
- H03B2200/006—Functional aspects of oscillators
- H03B2200/0064—Pulse width, duty cycle or on/off ratio
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0017—Intermediate frequency filter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/005—Analog to digital conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
- H03D2200/0078—Mixing using a switched phase shifter or delay line
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0082—Quadrature arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
Description
【発明の属する技術分野】
本発明は、一般に、無線通信に関するものであり、とりわけ、時分割ミクサ及び局部発振器を利用して、RF信号の搬送周波数を変調し、復調し、変更する無線回路構成に関するものである。
【0002】
【従来の技術】
スーパヘテロダイン無線受信機は、入力信号の変調(振幅、位相または周波数変調)を維持したまま、入力信号の搬送周波数を中間周波数に変換する。こうする理由は、無線受信機は、ある搬送周波数範囲にわたって入力信号を受信して、増幅することが可能でなければならないためである。しかし、ある周波数範囲にわたって増幅しなければならない増幅器よりも、周波数を固定した増幅器から得られる利得の方が大きくなる可能性がある。入力信号の搬送波を固定中間周波数に変換すると、増幅段は、1つの周波数だけに作用することができるので、各増幅段毎に、別様の場合より大きい利得が得られることになる。こうした各増幅段は、受信機の中間周波数を中心とする規定の帯域幅内の周波数を有する信号を増幅する帯域増幅器であり、他の信号は阻止される。
【0003】
家庭で用いられる種類の通常のAMまたはFM受信機は、一般に、中間周波数が1つだけであり、少数の中間周波数(「IF」)増幅段を備えている。しかし、マイクロ波スペクトル以上で動作する受信機は、それぞれ、異なる中間周波数で動作する、いくつかのIF増幅段を備えることができる。これは、こうした受信機の全利得が、105 もの大きさになる可能性があるためである。こうした大きい利得を得るには、いくつかの利得の大きい増幅段を利用しなければならない。各増幅段毎に異なる周波数で動作すると、1つの増幅段からもう1つの増幅段への寄生フィードバックによって増幅器が不安定になる恐れが低下する。
【0004】
以上から明らかなように、スーパヘテロダイン受信機は、入力信号の周波数をIF増幅器にとって適正な周波数に変換する周波数変換器を必要とする。受信機が、異なる周波数で動作するいくつかのIF増幅器を備えている場合、受信機に用いられる異なる中間周波数のそれぞれに1つの割合で、いくつかの周波数変換器が必要になる。
【0005】
周波数変換器には、2つの構成要素、すなわち、局部発振器とミクサが設けられている。局部発振器は、所望の入力信号の周波数(fD )とは異なる周波数(fLO)の信号を発生する。ミクサは、所望の入力信号と局部発振器の信号を組み合わせて、2つの新しい信号、すなわち、所望の入力信号の周波数と局部発振器の信号の周波数との和に等しい周波数の信号(fSUM ):
fSUM =fD +fLO (1)
及び、所望の入力信号の周波数と局部発振器の信号の周波数との差に等しい周波数の信号(fDIFF):
fDIFF=fD −fLO (2)
を送り出す。
【0006】
一般に、ユーザは、所望の入力信号周波数より低い局部発振器の周波数を調整して、局部発振器信号と所望の入力信号を混合した場合、ミクサからIF増幅器の周波数(fIF)に等しい周波数の差信号が発生する。fDIFFにfIFを代入し、式(2)を整理すると、次のようになる:
fD =fLO+fIF (3)
【0007】
受信機の入力に他の信号が生じると、やはり、局部発振器の信号と混合されて、和信号及び差信号が送り出されるが、一般に、これらの和信号及び差信号の周波数は、fIFと同じではなく、従って、差信号は、IF増幅器によって阻止される。従って、局部発振器の信号の周波数fLOと中間周波数fIFの和に等しい周波数fD を有する入力周波数だけが、適正な中間周波数に変換され、IF増幅器によって増幅される。
【0008】
家庭でのラジオ受信機の場合、同調制御によって、局部発振器の同調が行われる。ダイアルは、所望の局の周波数を表示するが、実際には、同調制御によって、局部発振器の周波数が所望の周波数と受信機のIFとの差に等しくなるようにセットされる。これが、所望のラジオ局の選択方法である。他の種類の受信機の場合には、他の手段を利用して、局部発振器の周波数を同調させることが可能である。
【0009】
所望の信号以外の大部分の入力信号は、阻止されるが、ある所望されていない信号が通過する可能性がある。これは、上述のように、ミクサが、和の周波数と差の周波数の両方を発生するためである。式(3)が、fLOとfIFの和に等しい周波数の入力信号が、IF増幅器によって受容されることを示しているのとちょうど同じように、式(1)は、fLOとfIFの差に等しい周波数の所望されていない入力信号が、やはり、受信機IFに変換されて、IF増幅器に受容されることを表している。この所望されていないfU は、「イメージ」信号と呼ばれる。
fU =fLO−fIF (4)
式(3)から式(4)を引くと、所望の周波数と所望されていない周波数の差が、2fIFであることが分かる。大部分の受信機は、ミクサの前段の帯域フィルタによって、こうしたイメージ周波数を阻止することが可能である。こうしたフィルタは、所望されていないイメージ周波数がミクサに入るのを阻止する。従って、所望されないイメージ信号は、ミクサに達する前に、帯域フィルタによって減衰済みのため、ミクサは所望の信号だけに処理を加えることになる。
【0010】
イメージ領域の入力帯域フィルタ法は、家庭で一般に見受けられるAM、FM及びテレビジョン受信機のような受信機には十分である。この方法によれば、所望のミクサ入力周波数が固定され、既に比較的低いので、複数の中間周波数を有する受信機の第2の、すなわち、もう1つの周波数変換段においても、満足のゆく結果が得られる。しかし、スペクトルのマイクロ波部分またはそれを超える入力周波数範囲にわたって同調可能な、受信機の第1の周波数変換回路では、状況が異なることになる。
【0011】
例えば、902MHzと928MHzの間の所望の入力周波数範囲を有する工業、化学、または、医療周波数帯域の1つといった周波数帯域において動作するように設計された、受信機の周波数変換回路について考察する。適度に安価な固定入力帯域フィルタを利用して、所望されていないイメージ信号をスクリーニングで排除することが望ましい。しかし、こうしたフィルタによって、所望されていないイメージ信号からこの範囲内の周波数を有する所望の入力信号を分離するためには、2つの範囲の限界間に少なくとも100MHzの保護帯域を設けなければならない。これには、少なくとも63MHzのfIFが必要になる。
【0012】
モノリシック・ラジオ受信機(単一の集積回路基板上に製作された受信機)の場合、全ての中間周波数を10MHz未満に制限するのが有利である。これは、モノリシック設計において、これより高い周波数で動作するIF増幅器を製造する実際的な方法がないためである。10MHzを超える周波数に同調可能なインダクタ・コンデンサ同調IF増幅器は、低損失のオン・チップ・インダクタが入手できないので、製造が困難である。インダクタ・コンデンサ同調IF増幅器の代替案が、アクティブ・フィルタである。しかし、10MHzを超える周波数で働くアクティブ・フィルタは、比較的大量の電力を要求し、このため、フィルタ及び受信機の残りの部分を単一チップ上に取り付けるのは実際的ではない。フィルタを受信機チップから離して配置する場合には、受信機をフィルタに接続するため、受信機チップに余分なポートを設けなければならないし、こうしたポートに伴う余分な寄生容量を駆動するため、さらに多くの電力を要することになる。従って、モノリシック受信機を設計する唯一の実用的な方法は、受信機のfIFを10MHz以下に制限することであった。
【0013】
前述のように、900MHzの範囲内で信号を受信することを意図した受信機は、入力帯域フィルタによって、イメージ周波数を阻止すべき場合には、少なくとも63MHzのfIFを必要とする。しかし、単一基板上において、fIFが10MHzを超える実用的な受信機を製作することはできない。従って、900MHzの受信機を単一基板上に製作するには、イメージ周波数を阻止する他の何らかの方法を見つけ出さなければならない。
【0014】
ミクサの前段に固定帯域フィルタを用いることなく、イメージ信号を阻止する能力を備えた一種の周波数変換器が、図18に示されている。この先行技術によるシステムの場合、2つの整合のとれたミクサ11及び13が、入力信号によって並列に駆動される。局部発振器15は、第1のミクサ11を直接駆動する。局部発振器は、第1の90゜移相器17を介して第2のミクサ13を駆動する。第1のミクサは、総和回路19に出力を供給する。第2のミクサは、第2の90゜移相器21を介して総和回路に出力を供給する。総和回路の出力は、IF増幅器23の入力になる。IF増幅器は、受信機の中間周波数fIFに同調させられる。
【0015】
第1のミクサは、それぞれの搬送周波数fD 及びfU からfIFに周波数をシフトした、所望の信号と所望されていない信号の両方を総和回路に送る。第2のミクサは、同様の働きをするが、2つの移相器は、第2のミクサによって供給される周波数変換を施したイメージ信号には、180゜の移相を導入する作用をするが、周波数変換を施した所望の信号には影響がない。総和回路において、第1のミクサからのイメージ信号と第2のミクサからの180゜移相したイメージ信号が、互いに相殺し合うことになる。従って、所望の信号だけが、総和回路からIF増幅器に送られる。
【0016】
次に、2つのミクサ及び2つの移相器の働きについて、さらに詳細に述べることにする。所望の入力信号D(t)は、次のように表すことができる:
D(t)=Dsin(ωD t+φD ) (5)
ここで、Dは、所望の入力信号の振幅であり、 ωD は、角周波数であり、φD は、位相である。定義ω=2πfを上記の式(3)に適用すると、
ωD =ωLO+ωIF (6)
となり、(6)を(5)に代入すると、所望の入力信号に関する下記の式が得られる:
D(t)=Dsin((ωLO +ωIF)t+φD ) (7)
同様の推論から、所望されていないイメージ信号U(t)波、下記のように表すことができる:
U(t)=Usin((ωLO+ωIF)t+φU ) (8)
【0017】
位相角φD 及びφU は、任意であり、この論考の残りでは触れないことにする。
【0018】
第1のミクサ11によって、所望の入力信号と、cos(ωLOt)で表すことが可能な局部発振器の信号が組み合わせられると、ミクサ出力信号に下記の成分が生じる:
Dsin{(ωLO+ωIF)t}cos(ωLOt) (9)
三角恒等式sinxcosy=1/2 (sin(x+y)+sin(x−y))を式(9)に適用すると、次のようになる:
1/2 D(sin(2ωLO+ωIF)t+sinωIFt) (10)
式(10)の第1項は、周波数(2ωLO+ωIF)であり、これは、減衰し、IF増幅器によって無視される周波数である。従って、式(10)の第2項が、第1のミクサで混合した後、IF増幅器によって増幅されることになる、所望の信号の唯一の成分である。この第2項は、次のように表される:
1/2 DsinωIFt (11)
同様の推論によって、第1のミクサで混合した後、帯域増幅器によって増幅されることになる、イメージ信号の唯一の成分は、
−1/2 UsinωIFt (12)
【0019】
第2のミクサは、所望の入力信号と移相した局部発振器信号を組み合わせる。移相した局部発振器信号は、sin(ωLOt)として表される。前記と同様の推論により、第2のミクサで混合した後の所望の入力信号には、IF増幅器によって受容される唯一の成分がある:
1/2 DcosωIFt (13)
これは、式(11)に90゜だけ先行する。第2のミクサで混合した後のイメージ信号には、IF増幅器によって受容される唯一の成分がある:
1/2 UcosωIFt (14)
これは、式(12)に90゜だけ先行する。第2の移相器18によって、両方の式(11)及び(12)の位相が90゜だけ遅延し、この結果、所望の信号の残りの成分については、
1/2 DsinωIFt (15)
となり、イメージ信号の残りの成分については、
1/2 UsinωIFt (16)
となる。総和回路において、式(11)、(12)、(15)及び(16)を合計すると、その和は、
DsinωIFt (17)
になる。
【0020】
所望されていないイメージ信号を完全に排除すべき場合には、式(12)及び(16)として上述の、ミクサ11及び13の出力における所望されていないイメージ成分の振幅が、正確に整合しなければならない。この要件は、モノリシック受信機の自動車用途では、所望されていないイメージ信号のパワーが、いわゆる「近・遠」効果のため、所望の信号に比べて60dBほど大きくなる可能性があるので、とりわけクリティカルである。60dBを超えるイメージ信号を阻止する(最悪の場合でも、抑制して、所望の信号より小さくする)には、2つのミクサの利得間の差が0.1%未満になり、ミクサ間の位相エラーが1ミリラジアン未満になる必要がある。これらの公差は、実用的なモノリシック受信機では実現できない。図18に示す種類の最新技術のイメージ阻止周波数変換回路は、集積回路において実現可能な優れた成分整合にもかかわらず、20dBを超える所望されていないイメージ信号の減衰は不可能であった。
【0021】
900MHz以上の範囲の周波数で動作可能な実用的なI−Q変調及び復調回路を構成する試みは、同様の困難に遭遇した。図19に示すI−Q変調回路について検討を加えることにする。この回路は、単一搬送波信号を2つの異なる信号f1 (t)及びf2 (t)によって変調する。第1の信号f1 (t)は、第1のミクサ25の信号入力に加えられ、第2の信号f2 (t)は、第2のミクサ27の信号入力に加え等れる。局部発振器29は、所望の搬送周波数FD の搬送波信号を発生する。この信号は、cosωD tで表され、その2つの入力信号を組み合わせる第1のミクサに加えられて、f1 (t)cosωD tで表される信号が生じる。また、90゜移送器1には、初振器信号も加えられる。sinωD tで表される移送器の出力が、第2のミクサに加えられ、さらに、f2 (t)sinωD tで表される出力が生じる。これら2つのミクサ出力信号は、総和器33において組み合わせられ、下記のように表される最終出力信号F(t)が生じることになる:
F(t)=f1 (t)cosωD t+f2 (t)sinωD t (18)
【0022】
図20には、I−Q変調器が示されている。式(18)の信号F(t)のような信号が、2つのミクサ35及び37の入力に加えられる。局部発振器39は、搬送周波数FD の信号を発生する。前述のように、cosωD tで表されるこの信号が、第1のミクサ35に加えられ、さらに、下記のように表される出力が得られる:
三角恒等式を適用すると、式(19)は、次のようになる:
この出力は、2ω項を減衰させる低域フィルタ41に加えられる。従って、フィルタ出力は、1/2 f1 (t)となり、増幅すると、単なるもとの第1の信号f1 (t)になる。
【0023】
発振器信号は、sinωD tで表される信号を送り出す90゜移送器43にも加えられる。この信号が第2のミクサ37に加えられると、さらに、下記のように表される出力が生じることになる:
三角恒等式を適用すると、式(19)は、次のようになる:
この出力が低域フィルタ45に加えられると、フィルタ43と同様、2ωが減衰する。従って、フィルタ45の出力は、1/2 f2 (t)であり、増幅すると、単なるもとの第2の信号f2 (t)になる。
【0024】
この解説から明らかなように、移相器31(変調器の場合)及び43(復調器の場合)は、それぞれの発振器信号の位相をちょうど90゜シフトして、2つの信号f1 (t)及びf2 (t)の不慮の混合を回避しなければならない。また、変調器のミクサ25及び27の正確な整合、及び、復調器のミクサ35及び37の正確な整合が必要になる。900MHzの範囲内において、これらの制約条件を満たすのは困難である。
【0025】
【発明が解決しようとする課題】
従って、本発明の目的は、とりわけ、900MHz以上の範囲の所望の信号を受信し、所望の信号より60dBほど強力なイメージ信号を阻止することができる、実用的で、実現可能なモノリシック周波数変換回路を提供することにある。本発明のもう1つの目的は、同様の周波数で良好な性能を発揮するI−Q変調器及び復調器を提供することにある。
【0026】
【課題を解決するための手段】
本発明によれば、900MHzまで及びそれを超える範囲の任意の周波数において、周波数変換及びI−Q変調回路要素における精密に整合したミクサを不要にする、時分割ミクサが得られる。本発明の原理を具現化した周波数変換器は、所望の信号より60dBほど強力なイメージ信号を阻止する。
【0027】
簡潔かつより一般的に述べると、本発明による時分割ミクサ回路には、一次入力ポート及び発振器入力ポートを備えるミクサと、初期発振器信号を発生する局部発振器と、スイッチング信号源と、スイッチング信号にによって駆動される交番信号手段が含まれている。交番信号手段は、出力が同相出力信号と直交位相出力信号の間で交番するように、回路に制御を加える。同相出力信号は、初期発振器信号が発振器入力ポートに加えられると、ミクサが、所定の入力信号に応答して発生する出力信号と同じである。直交位相出力信号は、初期発振器信号が、90度移相させてから、発振器入力ポートに加えられると、ミクサが、発生する出力信号と同じである。
【0028】
第1の実施例の場合、入力信号は、ミクサの一次入力ポートに直接加えられ、時分割出力信号は、ミクサの出力ポートから直接送り出される。この実施例の場合、交番信号手段は、初期発振器信号の位相を90゜シフトする移相器と、初期発振器信号と移相した発振器信号をミクサの発振器ポートに交互に結合するスイッチング素子から構成される。
【0029】
他の実施例の場合、交番信号手段は、ミクサのポートの1つと直列をなす刻時インバータから構成される。こうした実施例の場合、刻時インバータは、ミクサの発振器ポートと直列をなし、一次入力は、入力信号を受信し、出力ポートは、出力信号を送り出す。もう1つの実施例では、刻時インバータは、ミクサ出力ポートと直列をなし、さらにもう1つの実施例では、入力信号が、刻時インバータを介して一次入力ポートに加えられる。これらの実施例の全てにおいて、刻時インバータは、第1の実施例におけるスイッチング素子のスイッチング速度の1/2の速度でスイッチされる。
【0030】
上述の時分割ミクサは、同相出力と直交位相出力の間で、高速度でスイッチする出力信号を送り出す。用途によっては、これら2つの出力のデューティ・サイクルを等化するのが望ましい場合もある。スイッチング信号の速度の偶数倍でスイッチするデューティ・サイクル等化器によって、等しい時間期間にわたる同相出力及び直交位相出力が交互に許可されることになる。
【0031】
本発明の原理を具現化したI−Q変調器には、時分割ミクサとI−Qスイッチング素子が含まれる。スイッチング信号によって駆動されるI−Qスイッチング素子は、第1と第2の情報信号を時分割ミクサの入力に交互に結合する。時分割ミクサは、両方の情報信号によって変調されるI−Q信号を発生するため、帯域フィルタリングが施される。
【0032】
本発明によるI−Q復調器には、I−Qスイッチング素子及び時分割ミクサも含まれている。変調器の場合と同様、スイッチング信号によって駆動されるI−Qスイッチング素子は、時分割ミクサの出力を第1と第2の低域フィルタに交互に接続する。これらのフィルタによって、さらに、復調された第1と第2の信号が送り出される。
【0033】
時分割ミクサと出力移相器を組み合わせることによって、所望のRF信号の搬送周波数をシフトし、同時に、所望されていないイメージ信号を阻止する周波数変換器が得られる。出力移相器は、スイッチング信号に応答して、第1の移相と、第1の移相と90度だけ異なる第2の移相によって、時分割出力信号の位相を交互にシフトする。出力移相器には、所望の周波数シフト信号を送り出すフィルタが後続する。
【0034】
実施例の1つでは、出力移相器は、値の異なる、2つのスイッチ可能なコンデンサを備える、抵抗器・コンデンサ(「RC」)・フィルタである。2つのコンデンサ間でスイッチングすることによって、2つの異なる移相が生じることになる。もう1つの実施例の場合、時分割ミクサの出力は、スイッチング信号に応答して、複数の縦続接続低域RCフィルタ、サンプル及びホールド回路、アナログ・デジタル変換器、及び、デジタル移相器に通され、2つの異なる移相を生じることになる。さらにもう1つの実施例では、移相器として第2の時分割ミクサが利用される。
【0035】
本発明の他の態様及び利点については、本発明の原理を例示する添付の図面に関連して示される、以下の詳細な説明から明らかになるであろう。
【0036】
【発明の実施の形態】
例示を目的とした図面に示すように、本発明は、周波数変換器、I−Q変調器、及び、I−Q復調器の中心をなす、新規の時分割ミクサ回路において具現化される。所望の信号より60dBほど強力なイメージ信号を阻止することが可能な、900MHz帯域モノリシック周波数変換器が必要とされてきた。また、同じ周波数帯域で動作可能な、経済的なモノリシックI−Q変調器及び復調器も必要とされてきた。
【0037】
本発明による時分割ミクサ回路には、ミクサ、局部発振器、スイッチング信号源、スイッチング信号によって駆動される交番信号手段が含まれている。交番信号手段は、出力が、同相出力信号と直交位相出力信号の間で迅速に交番するように、回路に制御を加える。実施例の1つでは、交番信号手段は、局部発振器信号の位相をシフトする90゜移相器と、もとの発振器信号と移相した発振器信号をミクサに交互に結合するスイッチング素子から構成される。他の実施例の場合、交番信号手段は、ミクサのポートの1つと直列をなす刻時インバータから構成される。
【0038】
本発明による周波数変換器には、時分割出力信号の位相を90゜ずつ交互にシフトする出力移相器と組み合わせた、時分割ミクサが含まれている。本発明によるI−Q変調器には、時分割ミクサと、第1及び第2の情報信号をミクサの入力に交互に結合するI−Qスイッチング素子が含まれている。同様に、I−Q復調器には、I−Qスイッチング素子と、時分割ミクサが含まれており、スイッチング素子は、時分割ミクサの出力を第1及び第2の低域フィルタに交互に接続し、この結果、復調された第1及び第2の信号が生じることになる。
【0039】
本発明を具現化する回路は、モノリシック構成に簡単に適応することが可能である。時分割ミクサによって、精密に整合したミクサと増幅器が不要になる。刻時インバータを用いることによって、局部発振器信号の位相を精密にシフトすることが不要になる。本発明を具現化する周波数変換器は、所望の信号より60dBほど強力な所望されていないイメージ信号を阻止することが可能である。
【0040】
次に、図面を参照すると、図1には、本発明を具現化した時分割ミクサ回路の概念が示されている。該回路は、入力ポート101において入力信号を受信し、出力ポート103から時分割出力信号を送り出す。該回路には、一次入力ポート107、発振器入力ポート109、及び、出力ポート111が含まれている。局部発振器113は、初期発振器信号を発生する。スイッチング信号源115は、スイッチング信号を発生する。交番信号手段117は、スイッチング信号に応答して、時分割出力信号を同相出力信号と直交位相出力信号の間で交番させる。同相出力信号は、入力信号が一次入力ポートに加えられ、初期発振器信号が発振器入力ポートに加えられると、ミクサ105が送り出す出力信号である。直交位相出力信号は、入力信号が一次入力ポートに加えられ、初期発振器信号が、90度移相させてから、発振器入力ポートに加えられると、ミクサ105が発生する出力信号である。
【0041】
スイッチング信号は、すぐに解説することになるように、外部コンポーネントによっても利用され、このため、スイッチ信号出力ポートから送り出される。
【0042】
図2には、上に概念を示した時分割ミクサ回路の特定の実施例が示されている。本実施例の場合、入力ポート101における入力信号が、ミクサ123の一次入力ポート121に加えられる。出力ポート103の時分割出力信号が、ミクサ123の出力ポート125によって供給される。局部発振器127は、初期発振器信号を発生する。スイッチング信号源129は、スイッチング信号を発生する。交番信号手段131は、移相器133及びスイッチング素子135として実現される。移相器133は、初期発振器信号の位相を90゜シフトして、移相した発振器信号を発生する。スイッチング素子135は、スイッチング信号に応答し、初期発振器信号と移相した発振器信号をミクサ123の発振器ポート137に交互に結合する。
【0043】
スイッチング素子135は、例示のため、機械的スイッチ接点として示されている。しかし、通常は、この実施例及び本書で解説の他の実施例において用いられるのは、機械的スイッチではなく、スイッチング・トランジスタ、または、当該技術の熟練者にとって既知の種類の他の電子スイッチング素子である。
【0044】
移相器133は、発振器127から独立した素子として示されている。実際、正味の効果が、その間の位相差が90゜の2つの局部発振器信号を発生することである限り、例えば、+45゜の移相を導入する移相器、及び、−45゜の移相を導入する移相器のような、2つの移相器を設けることが可能である。
【0045】
2つの局部発振器信号の位相差は、精密に制御しなければならない。用途によっては、この位相差は、1GHzの範囲の局部発振器周波数において、1ミリラジアン内までに制御しなければならない。しかし、この要件は、交番信号手段として刻時インバータを利用することによって回避することが可能である。これによって、2つの局部発振器信号の必要がなくなる。ミクサ・ポートに直列に接続された刻時インバータは、刻時信号による指示に従って入力信号を反転したり、あるいは、反転しなかったりする種類の、同期整流器に似ている。同期整流器の場合、刻時信号は、入力信号と同じ位相及び周波数を備えており、全て、同じ極性の、一連のハーフ・サイクルをなす出力が生じることになる。出力は、直流成分を有しており、この装置が「整流器」と呼ばれる所以である。対照的に、本発明において利用される刻時インバータの場合、刻時信号は、入力信号と同じ位相及び周波数ではなく、従って、出力に直流成分は含まれない。
【0046】
もちろん、初期発振器信号は、例えば、+45゜の第1の移相によって、局部発振器の出力を移相させることによって発生することが可能であり、移相した初期発振器信号は、例えば、−45゜の第2の移相によって、局部発振器の出力を移相させることによって発生することが可能である。発振器の入力ポートに交互に加えられる2つの信号間には、正味90゜の位相差がなければならない。これが、図3に示されている。図3は、交番信号手段131が、わずかに異なる交番信号手段131Aに置き換えられている点を除けば、図2と同様である。手段131Aには、それぞれ、局部発振器127から初期発振器信号を受信する、2つの移相器133A及び134Aが含まれている。移相器133Aは、例えば、+45゜といった第1の量だけ位相をシフトさせ、位相器134Aは、例えば、−45゜といった第2の量だけ位相をシフトさせるが、その間の差が90゜である限り、これらの移相量は、クリティカルではない。スイッチング135Aは、信号源129からのスイッチング信号によって駆動される2つの移相した局部発振器信号間において交番する。
【0047】
刻時インバータを利用する時分割ミクサの実施例の1つが、図4に示されている。入力信号は、ミクサ141の一次入力ポート139に加えられる。発振器143によって供給される初期発振器信号は、ミクサ141の発振器入力ポート145に加えられる。刻時インバータ147は、ミクサ141の出力ポート151に接続されている。スイッチング信号源153は、2:1周波数分配器154及び入力ポート155を介して、刻時インバータ147にスイッチング信号を供給する。時分割出力信号は、刻時インバータの出力ポート157から送り出される。すぐにより詳細に説明することになるように、この実施例の局部発振器の周波数は、図2の実施例における局部発振器の周波数fLOとは、スイッチング周波数fC の1/2だけ異なる。
【0048】
刻時インバータは、出力ポートの代わりに、ミクサの入力ポートの任意のほうと直列に接続することが可能である。これが図5及び6に示されている。図5には、刻時インバータ159が、局部発振器161とミクサ165の発振器入力ポート163の間に接続された実施例が示されている。ポート101における入力信号は、ミクサの一次入力ポート167に加えられ、時分割出力信号が、ミクサの出力ポート169から送り出される。刻時インバータは、2:1周波数分配器172を介して信号源171からスイッチング信号を受信する。
【0049】
図6には、刻時インバータ173が、入力ポート101における入力とミクサ177の一次入力ポート175の間に接続された実施例が示されている。発振器179によって生じる初期発振器信号は、ミクサ177の発振器入力ポート181に加えられ、時分割出力信号は、ミクサの出力ポート183から送り出される。刻時インバータは、2:1周波数分配器186を介して信号源185からスイッチング信号を受信する。
【0050】
発振器161及び179の周波数は、発振器143の周波数と同様、スイッチング周波数fC の1/2だけ、周波数fLOから異なっている。
【0051】
刻時インバータを利用することによって、局部発振器信号の精密な移相が不要になるだけでなく、もう1つの利点も得られる。局部発振器から漏れてミクサ入力に戻るパワーは、低い第1の中間周波数の場合でさえ、所望の入力周波数の範囲とは全く異なる周波数である。従って、こうしたパワーの漏洩が、回路の所望の動作、または、近くにある他の同様の受信機を妨害する恐れはない。
【0052】
解説の実施例は、それぞれ、同相信号と直交位相信号の間で迅速にスイッチする出力信号を発生する。これらの信号の一方が、他方より各スイッチング・サイクルの幾分長めの部分において生じることになる可能性がある。用途によっては、これは、望ましくない。図7には、この問題を補正するため、デューティ・サイクル等化器が設けられた時分割回路の概念が示されている。この図は、図1に示すものと同様であり、便宜上、両方の図面において同様のコンポーネントには、同じ参照番号が付けられており、これ以上の解説は行わない。
【0053】
デューティ・サイクル等化器には、スイッチング信号の周波数の偶数倍の周波数を有するデューティ・サイクル制御信号を発生するデューティ・サイクル信号源187と、デューティ・サイクル制御信号に応答して、等しい時間期間にわたって、同相出力信号及び直交位相出力信号を交互に許可するデューティ・サイクル回路素子189が含まれている。デューティ・サイクル制御信号の周波数がスイッチング信号の周波数の2倍である場合における出力信号及びデューティ・サイクル制御信号のタイミングが、図8に示されている。出力ポート103における同相信号の存在は、下部波形191の高論理レベルで表示され、出力ポート103における直交位相信号の存在は、中間波形193の高論理レベルで表示される。デューティ・サイクル回路素子189は、デューティ・サイクル制御信号が高論理レベルの場合に限って、導通状態になる。上部波形195として示されるデューティ・サイクル制御信号は、同相信号が出力ポート103から送り出されている時間の一部分の間、及び、直交位相信号が出力ポート103から送り出されている時間の一部分の間、高になるようにタイミングがとられる。これらの出力信号のそれぞれが、少なくとも、デューティ・サイクル回路素子が導通状態にあるのと同じ長さの時間にわたって存在する限り、各出力信号は、他方とちょうど同じ長さの時間にわたって、出力ポートに存在することになる。
【0054】
例示の便宜上、スイッチング信号源115及びデューティ・サイクル信号源187は、独立した信号発生器として示されている。実際に実行する際に、独立した発生器を利用する場合には、図7の一方からもう一方に延びる点線197で示すように、同期させることが望ましい。もちろん、適合する周波数分割回路を装備した単一発振器は、両方の信号の発生源として機能することが可能である。
【0055】
図9には、本発明の教示を具現化するI−Q変調器が示されている。該変調器には、これまでに解説し、例示した種類のI−Qスイッチング素子199及び時分割ミクサ回路が含まれている。例示の変調器には、図7に示すのと同様のデューティ・サイクル等化器と組み合わせられた、図2に示すのと同様の時分割ミクサが含まれているが、代わりに、他の時分割ミクサの1つを利用することもできるし、所望の場合には、デューティ・サイクル等化器を省略することも可能であるのは明らかである。便宜上、図2及び図3及び図7のコンポーネントと同様の図9のコンポーネントには、同じ参照番号が付けられており、必要のある場合を除いて、これ以上の説明は行わない。
【0056】
スイッチング信号源129によって生じるスイッチング信号の制御下において、I−Qスイッチング素子199は、ミクサ123の一次入力ポート121に入力信号を加える。スイッチング199は、第1の入力信号f1 (t)と第2の入力信号f2 (t)の間で交番する。同時に、ミクサの入力ポート137に加えられる局部発振器信号が、同じ周波数であるが、位相が90゜異なる2つの信号間で交番する。スイッチング素子199が、第1の信号f1 (t)をミクサに結合する期間中、ミクサは、移相を伴わない局部発振器信号を受信し、その出力から同相信号、すなわち、局部発振器によって生じ、第1の入力信号f1 (t)によって変調された、搬送周波数を有する信号を送り出す。スイッチング素子199が、第2の信号f2 (t)をミクサに結合する期間中、ミクサは、90゜移相した局部発振器信号を受信し、その出力から直交位相信号、すなわち、局部発振器によって生じ、第2の入力信号f2 (t)によって変調された、搬送周波数を有する信号を送り出す。デューティ・サイクル等化器を通った後、ミクサ出力は、帯域フィルタ201によるフィルタリングを施され、両方の入力信号によって変調されたI−Q出力信号が生じることになる。
【0057】
図10には、本発明の教示を具現化したI−Q復調器が示されている。復調器には、これまでに解説し、例示した種類の時分割ミクサ回路、及び、1対のフィルタ205及び207と組み合わせた、I−Qスイッチング素子203が含まれている。例示の復調器には、図2及び図3に示すものと同様の時分割ミクサが含まれているが、代わりに、他の時分割ミクサの1つを利用することもできるし、所望の場合には、デューティ・サイクル等化器を設けることも可能であるのは明らかである。便宜上、図2のコンポーネントと同様の図10のコンポーネントには、同じ参照番号が付いており、必要とされる場合を除いて、これ以上の説明は行わない。
【0058】
スイッチング信号の制御下において、I−Qスイッチング素子203は、ミクサの出力を第1の低域フィルタ205及び第2の低域フィルタ207に交互に結合する。スイッチング素子が出力を第1の低域フィルタに結合している期間中、ミクサは、移相を伴わない局部発振器信号を受信し、入力信号を復調して、同相部分が得られるようにする。スイッチング素子が出力を第2の低域フィルタに結合している期間中、ミクサは、90゜移相した局部発振器信号を受信し、入力信号を復調して、直交位相部分が得られるようにする。低域フィルタは、受信するスイッチされた入力を平滑化し、フィルタ出力から、それぞれ、第1と第2の信号を送り出す。
【0059】
第1と第2の入力信号によって搬送される情報に、直流成分が含まれていない場合、オプションで、フィルタ205及び207は、直流を通さないように設計することも可能である。この場合、厳密に言えば、その周波数応答は、直流まで完全に行き渡らないが、真の「低域」フィルタの周波数応答は、直流にまで及ぶので、これらのフィルタは、「帯域」フィルタと呼ばれる。しかし、いずれにせよ、フィルタは、平滑化機能を果たし、復調された第1と第2の信号を送り出す。
【0060】
位相が互いに精密に90゜ずれる必要のある2つの局部発振器信号間におけるスイッチングではなく、刻時インバータを用いることにより、発振器信号の精密な位相制御、及び、スイッチング素子に必要とされる精度が不要になる。刻時インバータを用いるには、局部発振器の周波数fLOが、スイッチング周波数fC の1/2に等しい量だけ、上または下にシフトしなければならない。このシフトした局部発振器の周波数の位相ベクトルは、スイッチング信号fC の1サイクル毎に、もとの局部発振器の周波数fLOの位相ベクトルに対して180゜回転する。スイッチング信号の4つの連続したハーフ・サイクル(すなわち、2つの連続したサイクル)について考察することにする。4つのハーフ・サイクルのそれぞれにおける移相した局部発振器信号ともとの局部発振器信号の間の平均位相差は、90゜ずつインクリメントする。任意の基準フレームを割り当てることによって、4つの平均位相差には、値0゜、90゜、180゜及び270゜を割り当てることができる。スイッチング信号の1/2の周波数を有する信号によって刻時インバータを制御することにより、移相した局部発振器信号の極性の反転及び非反転が交互に生じるので、2つの状態(反転状態及び非反転状態)のそれぞれが、スイッチング信号の完全な1サイクルにわたって続くことになる。極性反転(180゜移相)により、スイッチング信号の1サイクルおきに、180゜の平均移相が、別の180゜の平均移相によってシフトし、結果として、正味の平均移相は0゜になる。同様に、270゜の平均移相が、さらに180゜の平均移相によってシフトし、結果として、正味の平均移相は270゜+180゜=90゜になる。従って、スイッチング信号fC の4つの連続したハーフ・サイクルの間における、移相した局部発振器の周波数ともとの局部発振器の周波数との間の平均移相は、0゜、90゜、0゜、及び、90゜ということになる。
【0061】
要するに、刻時インバータが、各ハーフ・サイクル毎に、それぞれ、90゜にわたって掃引する位相信号の交番、及び、90゜の平均位相差によって、互いに、90゜位相のずれた2つの局部発振器信号間においてスイッチするスイッチング素子に取って代わることになる。帯域フィルタまたは低域フィルタのような後続回路が、スイッチング信号fC の周期より大幅に長い平均時間にわたって、その入力を平均化する特性を備えている場合、刻時インバータを用いる結果は、互いに位相が90゜ずれた2つの局部発振器信号間においてスイッチする結果と完全に等しくなる。
【0062】
図11には、本発明によるイメージ阻止周波数変換器が示されている。この変換器には、図7に示すものと同様のデューティ・サイクル等化器と組み合わせた、図2に示すものと同様の時分割ミクサが含まれているが、代わりに、他の時分割ミクサの1つを利用することもできるし、所望の場合には、デューティ・サイクル等化器を省略することが可能であるのも明らかである。便宜上、図2及び7のコンポーネントと同様の図11のコンポーネントには、同じ参照番号が付いており、必要とされる場合を除いて、これ以上の説明は行わない。
【0063】
時分割ミクサ以外に、周波数変換器には、出力移相器209及び帯域フィルタ211が含まれている。出力移相器209は、ポート103から時分割ミクサの出力を受信し、スイッチング信号に応答して、第1移相、及び、第1の移相から90度異なる第2の移相によって、時分割出力信号の位相を交互にシフトする。帯域フィルタは、移相器の出力ポート213から移相器の出力信号を受信し、さらに、所望の周波数をシフトした信号を送り出す。
【0064】
図11に示す周波数変換器の動作は、図18に示す先行技術による周波数変換器と比較することができる。図18の回路の場合、非移相局部発振器信号及び移相局部発振器信号が、両方とも、それぞれのミクサ11及び13において、入力信号と連続して混合されるが、図11の回路の場合、単一ミクサ123が、非移相局部発振器信号と移相局部発振器信号の間で交番する。図18の場合、第2の移相器21は、ミクサ13の出力に対して常に活動状態にあるが、図11の場合、出力移相器209は、局部発振器の移相器のスイッチングに合わせてスイッチする。図18における総和機能は、総和器19によって実施される。図11の場合、この機能は、本質的に、交互に供給される2つの信号を平均化する帯域フィルタ211によって実施される。帯域フィルタによる交番信号の平均化が円滑に行われることを保証するため、スイッチング周波数は、帯域フィルタ211の帯域幅よりかなり高くなるようにするのが望ましい。並列信号経路、並列ミクサ、及び、並列入力を備えた総和器を排除することによって、該コンポーネントにおける不均衡の問題が解消され、従って、回路のイメージ阻止能力が大幅に向上する。
【0065】
帯域フィルタ211は、一般に、第1のIF増幅段に含まれるが、所望の場合、独立したコンポーネントとして設けることも可能である。
【0066】
スイッチング素子135は、その位置の両方とも、利得が同じでなければならない。しかし、局部発振器信号がミクサ123を飽和させるほど強力であれば、この要件は、緩和することが可能である。この場合、ミクサの利得は、スイッチング素子135によってミクサに加えられる局部発振器信号の振幅とほとんど関係がない。
【0067】
出力移相器209は、両方の移相とも、利得が同じでなければならない。正確な量の利得は、クリティカルではないが、帯域フィルタ211が、交番成分を平均化することによって、所望されていないイメージ信号を相殺し、完全な相殺は、2つの成分の時間と電圧の積のバランスがとれている場合にしか実現することができない。移相器209によって生じる2つの移相間における利得の不一致は、必要に応じて、50%から離れたスイッチング信号のデューティ・サイクルを調整することによって補償することが可能である。
【0068】
デューティ・サイクル素子189は、ミクサ123と帯域フィルタ211の間のどこにでも配置することが可能である。最適な配置は、移相器209の導入によって左右される。代替案として、デューティ・サイクル素子189は、発振器信号スイッチング素子135とミクサの発振器入力ポート137の間に配置することも可能である。デューティ・サイクル素子189の重要な側面は、2つの直交位相成分が発振器の入力ポートに加えられる時間比に関係のない時間期間にわたって、ミクサの出力をサンプリングするための手段が得られることにある。
【0069】
本発明に教示の時分割アプローチによって、先行技術による周波数変換器に生じるイメージ阻止問題が大幅に軽減されるが、注目に値する、時分割概念に固有の問題が存在する。従来の所望されていないイメージ信号は、相殺によって抑制されるが、新しい所望されていないイメージ信号が生じることになる。これら新しいイメージ信号の周波数は、次のように表される:
fT (m)=fU ±mfC (23)
ここで、fT (m)は、イメージ周波数であり、mは奇数であり、fU は、もとの所望されていないイメージ信号の周波数であり、fC は、スイッチング周波数である。これらの所望されていない周波数は、十分に高いスイッチング周波数fC を選択することによって、抑制することが可能である。
【0070】
例えば、1MHzの中間周波数を有する従来の受信機の場合、所望されていないイメージ周波数は、所望の周波数より2fIF低い。従って、所望の受信機範囲が、902〜928MHzの場合、所望されていないイメージ周波数は、900〜926MHzである。本発明による周波数変換器を具現化した受信機の場合、スイッチング周波数fC =200MHzによって、少なくともfU から200MHz離れた時分割イメージfT (m)が生じることになる。所望の周波数範囲と所望でないイメージ周波数のうち最も近いものの間に結果生じる保護帯域は、170MHzより広くなる。この保護帯域は、十分に広いので、ミクサの前段に配置された安価な入力フィルタによって、時分割イメージ信号を抑制することが可能になる。
【0071】
既述のように、本発明の原理による周波数変換器の望ましい実施例は、局部発振器と直列をなすスイッチ式移相器ではなく、刻時インバータを利用する。図12には、こうした周波数変換器の例が示されている。図4に示すものと同様の時分割ミクサ214が、その入力ポートにおいて入力を受信し、その出力ポート103から、図11の移相器209と同様の移相器216に出力を送り出す。移相器216は、さらに、帯域フィルタ218に接続され、周波数変換信号が生じることになる。
【0072】
周波数fD を有する所定の入力の場合、図12の発振器143の周波数fLCは、同じ入力周波数の場合、図11の発振器127の周波数fLOと同じではない。上記式(3)(fD =fLO+fIF)から、発振器127の周波数fLOは、fLO=fD −fIFにセットしなければならない。しかし、発振器143の周波数fLCは、スイッチング周波数fC の1/2に等しい量だけこの周波数fLOと異ならなければならない。従って、発振器143の周波数fLCは、下記のように表される:
fLC=fD −fIF±1/2 fC (24)
【0073】
次に、図12の回路の動作についてさらに詳細に述べることにする。上記(5)のように、
D(t)=Dsin(ωD t+φD ) (25)
の形の入力信号であると仮定する。ここで、Dは、所望の入力信号の振幅であり、ωD は、角周波数であり、φD は、位相である。位相角φD は無視される。ミクサ141は、所望の入力信号D(t)とcos(ωLCt)で表すことが可能な局部発振器信号を組み合わせる。結果生じるミクサ出力信号D’には、次の項:
1/2 Dsin(ωD −ωLC)t (26)
と、図18の第1のミクサに関連して既述のように、後続のフィルタリングを切り抜けられない、従って、無視されることになる、異なる周波数のもう1つの項が含まれている。従って、本目的のため、D’は、次のように表すことが可能である:
D’=1/2Dsin(ωD −ωLC)t (27)
ωD =ωLC+ωIF及びωLC=ωLO−ωC /2を(26)に代入すると、刻時インバータ147の入力ポートに供給される信号として、
D’=1/2 Dsin(ωC /2+ωIF)t (28)
が生じることになる。
【0074】
刻時インバータの働き及び周波数fC におけるスイッチングの作用については、4つの連続したチョッピング・パルスPA 、PB 、PC PD による入力信号D’のチョッピングとして説明することが可能である。これは、垂直方向においてアライメントのとられた、fC /2を1サイクルとする、スイッチング周波数fC の2サイクル、及び、それぞれ、周波数がfC /2で、デューティ・サイクルが25%の4つのパルスPA 、PB 、PC 、PD を示す、図13を参照することによって明らかになる。これら4つのパルスは、直流成分を有しているが、信号D’=1/2Dsin(ωC /2+ωIFtにこれらのパルスを掛けると、直流成分によって、後続の帯域フィルタリングを切り抜けられない、ωC /2+ωIFの周波数だけが生じる。従って、直流成分は、無視することができる。4つのパルスの交流スペクトルは、次によって表される:
ここで、nは、非ゼロの正の整数である。
【0075】
便宜上、NAB=(2/(nπ)sin(nπ/4)、NCD=(2/(nπ)sin(3nπ/4)とする。次に、D’に4つのパルスのそれぞれを掛け、sinxcosyに関して三角恒等式を利用すると、次のようになる:
D' PA =
周波数ωIFを有するこれら4つの積の成分(これらだけが、該周波数を中心とする帯域フィルタリングを切り抜ける成分である)は、n=1の場合にしか存在しない。この場合、NAB=NCD=(2/π)sin(π/4)である。従って:
D’PA =D’PC =D(NAB/4)sin(ωIFt+nπ/4)(31)
D’PB =D’PD =D (NAB/4)sin(ωIFt+3π/4)(32)
最初の2つの信号D’PA 及びD’PC は、スイッチング信号fC の最初のハーフ・サイクルにおいて生じ、従って、これら2つの信号は、移相を伴わずに、刻時インバータを通過する。他の2つの信号D’PB 及びD’PD は、スイッチング信号の第2のハーフ・サイクルにおいて生じるので、位相が90゜シフトし、刻時インバータを通った後、最後の2つの信号のそれぞれについて下記の式が生じる:
4つの信号は、全て、出力に生じる。その合計は:
D’PA +D''PB +D’PC +D''PD =
または、
従って、角周波数ωD を有する所望の入力信号は、角周波数ωIFを有する中間周波数に変換されたことになる。
【0076】
同様の推論から明らかなように、所望されていないイメージ信号は相殺される。
【0077】
図11の実施例において、局部発振器127に関連してスイッチ式移相器を用いることによって、所望されていない新しい時分割イメージが導入されたのとちょうど同じように、刻時インバータも、新しい所望されていない時分割イメージ周波数を導入する。刻時インバータによって、図11の回路の場合と同じイメージ周波数が導入される。該イメージ周波数以外に、刻時インバータは、下記のように表される1組のイメージ周波数fT (q)を導入する:
fT (q)=fD ±qfC (36)
ここで、qは、偶数の非ゼロ整数である。これらの新しい時分割イメージ周波数は、十分な保護帯域を考慮したスイッチング周波数fCを選択することによって抑制することも可能である。
【0078】
図11及び図12に示す周波数変換回路は、アナログ移相器209を利用している。こうした移相器の望ましい実施例においては、少なくとも2つの条件が満たされる。まず、2つの移相を発生する2つの経路は、できるだけ、同じ回路要素を共用しなければならない。これによって、回路コンポーネントの不整合によるバランス・エラーが最小限に抑えられる。第2に、時分割ミクサを利用する理由の1つが、こうした広帯域幅、高利得の増幅器を回避することにあるので、該実施例は、広い帯域幅で動作する高利得の増幅器を必要としてはならない。
【0079】
図14には、適合するアナログ移相器の実施例の1つが示されている。この回路は、図11に示すものと同様であり、同様のコンポーネントには、同じ参照番号が付いており、これ以上の説明は行わない。増幅器215は、時分割ミクサの出力ポート103から時分割ミクサ出力信号を受信する。増幅器215は、第1と第2の増幅器出力217及び219から、それぞれ、相補出力+V及び−Vを送り出す。第1の出力217は、抵抗器221に接続され、該抵抗器は、さらに、出力ポート213に接続されている。第2の出力219は、2つのコンデンサ223及び225に接続され、該コンデンサは、さらに、スイッチング素子27の第1と第2の端子に接続されている。スイッチング素子227の電極は出力ポート213に接続されている。スイッチング素子227は、スイッチング信号によって制御される。
【0080】
抵抗器221及びコンデンサ223及び225の値は、相対移相が90゜の2つの信号を発生するように選択されている。例えば、それぞれの移相は、45゜と135゜にすることが可能である。これらのコンポーネントの値をする際に留意すべきは、コンデンサが抵抗器に接続されるのは、時間の一部p及び(1−p)の間に限られるということであり、ここで、pは、スイッチング・デューティ・サイクルである(p=50%が理想的である)。デューティ・サイクルにおいてエラーがあると、2つのコンデンサの有効比に、従って、2つの信号の相対移相に比例したエラーが生じる。もちろん、デューティ・サイクルは、コンデンサの値におけるエラーを補償するため、慎重に調整することが可能である。
【0081】
図15には、第2の時分割ミクサを利用して、移相を生じさせる周波数変換器が示されている。第1の時分割ミクサ回路227は、その入力ポート229において入力信号を受信し、その出力ポートから出力を送り出す。出力ポート231は、帯域フィルタ233を介して、移相器の働きをする、全体が237で表示の、第2の時分割ミクサ回路の入力ポート235に接続される。移相器237は、その出力ポートから帯域フィルタ239に出力を供給する。
【0082】
例示の実施例の場合、時分割ミクサ回路228及び237は、単一スイッチング信号源243が両方の回路のスイッチング信号を発生する点を除けば、それぞれ、図2に示す実施例と同様である。回路228には、入力ポート229に供給される入力信号を受信し、出力ポート231に対して出力を供給するミクサ245が含まれている。ミクサ245は、スイッチング素子247によって、局部発振器249、及び、局部発振器の位相を90゜シフトする位相器251に交互に接続される発振器入力を備えている。同様に、回路237には、入力ポート235に供給される入力信号を受信し、出力ポート241に対して出力を供給するミクサ253が含まれている。ミクサ253は、スイッチング素子255によって、局部発振器257、及び、局部発振器の位相を90゜シフトする位相器259に交互に接続される発振器入力を備えている。スイッチング信号源は、両方のスイッチング素子247及び255を駆動する。
【0083】
実施例によっては、独立したスイッチング信号源を利用して、スイッチング素子255を駆動するものもある。これは、例えば、フィルタ233が、すぐに説明することになる、図16に示すような1対のスイッチ式フィルタによって実施されている場合である。
【0084】
第2の時分割ミクサ回路237は、その入力の所望されていないイメージ周波数に感応する。こうした所望されていないイメージ周波数は、第1のミクサ回路228に対する入力における所望されていない信号から生じる可能性がある。フィルタ233は、こうしたこうした所望されていないイメージ周波数を阻止する。フィルタ233は、例えば、すぐに解説することになる、図17に示すフィルタ277と同様の低域フィルタによって実施可能である。
【0085】
時分割ミクサ回路228及び237の一方または両方共、図4、5または6に示すうちの1つのような代替実施例に置き換えることが可能である。
【0086】
上述のように、時分割イメージと周波数変換器の所望の入力周波数との間の十分な距離を確保するためには、例えば、fC =200MHzといった、高スイッチング周波数が望ましい。しかし、移相器(図11の209)の出力における有効な情報は、中間周波数fIFの信号によって搬送されるので、帯域フィルタ211のような比較的低周波数の回路で処理することが可能である。
【0087】
多くの用途では、図11の移相器209及び帯域フィルタ211をより正確なデジタル信号処理ハードウェアに置き換えたほうが有利である。200MHzといった比較的高い周波数でスイッチされる信号の処理が可能なデジタル処理ハードウェアは、あまりに多くの電力を引き出しすぎる。これまでのところでは、過剰に電力を引き出すことなく、デジタル信号処理能力を利用するには、デジタルハードウェアによる処理の前に、信号のスイッチング周波数を大幅に低下させなければならない。しかし、時分割イメージを所望の入力周波数から離れた状態に保つには、周波数変換回路に用いられる高スイッチング周波数を低下させずに、これを行う必要がある。これは、時分割ミクサの出力信号の2つの直角位相成分に別個のフィルタリングを施し、出力移相器209及び帯域フィルタ211の代わりに、これらのコンポーネントの機能を実施するデジタル信号処理回路要素を用いることによって実施可能である。図16には、この目的に利用可能な回路が示されている。
【0088】
図16には、上述のものと同様の時分割ミクサを利用した周波数変換器が示されている。図2に示す回路とほぼ同様の時分割ミクサ261が、例示の実施例に用いられているが、これまでに解説し、例示した他の任意の時分割ミクサを代用することも可能である。スイッチング信号によって制御されるI−Qスイッチング素子263が、時分割ミクサ261の出力ポートから出力信号を受信する。I−Qスイッチング素子263は、2つの出力を備えており、その一方は、フィルタ265を駆動し、もう一方は、フィルタ267を駆動する。スイッチング信号源21によって制御される第2のI−Qスイッチング素子269は、フィルタ265及び267のそれぞれの出力をアナログ・デジタル変換器273に交互に接続する。A/D変換器273の出力は、さらに、デジタル移相器及び総和器275に供給される。
【0089】
フィルタ265は、「I」フィルタと称し、フィルタ267は、「Q」フィルタと称することにする。これらのフィルタは、時分割ミクサ回路261の出力103において交番するI成分とQ成分を、それぞれ、連続したI及びQ信号ストリームに変換する。従って、信号源271の周波数は、時分割ミクサ261のスイッチング信号出力ポート119に生じるスイッチング信号の周波数とは異なる可能性がある。信号源271の周波数は、過剰に電力を引き出さなくても、デジタル信号処理が可能になるように、十分に低く選択するのが望ましい。
【0090】
高度のイメージ阻止を維持するため、フィルタ265及び267は、十分に移相と利得の整合がとれた、時分割ミクサ261の出力ポートに生じる中間周波数信号のI成分及びQ成分を通さなければならない。これは、フィルタ265及び267が、できるだけ多くのコンポーネントを共用していれば、容易である。図17には、2つのフィルタが、大部分のコンポーネントを共用している回路が示されている。
【0091】
図17の回路は、多くの点で、図16の回路と同様であり、便宜上、同様のコンポーネントには、両図とも、同じ参照番号が割り当てられている。全体が277で表示の低域フィルタ回路が、図16のI−Qスイッチング素子263及び269、及び、フィルタ265及び267に取って代わる。フィルタ277は、時分割ミクサ261の出力ポート103から信号を受信する。フィルタ277は、複数の縦続接続RCフィルタ段と、サンプル及びホールド素子279から構成される。第1のこうしたRCフィルタ段には、信号を受信し、増幅器283の入力に結合する抵抗器281が含まれている。ミクサ回路のポート119からのスイッチング信号によって駆動されるスイッチング素子285は、コンデンサ287及び289を増幅器283の入力に交互に接続する。
【0092】
同様に、第2のフィルタ段には、第1のフィルタ段から信号を受信し、増幅器293の入力に結合する抵抗器291が含まれている。ミクサ回路のポート119からのスイッチング信号によって駆動されるスイッチング素子295は、コンデンサ297及び299を増幅器293の入力に交互に接続する。第3のフィルタ段には、第2のフィルタ段から信号を受信し、増幅器303の入力に結合する抵抗器301が含まれている。ミクサ回路のポート119からのスイッチング信号によって駆動されるスイッチング素子305は、コンデンサ307及び309を増幅器303の入力に交互に接続する。増幅器は、一般に、バッファの働きをする、エミッタ・フォロワまたはソース・フォロワである。
【0093】
第3のフィルタ段からの出力は、サンプル及びホールド素子279に、さらに、そこからA/D変換器273に送られる。サンプル及びホールド素子279は、スイッチング信号源271によって制御される。
【0094】
サンプル及びホールド素子279は、捕捉アパーチャが1/(2fC )より短いが、2fC の奇数の約数になるように選択された周波数fS を有する、信号源271によって生じる信号によってトリガされる。結果として、サンプル及びホールド素子279によって取り出されるサンプルは、コンデンサ287、297、及び、307から取り出される直交位相サンプルと、コンデンサ289、299、及び、309から取り出される交番直交位相サンプルとの間で交番する。スイッチング信号源271の周波数fS について、fS >fO +fIFとなるように選択することによって(ここで、fO は、低域フィルタ277の阻止帯域のエッジである)、低域フィルタから生じる信号がIF信号に偽信号として混入するのが阻止される。2つのサンプルは、単一の低下した周波数のスイッチング・サイクルを構成するので、スイッチした低域フィルタ及びサンプル回路の組み合わせには、サンプル及びホールド素子の出力に生じるスイッチング周波数を新しい周波数fC ' =fS /2まで低下させる効果がある。fC =200MHzの実用的な事例では、fC ’は、<7MHzほどの低さになる可能性がある。
【0095】
サンプル及びホールド素子によって生じる信号は、A/D変換器273においてデジタル形式に変換される。信号のデジタル化が済むと、例えば、デジタル移相器及び総和器275におけるような、従来のデジタル技法を利用すれば、2つの直交位相成分間における正確に90゜の移相が、簡単に実現する。
【0096】
以上から明らかなように、本発明の時分割ミクサによれば、これまでモノリシック受信機では得られなかった能力を備える周波数変換器が得られることになる。本発明の原理を具現化した周波数変換器は、所望の信号より60dBほど強力な、所望されていないイメージ信号を阻止することが可能である。大幅に改良されたI−Q変調器及び復調器も得られることになる。
【0097】
本発明のさまざまな特定の実施例について解説し、例示してきたが、本発明は、こうして解説し、例示した特定の形態または部品の構成に限定されるべきものではない。本発明を制限するのは、請求項だけである。
以下、本発明の実施の形態を要約して挙げる。
【0098】
(1) 入力信号を受信し、時分割出力信号を発生する時分割ミクサ回路であって、一次入力ポート、発振器入力ポート及び出力ポートを備えるミクサと、初期発振器信号を発生する局部発振器と、スイッチング信号を発生するスイッチング信号源と、スイッチング信号に応答し、時分割出力信号を同相出力信号と直交位相出力信号との間で交番させるための交番信号手段から構成され、前記同相出力信号は、前記入力信号が前記一次入力ポートに加えられ、前記初期発振器信号が前記発振器入力ポートに加えられると、前記ミクサが発生する出力信号であることと、前記直交位相出力信号は、前記入力信号が前記一次入力ポートに加えられ、前記初期発振器信号が、90度移相されてから、前記発振器入力ポートに加えられると、前記ミクサが発生する出力信号であることを特徴とする時分割ミクサ回路。
【0099】
(2) 入力信号が、ミクサの一次入力ポートに加えられ、
時分割出力信号が、ミクサの出力ポートから送り出され、
交番信号手段が、
初期発振器信号の位相を90度シフトして、移相発振器信号を発生する移相器と、
スイッチング信号に応答して、初期発振器信号と移相発振器信号とをミクサの発振器ポートに交互に結合するスイッチング素子とから構成されることを特徴とする上記1に記載の時分割ミクサ回路。
【0100】
(3) 交番信号手段が、ミクサのポートと直列をなす刻時インバータから構成されることを特徴とする上記1に記載の時分割ミクサ回路。
【0101】
(4) 入力信号が、一次入力ポートに加えられ、初期発振器信号が、発振器入力ポートに加えられ、刻時インバータが、ミクサの出力ポートと直列に接続されて、時分割出力信号を発生することを特徴とする上記3に記載の時分割ミクサ回路。
【0102】
(5) 入力信号が、一次入力ポートに加えられ、初期発振器信号が、刻時インバータを介して発振器入力ポートに加えられ、時分割出力信号が、ミクサの出力ポートから送り出されることを特徴とする上記3に記載の時分割ミクサ回路。
【0103】
(6) 入力信号が、刻時インバータを介して一次入力ポートに加えられ、初期発振器信号が、発振器入力ポートに加えられ、時分割出力信号が、ミクサの出力ポートから送り出されることを特徴とする上記3に記載の時分割ミクサ回路。
【0104】
(7) さらに、同相出力信号のデューティ・サイクルを直交位相出力信号のデューティ・サイクルに等化する働きをするデューティ・サイクル等化器が設けられていることを特徴とする上記1に記載の時分割ミクサ回路。
【0105】
(8) デューティ・サイクル等化器が、スイッチング信号の周波数の偶数倍の周波数を有するデューティ・サイクル制御信号を送り出すデューティ・サイクル信号源と、デューティ・サイクル制御信号に応答して、等しい時間期間にわたって、同相出力信号と直交位相出力信号とを交互に許可するデューティ・サイクル回路素子とから構成されることを特徴とする上記7に記載の時分割ミクサ回路。
【0106】
(9) 上記1に記載の時分割ミクサ回路と、スイッチング信号に応答して、第1及び第2の情報信号を時分割ミクサ回路に交互に結合し、両方の情報信号によって変調されたI−Q出力信号を発生するI−Qスイッチング素子とから構成されるI−Q変調器。
【0107】
(10) 第1及び第2の情報信号によって変調されたI−Q信号を受信する請求項1に記載の時分割ミクサ回路と、第1と第2のフィルタと、スイッチング信号に応答して、時分割出力信号を第1及び第2のフィルタに交互に結合し、I−Q信号を復調して、第1のフィルタを介して第1の情報信号を送り出し、第2のフィルタを介して第2の情報信号を送り出すI−Qスイッチング素子とから構成されるI−Q復調器。
【0108】
(11) 入力信号としてRF信号を受信する上記1に記載の時分割ミクサ回路と、スイッチング信号に応答し、第1の移相と第1の移相から90度異なる第2の移相とによって、時分割出力信号の位相を交互にシフトする出力移相器と、移相された時分割出力信号を受信して、所望の周波数シフト信号を送り出す帯域フィルタとから構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0109】
(12) 出力移相器が、抵抗器、第1と第2のコンデンサ及びスイッチング信号に応答して、第1と第2のコンデンサを抵抗器に交互に直列接続するスイッチング手段を備えたフィルタと、時分割出力信号をフィルタにかけるための手段とから構成されることを特徴とする上記11に記載の周波数変換器。
【0110】
(13) 入力信号としてRF信号を受信する上記1に記載の時分割ミクサ回路と、
同相フィルタと、
直交位相フィルタと、
時分割出力信号を受信し、スイッチング信号の制御下において、出力信号を同相フィルタ及び直交位相フィルタに交互に加える第1の直交位相スイッチング素子と、
アナログ・デジタル変換器と、
第2のスイッチング信号を発生する第2のスイッチング信号源と、
第2のスイッチング信号によって制御され、同相フィルタ及び直交位相フィルタをアナログ・デジタル変換器に交互に結合する第2の直交位相スイッチング素子と、
アナログ・デジタル変換器に結合されて、所望の周波数シフト信号を発生するデジタル移相器から構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0111】
(14) 入力信号としてRF信号を受信する上記1に記載の時分割ミクサ回路と、
それぞれ、抵抗器、第1と第2のコンデンサ、スイッチング信号に応答して、第1のコンデンサ及び第2のコンデンサを抵抗器に交互に直列接続するスイッチング手段、及び、出力増幅器を備えた、時分割出力信号にフィルタリングを施す複数の縦続接続低域フィルタ段と、
フィルタリングを施された時分割出力信号のサンプリングを行うサンプル及びホールド回路と、
サンプル及びホールド回路によって供給されるサンプルをデジタル信号に変換するアナログ・デジタル変換器と、
第1の移相、及び、第1の移相から90度異なる第2の移相によって、デジタル信号の位相を交互にシフトし、所望の周波数シフト信号を送り出すデジタル移相器から構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0112】
(15) 上記1に記載の時分割ミクサ回路と、
時分割ミクサ回路からの時分割出力信号にフィルタリングを施すフィルタと、フィルタからフィルタリングを施された信号を受信する一次入力ポート、発振器入力ポート、及び、出力ポートを備えた第2のミクサと、
第2の初期発振器信号を発生する第2の局部発振器と、
スイッチング信号に応答し、第2のミクサの出力ポートから送り出される出力信号を、第1の出力信号と第2の出力信号の間で交番させるための第2の交番信号手段から構成され、第1の出力信号が、第2の初期発振器信号が第2のミクサ発振器の入力ポートに加えられると、第2のミクサが発生する出力信号であることと、直交位相出力信号が、第2の初期発振器信号が、90度移相させてから、第2のミクサの発振器入力ポートに加えられると、第2のミクサが発生する出力信号であることを特徴とする、RF信号の搬送周波数をシフトするための周波数変換器。
【0113】
(16) 上記2に記載の時分割ミクサ回路と、スイッチング信号に応答して、第1及び第2の情報信号を時分割ミクサ回路に交互に結合し、両方の情報信号によって変調されたI−Q出力信号を発生するI−Qスイッチング素子とから構成されるI−Q変調器。
【0114】
(17) 第1及び第2の情報信号によって変調されたI−Q信号を受信する上記2に記載の時分割ミクサ回路と、
第1と第2のフィルタと、
スイッチング信号に応答して、時分割出力信号を第1及び第2のフィルタに交互に結合し、I−Q信号を復調して、第1のフィルタを介して第1の情報信号を送り出し、第2のフィルタを介して第2の情報信号を送り出すI−Qスイッチング素子とから構成されるI−Q復調器。
【0115】
(18) 入力信号としてRF信号を受信する上記2に記載の時分割ミクサ回路と、
スイッチング信号に応答し、第1の移相、及び、第1の移相から90度異なる第2の移相によって、時分割出力信号の位相を交互にシフトする出力移相器と、移相された時分割出力信号に応答して、所望の周波数シフト信号を送り出す帯域フィルタとから構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0116】
(19) 出力移相器が、
抵抗器、第1と第2のコンデンサ、及び、スイッチング信号に応答して、第1と第2のコンデンサを抵抗器に交互に直列接続するスイッチング手段を備えたフィルタと、
時分割出力信号をフィルタにかけるための手段とから構成されることを特徴とする上記18に記載の周波数変換器。
【0117】
(20) 入力信号としてRF信号を受信する上記2に記載の時分割ミクサ回路と、
同相フィルタと、
直交位相フィルタと、
時分割出力信号を受信し、スイッチング信号の制御下において、出力信号を同相フィルタ及び直交位相フィルタに交互に加える第1の直交位相スイッチング素子と、
アナログ・デジタル変換器と、
第2のスイッチング信号を発生する第2のスイッチング信号源と、
第2のスイッチング信号によって制御され、同相フィルタ及び直交位相フィルタをアナログ・デジタル変換器に交互に結合する第2の直交位相スイッチング素子と、
アナログ・デジタル変換器に結合されて、所望の周波数シフト信号を発生するデジタル移相器とから構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0118】
(21) 入力信号としてRF信号を受信する上記2に記載の時分割ミクサ回路と、
それぞれ、抵抗器、第1と第2のコンデンサ、スイッチング信号に応答して、第1のコンデンサ及び第2のコンデンサを抵抗器に交互に直列接続するスイッチング手段、及び、出力増幅器を備えた、時分割出力信号にフィルタリングを施す複数の縦続接続低域フィルタ段と、
フィルタリングを施された時分割出力信号のサンプリングを行うサンプル及びホールド回路と、
サンプル及びホールド回路によって供給されるサンプルをデジタル信号に変換するアナログ・デジタル変換器と、
第1の移相、及び、第1の移相から90度異なる第2の移相によって、デジタル信号の位相を交互にシフトし、所望の周波数シフト信号を送り出すデジタル移相器とから構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0119】
(22) 上記2に記載の時分割ミクサ回路と、
時分割ミクサ回路からの時分割出力にフィルタリングを施すフィルタと、
フィルタからフィルタリングを施された信号を受信する一次入力ポート、発振器入力ポート、及び、出力ポートを備えた第2のミクサと、
第2の初期発振器信号を発生する第2の局部発振器と、
第2の初期発振器信号の位相を90度シフトさせて、第2の移相発振器信号を送り出す第2の移相器と、
スイッチング信号に応答し、第2の初期発振器信号と第2の移相発振器信号を第2のミクサの発振器ポートに交互に結合する第2のスイッチング素子とから構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0120】
(23) 上記3に記載の時分割ミクサ回路と、スイッチング信号に応答して、第1及び第2の情報信号を時分割ミクサ回路に交互に結合し、両方の情報信号によって変調されたI−Q出力信号を発生するI−Qスイッチング素子とから構成されるI−Q変調器。
【0121】
(24) 第1及び第2の情報信号によって変調されたI−Q信号を受信する上記3に記載の時分割ミクサ回路と、
第1と第2のフィルタと、
スイッチング信号に応答して、時分割出力信号を第1及び第2のフィルタに交互に結合し、I−Q信号を復調して、第1のフィルタを介して第1の情報信号を送り出し、第2のフィルタを介して第2の情報信号を送り出すI−Qスイッチング素子とから構成されるI−Q復調器。
【0122】
(25) 入力信号としてRF信号を受信する上記3に記載の時分割ミクサ回路と、
スイッチング信号に応答し、第1の移相、及び、第1の移相から90度異なる第2の移相によって、時分割出力信号の位相を交互にシフトする出力移相器と、移相した時分割出力信号を受信して、所望の周波数シフト信号を送り出す帯域フィルタとから構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0123】
(26) 出力移相器が、
抵抗器、第1と第2のコンデンサ、及び、スイッチング信号に応答して、第1と第2のコンデンサを抵抗器に交互に直列接続するスイッチング手段を備えたフィルタと、
時分割出力信号をフィルタにかけるための手段とから構成されることを特徴とする、上記25に記載の周波数変換器。
【0124】
(27) 入力信号としてRF信号を受信する上記3に記載の時分割ミクサ回路と、
同相フィルタと、
直交位相フィルタと、
時分割出力信号を受信し、スイッチング信号の制御下において、出力信号を同相フィルタ及び直交位相フィルタに交互に加える第1の直交位相スイッチング素子と、
アナログ・デジタル変換器と、
第2のスイッチング信号を発生する第2のスイッチング信号源と、
第2のスイッチング信号によって制御され、同相フィルタ及び直交位相フィルタをアナログ・デジタル変換器に交互に結合する第2の直交位相スイッチング素子と、
アナログ・デジタル変換器に結合されて、所望の周波数シフト信号を発生するデジタル移相器とから構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0125】
(28) 入力信号としてRF信号を受信する上記3に記載の時分割ミクサ回路と、
それぞれ、抵抗器、第1と第2のコンデンサ、スイッチング信号に応答して、第1のコンデンサ及び第2のコンデンサを抵抗器に交互に直列接続するスイッチング手段、及び、出力増幅器を備えた、時分割出力信号にフィルタリングを施す複数の縦続接続低域フィルタ段と、
フィルタリングを施された時分割出力信号のサンプリングを行うサンプル及びホールド回路と、
サンプル及びホールド回路によって供給されるサンプルをデジタル信号に変換するアナログ・デジタル変換器と、
第1の移相、及び、第1の移相から90度異なる第2の移相によって、デジタル信号の位相を交互にシフトし、所望の周波数シフト信号を送り出すデジタル移相器とから構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0126】
(29) 上記3に記載の時分割ミクサ回路と、
時分割ミクサ回路からの時分割出力信号にフィルタリングを施すフィルタと、一次入力ポート、発振器入力ポート、及び、出力ポートを備えた第2のミクサと、
第2の初期発振器信号を発生する第2の局部発振器と、
ミクサのポートと直列をなし、スイッチング信号に応答して、第2の初期発振器信号が第2のミクサ発振器の入力ポートに加えられると、第2のミクサが発生する出力信号と、第2の初期発振器信号が、90度移相させてから、第2のミクサの発振器入力ポートに加えられると、第2のミクサが発生する出力信号との間で交番することになる出力信号が、第2のミクサによって、その出力ポートから送り出されるようにする刻時インバータとから構成される、RF信号の搬送周波数をシフトするための周波数変換器。
【0127】
【発明の効果】
本発明によれば、900MHzまで及びそれを超える範囲の任意の周波数において、周波数変換及びI−Q変調回路要素における精密に整合したミクサを不要にする時分割ミクサが得られる。そして、この時分割ミクサにより、所望の信号より60dB高いイメージ信号を阻止することができる。
【図面の簡単な説明】
【図1】本発明による時分割ミクサ回路の概念図である。
【図2】本発明の第1の実施例による局部発振器の移相器を含む時分割ミクサ回路のブロック図である。
【図3】初期局部発振器信号及び移相した局部発振器信号を発生するために、2つの移相器が利用される点を除いて、図2と同様の図である。
【図4】本発明の第2の実施例によるミクサの出力ポートと直列をなす刻時インバータを含む、時分割ミクサ回路のブロック図である。
【図5】本発明の第3の実施例によるミクサの発振器入力ポートと直列をなす刻時インバータを含む、時分割ミクサ回路のブロック図である。
【図6】本発明の第4の実施例によるミクサの一次入力ポートと直列をなす刻時インバータを含む、時分割ミクサ回路のブロック図である。
【図7】図1に示すものと同様であって、さらに、デューティ・サイクル等化器を含む、時分割ミクサ回路の概念図である。
【図8】スイッチング信号と、図7に示すデューティ・サイクル等化器を制御する信号との間の関係を示すタイミング図である。
【図9】図2に示すものと同様の時分割ミクサ回路を含む、I−Q変調器のブロック図である。
【図10】図2に示すものと同様の時分割ミクサ回路を含む、I−Q復調器のブロック図である。
【図11】図2に示すものと同様の時分割ミクサ回路を含む、周波数変換器のブロック図である。
【図12】図11に示すものと同様であるが、図4に示すものと同様の刻時インバータ時分割ミクサを利用した、周波数変換器のブロック図である。
【図13】図12の回路のスイッチング信号のタイミング図である。
【図14】図11に示すものと同様の周波数変換器のブロック図であり、移相器の特定の実施例を部分略図形式で示す図である。
【図15】図11に示すものと同様であるが、移相器として第2の時分割ミクサ回路を用いた周波数変換器のブロック図である。
【図16】図11に用いられている移相器の代わりに利用可能な、2つの整合のとれたフィルタ及びデジタル処理回路要素を備えた回路の部分略図である。
【図17】図11に用いられている移相器の代わりに利用可能な、スイッチ式フィルタ、及び、デジタル処理回路要素を備えた回路の部分略図である。
【図18】先行技術によるスーパヘテロダイン受信機の周波数変換回路のブロック図である。
【図19】先行技術によるI−Q変調器のブロック図である。
【図20】先行技術によるI−Q復調器のブロック図である。
【符号の説明】
101 入力ポート
103 出力ポート
105 ミクサ
107 一次入力ポート
109 発振器入力ポート
111 出力ポート
113 局部発振器
115 スイッチング信号源
119 スイッチング信号出力ポート
Claims (19)
- 入力信号を受信し、時分割出力信号を発生する時分割ミクサ回路であって、
一次入力ポート、発振器入力ポート及び出力ポートを備えるミクサと、
初期発振器信号を発生する局部発振器と、
スイッチング信号を発生するスイッチング信号源と、
スイッチング信号に応答し、時分割出力信号を同相出力信号と直交位相出力信号との間で交番させるための交番信号手段から構成され、前記同相出力信号は、前記入力信号が前記一次入力ポートに加えられ、前記初期発振器信号が前記発振器入力ポートに加えられると、前記ミクサが発生する出力信号であることと、前記直交位相出力信号は、前記入力信号が前記一次入力ポートに加えられ、前記初期発振器信号が、90度移相されてから、前記発振器入力ポートに加えられると、前記ミクサが発生する出力信号であること、及び前記交番信号手段は前記ミクサのいずれかのポートに接続された刻時インバータを含んでいることを特徴とする時分割ミクサ回路。 - 入力信号を受信し、時分割出力信号を発生する時分割ミクサ回路であって、
一次入力ポート、発振器入力ポート及び出力ポートを備えるミクサと、
初期発振器信号を発生する局部発振器と、
スイッチング信号を発生するスイッチング信号源と、
スイッチング信号に応答し、時分割出力信号を同相出力信号と直交位相出力信号との間で交番させるための交番信号手段と、前記同相出力信号は、前記入力信号が前記一次入力ポートに加えられ、前記初期発振器信号が前記発振器入力ポートに加えられると、前記ミクサが発生する出力信号であり、前記直交位相出力信号は、前記入力信号が前記一次入力ポートに加えられ、前記初期発振器信号が、90度移相されてから、前記発振器入力ポートに加えられると、前記ミクサが発生する出力信号であり、
前記同相出力信号のデューティ・サイクルを前記直交位相出力信号のデューティ・サイクルに等化する働きをするデューティ・サイクル等化器とから構成されることを特徴とする時分割ミクサ回路。 - 前記交番信号手段が、
初期発振器信号の位相を90度シフトして、移相発振器信号を発生する移相器と、
スイッチング信号に応答して、初期発振器信号と移相発振器信号とをミクサの発振器ポートに交互に結合するスイッチング素子とから構成されることを特徴とする請求項2に記載の時分割ミクサ回路。 - 入力信号が、一次入力ポートに加えられ、初期発振器信号が、発振器入力ポートに加えられ、刻時インバータが、ミクサの出力ポートと直列に接続されて、時分割出力信号を発生することを特徴とする請求項1または2に記載の時分割ミクサ回路。
- 入力信号が、ミクサの一次入力ポートに加えられ、初期発振器信号が、刻時インバータを介して発振器入力ポートに加えられ、時分割出力信号が、ミクサの出力ポートから送り出されることを特徴とする請求項1または2に記載の時分割ミクサ回路。
- 入力信号が、刻時インバータを介してミクサの一次入力ポートに加えられ、初期発振器信号が、発振器入力ポートに加えられ、時分割出力信号が、ミクサの出力ポートから送り出されることを特徴とする請求項1または2に記載の時分割ミクサ回路。
- 請求項1ないし6のいずれかの時分割ミクサ回路と、
スイッチング信号に応答して、第1及び第2の情報信号を時分割ミクサ回路の入力に交互に結合するI−Qスイッチング素子と、
時分割ミクサ回路の出力に得られる時分割信号から、両方の情報信号によって変調されたI−Q出力信号を発生するフィルタ手段とから構成されるI−Q変調器。 - 第1及び第2の情報信号によって変調されたI−Q信号を受信する請求項1ないし6のいずれかの時分割ミクサ回路と、
第1のフィルタと、
第2のフィルタと、
スイッチング信号に応答して、時分割出力信号を第1及び第2のフィルタに交互に結合し、I−Q信号を復調して、第1のフィルタを介して第1の情報信号を送り出し、第2のフィルタを介して第2の情報信号を送り出すI−Qスイッチング素子とから構成されるI−Q復調器。 - RF信号の搬送周波数をシフトするための周波数変換器であって、
一次入力ポート、発振器入力ポート及び出力ポートを備えるミクサと、
初期発振器信号を発生する局部発振器と、
スイッチング信号を発生するスイッチング信号源と、
スイッチング信号に応答し、時分割出力信号を同相出力信号と直交位相出力信号との間で交番させるための交番信号手段と、前記同相出力信号は、前記RF信号が前記一次入力ポートに加えられ、前記初期発振器信号が前記発振器入力ポートに加えられると、前記ミクサが発生する出力信号であり、前記直交位相出力信号は、前記RF信号が前記一次入力ポートに加えられ、前記初期発振器信号が、90度移相されてから、前記発振器入力ポートに加えられると、前記ミクサが発生する出力信号であり、
スイッチング信号に応答し、相互に90度異なる第1及び第2の移相によって時分割出力信号の位相を交互にシフトして2つの移相信号成分を生成し、2つの移相信号成分を総計するスイッチ出力移相手段とから構成されることを特徴とする周波数変換器。 - 前記交番信号手段が、
初期発振器信号の位相を90度シフトして、移相発振器信号を発生する移相器と、
スイッチング信号に応答して、初期発振器信号と移相発振器信号とをミクサの発振器ポートに交互に結合するスイッチング素子とから構成されることを特徴とする請求項9に記載の周波数変換器。 - 前記交番信号手段が、前記ミクサのいずれかのポートに接続された刻時インバータから構成されることを特徴とする請求項9に記載の周波数変換器。
- RF信号が、一次入力ポートに加えられ、初期発振器信号 が、発振器入力ポートに加えられ、刻時インバータが、ミクサの出力ポートと直列に接続されて、時分割出力信号を発生することを特徴とする請求項9または11に記載の周波数変換器。
- RF信号が、ミクサの一次入力ポートに加えられ、初期発振器信号が、刻時インバータを介して発振器入力ポートに加えられ、時分割出力信号が、ミクサの出力ポートから送り出されることを特徴とする請求項9または11に記載の周波数変換器。
- RF信号が、刻時インバータを介してミクサの一次入力ポートに加えられ、初期発振器信号が、発振器入力ポートに加えられ、時分割出力信号が、ミクサの出力ポートから送り出されることを特徴とする請求項9または11に記載の周波数変換器。
- さらに、前記同相出力信号のデューティ・サイクルを前記直交位相出力信号のデューティ・サイクルに等化する働きをするデューティ・サイクル等化器から構成されることを特徴とする請求項9ないし14のいずれかに記載の周波数変換器。
- 前記スイッチ出力移相手段が、
スイッチング信号に応答し、相互に90度異なる第1及び第2の移相によって時分割出力信号の位相を交互にシフトして2つの移相信号成分を生成する出力移相器と、
2つの移相信号成分を総計して所望の周波数シフト信号を生成する帯域フィルタとを含むことを特徴とする請求項9ないし15のいずれかに記載の周波数変換器。 - 前記スイッチ出力移相手段が、
同相フィルタと、
直交位相フィルタと、
時分割出力信号を受信し、スイッチング信号の制御下において、出力信号を同相フィルタ及び直交位相フィルタに交互に加える第1の直交位相スイッチング素子と、
アナログ・デジタル変換器と、
第2のスイッチング信号を発生する第2のスイッチング信号源と、
第2のスイッチング信号によって制御され、同相フィルタ及び直交位相フィルタをアナログ・デジタル変換器に交互に結合する第2の直交位相スイッチング素子と、
アナログ・デジタル変換器に結合されて、所望の周波数シフト信号を発生するデジタル移相器とを含むことを特徴とする請求項9ないし15のいずれかに記載の周波数変換器。 - 前記スイッチ出力移相手段が、
抵抗器、第1のコンデンサ、第2のコンデンサ、スイッチング信号に応答して第1のコンデンサ及び第2のコンデンサを抵抗器に交互に直列接続するスイッチング手段、及び、出力増幅器を備えた、時分割出力信号にフィルタリングを施す低域フィルタ段と、
フィルタリングを施された時分割出力信号のサンプリングを行うサンプル及びホールド回路と、
サンプル及びホールド回路によって供給されるサンプルをデジタル信号に変換するアナログ・デジタル変換器と、
第1の移相、及び、第1の移相から90度異なる第2の移相によって、デジタル信号の位相を交互にシフトし、所望の周波数シフト信号を送り出すデジタル移相器とを含むことを特徴とする請求項9ないし15のいずれかに記載の周波数変換器。 - 前記スイッチ出力移相手段が、
入力信号を受信し、時分割出力信号を発生する時分割ミクサ回路からの前記時分割出力信号にフィルタリングを施すフィルタと、
フィルタからフィルタリングを施された信号を受信する一次入力ポート、発振器入力ポート、及び、出力ポートを備えた第2のミクサと、
第2の初期発振器信号を発生する第2の局部発振器と、
スイッチング信号に応答し、第2のミクサの出力ポートから送り出される出力信号を、第1の出力信号と第2の出力信号の間で交番させるための第2の交番信号手段とを含み、第1の出力信号が、第2の初期発振器信号が第2のミクサ発振器の入力ポートに加えられると、第2のミクサが発生する出力信号であることと、第2の直交位相出力信号が、第2の初期発振器信号が、90度移相されてから、第2のミクサの発振器入力ポートに加えられると、第2のミクサが発生する出力信号であることを特徴とする請求項9ないし15のいずれかに記載の周波数変換器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US321-501 | 1994-10-12 | ||
US08/321,501 US5678222A (en) | 1994-10-12 | 1994-10-12 | Modulation and frequency conversion by time sharing |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08125565A JPH08125565A (ja) | 1996-05-17 |
JP3666686B2 true JP3666686B2 (ja) | 2005-06-29 |
Family
ID=23250864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25126295A Expired - Fee Related JP3666686B2 (ja) | 1994-10-12 | 1995-09-28 | 時分割ミクサ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5678222A (ja) |
JP (1) | JP3666686B2 (ja) |
GB (1) | GB2294169B (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5974306A (en) * | 1994-10-12 | 1999-10-26 | Hewlett-Packard Company | Time-share I-Q Mixer system with distribution switch feeding in-phase and quadrature polarity inverters |
US5974305A (en) | 1997-05-15 | 1999-10-26 | Nokia Mobile Phones Limited | Dual band architectures for mobile stations |
US6442382B1 (en) * | 1997-06-27 | 2002-08-27 | Agere Systems Guardian Corp. | Filter switching system and method |
US6304748B1 (en) * | 1998-09-23 | 2001-10-16 | Conexant Systems, Inc. | Transmitter circuitry for a cellular phone |
US6230000B1 (en) | 1998-10-15 | 2001-05-08 | Motorola Inc. | Product detector and method therefor |
DE69829757T2 (de) | 1998-12-18 | 2006-01-12 | Sony International (Europe) Gmbh | Drei-Tor-Schaltung Empfänger |
JP3638091B2 (ja) * | 1999-03-25 | 2005-04-13 | 松下電器産業株式会社 | マルチバンドデータ通信装置、マルチバンドデータ通信装置の通信方法および記録媒体 |
US6917789B1 (en) * | 1999-10-21 | 2005-07-12 | Broadcom Corporation | Adaptive radio transceiver with an antenna matching circuit |
US7558556B1 (en) * | 1999-10-21 | 2009-07-07 | Broadcom Corporation | Adaptive radio transceiver with subsampling mixers |
FI20001000A (fi) * | 2000-04-27 | 2001-10-28 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely taajuusmoduloidun signaalin vastaanottamiseksi |
FI20002164A (fi) * | 2000-09-29 | 2002-03-30 | Nokia Corp | Frekvenssikonversio |
US20020118773A1 (en) * | 2001-02-26 | 2002-08-29 | Minasi David H. | System and method providing single channel in-phase and quadrature-phase generation |
US20020183033A1 (en) * | 2001-04-05 | 2002-12-05 | Sarnoff Corporation | Commutating image-reject mixer |
FR2824986B1 (fr) * | 2001-05-18 | 2003-10-31 | St Microelectronics Sa | Composant electronique permettant le decodage d'un canal de transmission radiofrequence vehiculant des informations numeriques codees, en particulier pour la telediffusion numerique par satellite |
KR100790858B1 (ko) | 2002-09-04 | 2008-01-02 | 삼성전자주식회사 | 시공유 i 채널 및 q 채널을 가진 직접변환 수신기 및수신방법 |
US7187736B2 (en) * | 2003-02-13 | 2007-03-06 | Motorola Inc. | Reducing interference in a GSM communication system |
US20060141924A1 (en) * | 2004-12-28 | 2006-06-29 | Stefan Mende | Stand-alone digital radio mondiale receiver device |
JP2009232206A (ja) | 2008-03-24 | 2009-10-08 | Toshiba Corp | 無線通信装置 |
WO2010027092A1 (ja) * | 2008-09-08 | 2010-03-11 | 日本電気株式会社 | 受信装置及び方法並びに信号供給装置及び方法 |
US8964821B2 (en) | 2011-10-14 | 2015-02-24 | Qualcomm Incorporated | Shared feedback for adaptive transmitter pre-distortion |
US9383433B2 (en) * | 2013-03-15 | 2016-07-05 | Autoliv Asp, Inc. | System and method for calibration and built-in self test of automobile radar system |
JP2015159374A (ja) * | 2014-02-21 | 2015-09-03 | ソニー株式会社 | 受信回路、および、受信装置 |
US9735894B2 (en) * | 2015-03-23 | 2017-08-15 | Intel IP Corporation | High performance receiver architecture and methods thereof |
US10797738B2 (en) * | 2018-10-26 | 2020-10-06 | Analog Devices, Inc. | Segmented receiver for wireless communications |
US11265034B1 (en) * | 2020-08-07 | 2022-03-01 | Hangzhou Geo-Chip Technology Co., Ltd. | Signal mixing circuit device and receiver |
US11855664B2 (en) | 2020-08-28 | 2023-12-26 | Keysight Technologies, Inc. | Signal receiver including digital image signal separation |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4545061A (en) * | 1962-09-28 | 1985-10-01 | Sylvania Electric Products Inc. | Synchronizing system |
US3614627A (en) * | 1968-10-15 | 1971-10-19 | Data Control Systems Inc | Universal demodulation system |
US4119926A (en) * | 1977-12-08 | 1978-10-10 | Nasa | Apparatus and method for stabilized phase detection for binary signal tracking loops |
US4320531A (en) * | 1979-04-02 | 1982-03-16 | Dimon Donald F | Time shared frequency conversion system |
US4321549A (en) * | 1980-05-06 | 1982-03-23 | The United States Of America As Represented By The Secretary Of The Navy | Switching quadrature detector |
-
1994
- 1994-10-12 US US08/321,501 patent/US5678222A/en not_active Expired - Fee Related
-
1995
- 1995-09-28 JP JP25126295A patent/JP3666686B2/ja not_active Expired - Fee Related
- 1995-10-09 GB GB9520579A patent/GB2294169B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
GB2294169A (en) | 1996-04-17 |
GB9520579D0 (en) | 1995-12-13 |
JPH08125565A (ja) | 1996-05-17 |
US5678222A (en) | 1997-10-14 |
GB2294169B (en) | 1999-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3666686B2 (ja) | 時分割ミクサ回路 | |
GB2324919A (en) | Modulation or frequency conversion by time sharing | |
JP3928898B2 (ja) | 集積イメージ阻止ミキサ | |
KR100665463B1 (ko) | 직접 변환 수신기 | |
US5303417A (en) | Mixer for direct conversion receiver | |
EP0877476B1 (en) | Down conversion mixer | |
US7477886B1 (en) | Cascading-synchronous mixer and method of operation | |
KR100619227B1 (ko) | 단일칩 시모스(cmos) 송신기/수신기 및브이시오(vco) 믹서 구조 | |
WO2005091493A1 (en) | Harmonic suppression mixer and tuner | |
JPH0691477B2 (ja) | Rf同調回路 | |
US6545516B2 (en) | Frequency conversion | |
KR19980065854A (ko) | 저주파신호 감쇄특성의 억제를 위한 무선수신기 및 그 억제방법 | |
US7085548B1 (en) | Harmonic mixer | |
JP2002198746A (ja) | 位相線形広帯域周波数変換 | |
JP2002300488A (ja) | デュアル型デジタルテレビジョンチューナ | |
CA2456658C (en) | A mixer circuit with image frequency rejection, in particular for an rf receiver with zero or low intermediate frequency | |
WO1992001337A1 (en) | Radio receivers | |
US6970687B1 (en) | Mixer | |
JP3399017B2 (ja) | 位相同期装置 | |
JP4245342B2 (ja) | ミクサ、受信装置及び送信装置 | |
JP2001217886A (ja) | 移相器 | |
US20040029544A1 (en) | Direct conversion circuit capable of eliminating distortion of base band signals | |
JPH0640605B2 (ja) | ミクサ回路 | |
JPS5947816A (ja) | 平衡形周波数混合器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040602 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040901 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |