JP4932572B2 - カップリングキャパシタを備える４位相電圧制御発振器 - Google Patents

Description

本発明は、カップリングキャパシタを備える４位相電圧制御発振器に関する。さらに詳しくは、本発明は、カップリングキャパシタを備えることによって、位相雑音及び位相エラー特性を同時に向上させることができ、低電力の発振も可能にする４位相電圧制御発振器に関する。

一般に、４位相電圧制御発振器は、大きさが互いに同じであり、位相が９０゜ずつ遅延された４個の信号を発生させるための回路であって、現在、直接変換方式を使用する送受信機に主に活用されている。

ここで、直接変換方式とは、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）信号を中間周波数（Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ：ＩＦ）を経ずに、直接基底帯域（ｂａｓｅｂａｎｄ）信号に変換させる方式であって、フィルタなど外部素子を減らすことができ、デジタル信号処理負担も減らすことができるため、最近研究が盛んに進められている。

一般的な４位相電圧制御発振器で４位相の信号に発振させる方式には、単一差動発振器の発振周波数を２分周器（Ｄｉｖｉｄｅ−ｂｙ−ｔｗｏ）を介して分けた後、Ｉ／Ｑ信号を発振する周波数分周方式と、抵抗キャパシタ（ＲＣ）と多位相フィルタ（ｐｏｌｙ ｐｈａｓｅ ｆｉｌｔｅｒ）を介して９０゜の位相差を作る方式の２種類の方式が広く知られている。

しかしながら、電子の方式は、高い発振周波数により電力消費量が多く、後者の方式は、受動素子を使用するため、信号損失が激しいため、出力端での増幅器が必要となる。

上述の方式の問題点を改善するために、最近多く用いられている方式として、カップリングトランジスタを介して２つの独立的な差動発振器から発振された信号を直接交差接続させた４位相カップリング方式がある。この方式は、相対的に低位相エラー及び低電力特性を有するので、高性能を必要とする無線送受信機設計（ＲＦ Ｔｒａｎｓｃｅｉｖｅｒ Ｄｅｓｉｇｎ）に多く適用されている。

既存の４位相カップリング方式で４位相を得る回路設計方式を述べると、以下のとおりである。

図１は、４位相カップリング方式の４位相電圧制御発振器を概略的に示すブロック図であって、図１に示すように、カップリング方式の４位相電圧制御発振器は、カップリングされた２つの遅延セル１１０、１３０で構成される。

さらに詳細には、第１遅延セル１１０の−及び＋出力端から出力された信号は、それぞれ第２遅延セル１３０の＋及び−入力端に印加される。また、第２遅延セル１３０の−及び＋出力端から出力された信号は、それぞれ第１遅延セル１１０の−及び＋入力端に印加される。

このような構成を取ることによって、第１遅延セル１１０の−及び＋出力端には、互いに大きさが同じであり、位相がそれぞれ９０゜及び２７０゜の信号が出力され、第２遅延セル１３０の＋及び−出力端には、それぞれ大きさが互いに同じであり、位相がそれぞれ０゜及び１８０゜の信号が出力される。

図２は、図１の４位相電圧制御発振器が含まれた無線送受信機の一般的な構造を示している。

図３は、従来の４位相電圧制御発振器を示す回路図であって、図３に示すように、第１及び第２遅延セル１１０、１３０は、それぞれ制御電圧Ｖ_ctrlにより出力信号の周波数を可変させる差動電圧制御発振器３１０、３３０、及び第１及び第２遅延セル１１０、１３０を接続させる第５〜第８ＮＭＯＳトランジスタＭ₅〜Ｍ₈で構成される。

このとき、前記第５〜第８ＮＭＯＳトランジスタＭ₅〜Ｍ₈は、差動電圧制御発振器３１０、３３０それぞれの出力を接続させるが、一対は平行に接続され、他の一対は交差接続される。

以下、これらの構成間の接続関係及び動作について説明する。

第１遅延セル１１０の差動電圧制御発振器３１０は、第１及び第２ＮＭＯＳトランジスタＭ₁、Ｍ₂、第１及び第２インダクターＬ₁、Ｌ₂、及び第１及び第２バラクタＣ_v1、Ｃ_v2を備え、第２遅延セル１３０の差動電圧制御発振器３３０は、第３及び第４ＮＭＯＳトランジスタＭ₃、Ｍ₄、第３及び第４インダクターＬ₃、Ｌ₄、及び第３及び第４バラクタＣ_v3、Ｃ_v4を備える。

前記第１〜第４ＮＭＯＳトランジスタＭ₁〜Ｍ₄は、差動電圧制御発振器３１０、３３０の負性抵抗（ｎｅｇａｔｉｖｅ ｒｅｓｉｓｔａｎｃｅ）を生成するためのものであって、互いに交差接続（ｃｒｏｓｓ ｃｏｕｐｌｅｄ）されている。

前記第１〜第４インダクターＬ₁〜Ｌ₄及び第１〜第４バラクタＣ_v1〜Ｃ_v4は、ＬＣタンクを構成し、印加される制御電圧Ｖ_ctrlに応じてＬＣタンクのインピーダンス値を可変させることによって、出力信号の周波数を変動させる。

図３に示すように、従来の４位相電圧制御発振器において、カップリングトランジスタの第５〜第８ＮＭＯＳトランジスタＭ₅〜Ｍ₈は、前記第１〜第４ＮＭＯＳトランジスタＭ₁〜Ｍ₄のドレインとソースとの間にそれぞれ並列接続される。具体的には、第５〜第８ＮＭＯＳトランジスタＭ₅〜Ｍ₈のドレインは、それぞれ第１〜第４ＮＭＯＳトランジスタＭ₁〜Ｍ₄のドレインに接続され、第５〜第８ＮＭＯＳトランジスタＭ₅〜Ｍ₈のソースは、それぞれ第１〜第４ＮＭＯＳトランジスタＭ₁〜Ｍ₄のソースに接続される。

また、第１遅延セル１１０の第５及び第６ＮＭＯＳトランジスタＭ₅、Ｍ₆のゲートには、第２遅延セル１３０の＋及び−出力信号Ｑ＋、Ｑ−が印加され、第２遅延セル１３０の第７及び第８ＮＭＯＳトランジスタＭ₇、Ｍ₈のゲートには、第１遅延セル１１０の−及び＋出力信号Ｉ−、Ｉ＋が印加される。

図３に示す従来の４位相電圧制御発振器は、比較的簡単な方法で大きさが互いに同じであり、位相が異なる４個の信号を出力することができるという長所を有する。

図４は、従来の他の４位相電圧制御発振器を示した回路図であって、図４に示すように、従来の他の４位相電圧制御発振器では、カップリングトランジスタの第５〜第８ＮＭＯＳトランジスタＭ₅〜Ｍ₈が第１〜第４ＮＭＯＳトランジスタＭ₁〜Ｍ₄に直列に接続されている。

具体的には、第５〜第８ＮＭＯＳトランジスタＭ₅〜Ｍ₈のドレインは、出力端に接続され、第５〜第８ＮＭＯＳトランジスタＭ₅〜Ｍ₈のソースは、第１〜第４ＮＭＯＳトランジスタＭ₁〜Ｍ₄のドレインに接続される。また、第５及び第６ＮＭＯＳトランジスタＭ₅、Ｍ₆のゲートには、第２遅延セル１３０の＋及び−出力信号Ｑ＋、Ｑ−がそれぞれ印加され、第７及び第８ＮＭＯＳトランジスタＭ₇、Ｍ₈のゲートには、第１遅延セル１１０の−及び＋出力信号Ｉ−、Ｉ＋がそれぞれ印加される。

図４に示す従来の４位相電圧制御発振器は、第５〜第８ＮＭＯＳトランジスタＭ₅〜Ｍ₈から発生する低周波雑音信号が出力信号の２倍の周波数に遷移されることにより、位相雑音特性が顕著に向上するという長所がある。

図５は、従来のさらに他の４位相電圧制御発振器を示した回路図であって、図５に示すように、従来の４位相電圧制御発振器は、第１及び第２遅延セル１１０、１３０を備える。

以下、これらの構成間の接続関係を詳細に説明する。

第１遅延セル１１０は、第１差動電圧制御発振器５１０、第１及び第２カップリングトランジスタＭ₅、Ｍ₆、及びテール電流ソースＩ_SSを備える。第１差動電圧制御発振器５１０は、電圧電源Ｖ_DD及びテール電流ソースＩ_SS間に接続され、印加される制御電圧Ｖｃｔｒｌに応じて、一定周波数の信号を出力する。

このとき、前記第１及び第２カップリングトランジスタＭ₅、Ｍ₆のドレインは、電圧電源Ｖ_DDに接続され、前記第１及び第２カップリングトランジスタＭ₅、Ｍ₆のソースは、互いに接続されて、テール電流ソースＩ_SSに接続され、前記第１及び第２カップリングトランジスタＭ₅、Ｍ₆のゲートには、第２遅延セル１３０の＋及び−出力信号Ｑ＋、Ｑ−が印加される。

前記第２遅延セル１３０は、第２差動電圧制御発振器５３０、第３及び第４カップリングトランジスタＭ₇、Ｍ₈、及びテール電流ソースＩ_SSを備える。前記第２差動電圧制御発振器５３０は、電圧電源Ｖ_DD及びテール電流ソースＩ_SS間に接続され、印加される制御電圧Ｖｃｔｒｌに応じて、一定周波数の信号を出力する。

このとき、前記第３及び第４カップリングトランジスタＭ₇、Ｍ₈のドレインは、電圧電源Ｖ_DDに接続され、前記第３及び第４カップリングトランジスタＭ₇、Ｍ₈のソースは、互いに接続されて、テール電流ソースＩ_SSに接続され、第３及び第４カップリングトランジスタＭ₇、Ｍ₈のゲートには、第１遅延セル１１０の−及び＋出力信号Ｉ−、Ｉ＋が印加される。

図５に示す４位相電圧制御発振器は、カップリングトランジスタＭ₅〜Ｍ₈のドレインが差動電圧制御発振器５１０、５３０のインダクターＬを経ずに直接電圧電源Ｖ_DDに接続されるため、高周波での電圧電源Ｖ_DDは、接地状態と実質的に等しくなって、カップリングトランジスタＭ₅〜Ｍ₈から発生する低周波雑音が動作周波数に遷移されないことから、位相雑音特性が向上するという長所を有する。

しかしながら、図３に示す従来の４位相電圧制御発振器は、カップリングトランジスタの低周波雑音が負性抵抗を発生させるスイッチングトランジスタの固有の雑音と共に、ＬＣタンクのインダクターに直接誘導されて、発振周波数に遷移されることによって、位相雑音特性を大きく低下させるという問題があった。

また、図４に示す従来の４位相電圧制御発振器は、改善された位相雑音特性に比べて、相対的に低い位相エラー特性を有し、カップリングトランジスタがスイッチングトランジスタに直列に接続されることによって、高電力で発振しなければならないという問題があった。

また、図５に示す従来の４位相電圧制御発振器は、低いカップリングにより、位相エラー特性がよくないという問題があった。

本発明は、上記の問題点を解決するために提案されたものであって、その目的は、カップリングキャパシタを含めることによって、位相雑音及び位相エラー特性を同時に向上させることができ、これにより、有無線を利用した送受信性能を向上させ得る４位相電圧制御発振器を提供することにある。

また、本発明の他の目的は、カップリングキャパシタを利用してＡＣ接地を形成することによって、トランジスタのトランスコンダクタンスを増加させることができ、これにより、低電力発振を可能にする４位相電圧制御発振器を提供することにある。

本発明の目的及び長所は、下記の説明により理解できるはずであり、本発明の実施の形態により、さらに明確に理解されるはずである。また、本発明の目的及び長所は、特許請求の範囲に記載の手段及びその組み合わせにより実現できることを容易に理解できるはずである。

上記の目的を達成すべく、本発明に係る４位相電圧制御発振器は、位相の互いに異なる第１及び第２位相信号を出力する第１遅延セル、及びそれぞれ前記第１及び第２位相信号に直交し、互いに異なる位相を有する第３及び第４位相信号を出力する第２遅延セルを備える４位相電圧制御発振器に関するもので、前記第１遅延セルは、電源が接続され、前記第１及び第２位相信号を出力する第１差動電圧制御発振器と、前記第１差動電圧制御発振器にそれぞれ接続された第１及び第２カップリングトランジスタと前記第１及び第２カップリングトランジスタにそれぞれ並列に接続されて接地された第１及び第２カップリングキャパシタが備えられて、前記出力される位相信号をカップリングさせる第１カップリング部と、を備え、前記第２遅延セルは、電源が接続され、前記第３及び第４位相信号を出力する第２差動電圧制御発振器と、前記第２差動電圧制御発振器にそれぞれ接続された第３及び第４カップリングトランジスタと、前記第３及び第４カップリングトランジスタにそれぞれ並列に接続されて接地された第３及び第４カップリングキャパシタが備えられて、前記出力される位相信号をカップリングさせる第２カップリング部と、を備える。

ここで、前記第１カップリング部が、第１端子、前記第１差動電圧制御発振器に接続する第２端子、及び前記接地端子に接続する第３端子を備え、前記第１端子に印加される前記第３位相信号の大きさに応じて、前記第２端子から前記第３端子に流れる電流の大きさが可変する第１カップリングトランジスタと、第１端子、前記第１差動電圧制御発振器に接続する第２端子、及び前記接地端子に接続する第３端子を備え、前記第１端子に印加される前記第４位相信号の大きさに応じて、前記第２端子から前記第３端子に流れる電流の大きさが可変する第２カップリングトランジスタと、前記第１カップリングトランジスタに並列に接続されて接地された第１カップリングキャパシタと、前記第２カップリングトランジスタに並列に接続されて接地された第２カップリングキャパシタと、を備える。

また、前記第１差動電圧制御発振器は、第１端子、前記第１位相信号が出力される第２端子、及び前記第１カップリングトランジスタの前記第２端子に接続する第３端子を備え、前記第１端子に印加される電圧に応じて、前記第２端子から前記第３端子に流れる電流の大きさが可変する第１トランジスタと、前記第１トランジスタの前記第２端子に接続する第１端子、前記第１トランジスタの前記第１端子に接続され、前記第２位相信号が出力される第２端子、前記第２カップリングトランジスタの第２端子に接続する第３端子を備え、前記第１端子に印加される電圧に応じて、前記第２端子から前記第３端子に流れる電流の大きさが可変する第２トランジスタと、前記第１及び第２トランジスタそれぞれの前記第２端子及び前記電源間に接続する第１ＬＣ共振回路と、を備える。

このとき、前記第１ＬＣ共振回路は、前記電源と前記第１トランジスタの前記第２端子との間に接続する第１インダクターと、前記電源と前記第２トランジスタの前記第２端子との間に接続する第２インダクターと、一方は、前記第１トランジスタの前記第２端子に接続され、他方には、出力される前記第１及び第２位相信号の周波数を制御するための第１制御電圧が印加される第１可変キャパシタと、一方は、前記第２トランジスタの前記第２端子に接続され、他方には、出力される前記第１及び第２位相信号の周波数を制御するための第１制御電圧が印加される第２可変キャパシタと、を備える。

このとき、前記第１及び第２トランジスタと前記第１及び第２カップリングトランジスタは、ＭＯＳトランジスタであり、前記第１端子は、ゲート、前記第２端子は、ドレイン、及び前記第３端子は、ソースであることを特徴とする。

前記第１及び第２可変キャパシタは、バラクタであることを特徴とする。

一方、前記第２カップリング部は、第１端子、前記第２差動電圧制御発振器に接続する第２端子、及び前記接地端子に接続する第３端子を備え、前記第１端子に印加される前記第２位相信号の大きさに応じて、前記第２端子から前記第３端子に流れる電流の大きさが可変する第３カップリングトランジスタと、第１端子、前記第２差動電圧制御発振器に接続する第２端子、及び前記接地端子に接続する第３端子を備え、前記第１端子に印加される前記第１位相信号の大きさに応じて、前記第２端子から前記第３端子に流れる電流の大きさが可変する第４カップリングトランジスタと、前記第３カップリングトランジスタに並列に接続されて接地された第３カップリングキャパシタと、前記第４カップリングトランジスタに並列に接続されて接地された第４カップリングキャパシタと、を備える。

また、前記第２差動電圧制御発振器は、第１端子、前記第３位相信号が出力される第２端子、及び前記第３カップリングトランジスタの前記第２端子に接続する第３端子を備え、前記第１端子に印加される電圧に応じて、前記第２端子から前記第３端子に流れる電流の大きさが可変する第３トランジスタと、前記第３トランジスタの前記第２端子に接続する第１端子、前記第３トランジスタの前記第１端子に接続され、前記第４位相信号が出力される第２端子、前記第４カップリングトランジスタの前記第２端子に接続される第３端子を備え、前記第１端子に印加される電圧に応じて、前記第２端子から前記第３端子に流れる電流の大きさが可変する第４トランジスタと、前記第３及び第４トランジスタそれぞれの前記第２端子及び前記電源間に接続する第２ＬＣ共振回路と、を備える。

このとき、前記第２ＬＣ共振回路は、前記電源と前記第３トランジスタの前記第２端子との間に接続する第３インダクターと、前記電源と前記第４トランジスタの前記第２端子との間に接続する第４インダクターと、一方は、前記第３トランジスタの前記第２端子に接続され、他方には、出力される前記第３及び第４位相信号の周波数を制御するための第２制御電圧が印加される第３可変キャパシタと、一方は、前記第４トランジスタの前記第２端子に接続され、他方には、出力される前記第３及び第４位相信号の周波数を制御するための第２制御電圧が印加される第４可変キャパシタと、を備える。

このとき、前記第３及び第４トランジスタと前記第３及び第４カップリングトランジスタは、ＭＯＳトランジスタであり、前記第１端子は、ゲート、前記第２端子は、ドレイン、及び前記第３端子は、ソースであることを特徴とする。

また、前記第３及び第４可変キャパシタは、バラクタであることを特徴とする。

上述のように、本発明による４位相電圧制御発振器は、カップリングキャパシタを備えることにより、トランジスタの非線形性を改善することができ、これにより、位相雑音特性も向上させ得るという効果がある。

また、カップリングキャパシタを備えることによって、カップリング強度が増加し、これにより、位相雑音特性の向上とともに、位相エラー特性も向上させ得るという効果がある。

また、本発明は、カップリングキャパシタを利用して、ＡＣ接地を形成することによって、トランジスタのトランスコンダクタンスを増加させることができ、これにより、低電力の発振を可能にするという効果がある。

上述の目的、特徴及び長所は、添付した図面と関連した以下の詳細な説明によりさらに明確になるはずであり、それにより、本発明の属する技術分野における通常の知識を有するものが、本発明の技術的思想を容易に実施できるはずである。

また、本発明を説明するにおいて、本発明と関連した公知技術に対する具体的な説明が本発明の要旨を不明にすると判断される場合には、その詳細な説明を省略する。

以下、添付した図面を参照して、本発明に係る好ましい一実施の形態を詳細に説明する。

本発明の一実施の形態に係る４位相電圧制御発振器は、８個の能動素子Ｍ_S1〜Ｍ_S4、Ｍ_C1〜Ｍ_C4を利用する。それぞれの能動素子は、ゲート、ソース、及びドレインを備える。このとき、能動素子は、ゲート及びソース間に印加される電圧の大きさ及び極性により、ドレインからソースに、またはその逆に流れる電流の大きさが決定されるという特性を有する。

このような能動素子には、バイポーラジャンクショントランジスタ（ＢＪＴ）、ジャンクション電界効果トランジスタ（ＪＦＥＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、及び金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）などがある。

ある能動素子は、ゲート、ソース、及びドレインの他に、ボディー端子をさらに備える特性を有する。ゲート及びボディー端子間に印加される電圧の大きさ及び極性に応じて、ソースからドレインに、またはその逆に流れる電流の量が決定されるという特性を有する。このような能動素子には、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などがある。

以下の説明では、ＭＯＳＦＥＴを中心に説明する。しかしながら、本発明は、ＭＯＳＦＥＴだけでなく、上記のような特性を有する全ての能動素子に適用できる。したがって、たとえ本明細書ではＭＯＳＦＥＴを中心に説明しているが、本発明の概念と範囲がＭＯＳＦＥＴに限定されるものではない。

また、以下の説明では、ｎタイプのＭＯＳＦＥＴを利用した実施の形態を中心に説明する。しかしながら、これは説明の便宜のためのものであって、本発明がＭＯＳＦＥＴの特定タイプに限定されるものではなく、ｐタイプのＭＯＳＦＥＴ素子を利用するか、ｐタイプとｎタイプ全てを利用して実質的に同じ動作を行うように具現できるということは当業者にとって自明である。

図６は、本発明の一実施の形態に係る４位相電圧制御発振器の詳細回路図を示したものであって、図６に示すように、本発明の一実施の形態に係る４位相電圧制御発振器は、第１及び第２遅延セル６１０、６３０を備える。

前記第１遅延セル６１０は、大きさが実質的に同じであり、位相差が実質的に９０゜の＋及び−同相（ｉｎ−ｐｈａｓｅ）Ｉ＋、Ｉ−信号を出力し、前記第２遅延セル６３０は、互いに大きさが実質的に同じであり、位相差が実質的に９０゜の＋及び−直交位相（ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）Ｑ＋、Ｑ−信号を出力する。

図６に示すように、前記第１遅延セル６１０及び第２遅延セル６３０は、互いにカップリングされており、前記第１遅延セル６１０には、前記第２遅延セル６３０の出力信号、すなわち、＋及び−直交位相信号の第３及び第４位相信号Ｑ＋、Ｑ−が印加され、前記第２遅延セル６３０には、前記第１遅延セル６１０の出力信号、すなわち、−及び＋同相信号の第２及び第１位相信号Ｉ−、Ｉ＋が印加される。

前記第１遅延セル６１０は、第１差動電圧制御発振器６１５と第１カップリング部６２０を備える。

このとき、前記第１差動電圧制御発振器６１５は、電源Ｖ_DDが接続され、前記第１及び第２位相信号Ｉ＋、Ｉ−を出力する。

また、前記第１カップリング部６２０は、前記第１差動電圧制御発振器６１５にそれぞれ接続された第１及び第２カップリングトランジスタＭ_C1、Ｍ_C2と前記第１及び第２カップリングトランジスタＭ_C1、Ｍ_C2にそれぞれ並列に接続されて接地された第１及び第２カップリングキャパシタＣ_C1、Ｃ_C2が備えられて、前記出力される位相信号Ｉ＋、Ｉ−、Ｑ＋、Ｑ−をカップリングさせる。

一方、前記第２遅延セル６３０は、第２差動電圧制御発振器６３５と第２カップリング部６４０を備える。

このとき、前記第２差動電圧制御発振器６３５は、電源Ｖ_DDが接続され、前記第３及び第４位相信号Ｑ＋、Ｑ−を出力する。

また、前記第２カップリング部６４０は、前記第２差動電圧制御発振器６３５にそれぞれ接続された第３及び第４カップリングトランジスタＭ_C3、Ｍ_C4と前記第３及び第４カップリングトランジスタＭ_C3、Ｍ_C4にそれぞれ並列に接続されて接地された第３及び第４カップリングキャパシタＣ_C3、Ｃ_C4が備えられて、前記出力される位相信号Ｉ＋、Ｉ−、Ｑ＋、Ｑ−をカップリングさせる。

上述の前記第１及び第２カップリング部６２０、６４０は、２つの差動電圧制御発振器６１５、６３５の出力位相信号を互いにカップリングする機能を果たす。

すなわち、図６に示すように、前記第１及び第２カップリングトランジスタＭ_C1、Ｍ_C2には、第３及び第４位相信号Ｑ＋、Ｑ−が印加され、前記第３及び第４カップリングトランジスタＭ_C3、Ｍ_C4には、第２及び第１位相信号Ｉ−、Ｉ＋が印加されることにより、前記第１及び第２カップリング部６２０、６４０は、２つの差動電圧制御発振器６１５、６３５の出力を１つは直接接続し、残りの１つは交差接続しており、これにより、前記２つの差動電圧制御発振器６１５、６３５が９０゜の位相差を有する４位相信号Ｉ＋、Ｉ−、Ｑ＋、Ｑ−を発生させるように、前記２つの差動電圧制御発振器６１５、６３５をカップリングさせる機能を果たす。

以下、これらの構成間の接続関係及び動作について説明する。但し、前記第２遅延セル６３０の構成は、前記第１遅延セル６１０の構成と実質的に同じであるため、以下では、前記第１遅延セル６１０を中心に説明する。

前記第１遅延セル６１０の第１カップリング部６２０は、第１及び第２カップリングトランジスタＭ_C1、ＭＣ２と第１及び第２カップリングキャパシタＣ_C1、Ｃ_C2を備えている。

ここで、前記第１カップリングトランジスタＭ_C1は、ドレイン端子が前記第１差動電圧制御発振器６１５に接続され、ソース端子が接地されており、ゲート端子に前記第３位相信号Ｑ＋が印加されて、前記第３位相信号Ｑ＋の大きさにより、ドレイン端子からソース端子に流れる電流の大きさが可変する。

また、前記第２カップリングトランジスタＭ_C2は、ドレイン端子が前記第１差動電圧制御発振器６１５に接続され、ソース端子が接地されており、ゲート端子に前記第４位相信号Ｑ−が印加されて、前記第４位相信号Ｑ−の大きさにより、ドレイン端子からソース端子に流れる電流の大きさが可変する。

また、前記第１カップリングキャパシタＣ_C1は、前記第１カップリングトランジスタＭ_C1に並列に接続されて接地されており、前記第２カップリングキャパシタＣ_C2は、前記第２カップリングトランジスタＭ_C2に並列に接続されて接地されている。

上記のように、前記第１カップリングキャパシタ及び前記第２カップリングキャパシタＣ_C1、Ｃ_C2を利用してＡＣ接地を形成することによって、トランスコンダクタンスを増加させることができ、これにより、本発明による４位相電圧制御発振器は、低電力の発振が可能になるという利点を有する。

一方、前記第１遅延セル６１０の前記第１差動電圧制御発振器６１５は、第１及び第２トランジスタＭ_S1、Ｍ_S2と第１ＬＣ共振回路６２５を備えている。

ここで、前記第１トランジスタＭ_S1は、ドレイン端子から前記第１位相信号Ｉ＋が出力され、ソース端子が前記第１カップリングトランジスタＭ_C1のドレイン端子に接続され、ゲート端子に印加される電圧に応じて、ドレイン端子からソース端子に流れる電流の大きさが可変する。

また、前記第２トランジスタＭ_S2は、ゲート端子が前記第１トランジスタのドレイン端子に接続され、ドレイン端子が前記第１トランジスタＭ_S1のゲート端子に接続され、ドレイン端子から前記第２位相信号Ｉ−が出力され、ソース端子が前記第２カップリングトランジスタＭ_C2のドレイン端子に接続される。

このとき、前記第２トランジスタＭ_S2は、前記ゲート端子に印加される電圧に応じて、ドレイン端子からソース端子に流れる電流の大きさが可変する。

上述の第１及び第２トランジスタＭ_S1、Ｍ_S2は、負性抵抗を発生させる機能を果たし、前記第１及び第２トランジスタＭ_S1、Ｍ_S2のドレイン端子とゲート端子をクロスカップル（ｃｒｏｓｓ ｃｏｕｐｌｅｄ）させることによって、前記発生した負性抵抗を前記第１ＬＣ共振回路６２５に提供する。

また、前記第１ＬＣ共振回路６２５は、第１及び第２インダクターＬ₁、Ｌ₂と第１及び第２可変キャパシタＣ_V1、Ｃ_V2を備え、前記インダクター及び可変キャパシタを互いに共振させて、発振信号が出力されるようにする。

このとき、発振信号の周波数は、前記第１ＬＣ共振回路６２５のインピーダンス値に応じて可変するが、第１制御電圧Ｖ_tune1により前記第１及び第２可変キャパシタＣ_V1、Ｃ_V2のキャパシタンス値が可変することによって、前記第１ＬＣ共振回路６２５のインピーダンス値が可変し、これにより、出力信号の周波数が変動し得るため、出力信号の周波数を制御することができる。

ここで、前記第１インダクターＬ₁は、前記電源Ｖ_DDと前記第１トランジスタＭ_S1のドレイン端子間に接続され、前記第２インダクターＬ₂は、前記電源Ｖ_DDと前記第２トランジスタＭ_S2のドレイン端子間に接続される。

また、前記第１可変キャパシタＣ_V1は、その一方が前記第１トランジスタＭ_S1のドレイン端子に接続され、他方には、前記第１及び第２位相出力信号Ｉ＋、Ｉ−を制御するための第１制御電圧Ｖ_tune1が印加される。

また、前記第２可変キャパシタＣ_V1は、その一方が前記第２トランジスタＭ_S2のドレイン端子に接続され、他方には、前記第１及び第２位相出力信号Ｉ＋、Ｉ−を制御するための第１制御電圧Ｖ_tune1が印加される。

このとき、前記第１及び第２可変キャパシタＣ_V1、Ｃ_V2には、電子同調用、バリキャップダイオード（ｖａｒｉｃａｐ ｄｉｏｄｅ）、バラクタ（ｖａｒａｃｔｏｒ）などを使用することができるが、本発明は、無線システムまたは各種の有無線通信送受信機構造に使用されるため、マイクロ波帯域に適当なバラクタを使用することが好ましい。

図７は、本発明のカップリングトランジスタの部分回路図を示したものであって、トランジスタＭ_SWとカップリングトランジスタＭ_Cとの接点ｘにカップリングキャパシタＣ_Cが前記カップリングトランジスタＭ_Cに並列に接続されている部分を示している。

図７に示すように、図７の部分回路は、前記トランジスタＭ_SW及び前記カップリングトランジスタＭ_Cを介して、９０゜の位相差を有する電圧制御発振器の出力信号Ｉ＋、Ｑ＋が印加される。このとき、前記トランジスタＭ_S1を介して流れる電流をＩ₁、前記カップリングトランジスタＭ_C1を流れる電流をＩ₂、前記カップリングキャパシタＣ_Cを介して流れる充放電電流をＩ_Cとする。

図８ａ及び図８ｂは、図７のｘノードでの電流の波形を示したグラフであって、図８ａは、カップリングキャパシタのない場合の電流の波形を示し、図８ｂは、カップリングキャパシタのある場合の電流の波形を示している。

図８ａに示すように、カップリングキャパシタＣ_Cのない場合には、Ｉ₁とＩ₂は等しくなり、この電流は、前記トランジスタＭ_SWと前記カップリングトランジスタＭ_Cが同時にオンに切り替わるときにのみ流れることができ、同時にオンに切り替わらないときには、電流の経路が形成されないから、任意の経路に流れざるをえないため、これにより、前記トランジスタＭ_SW及びカップリングトランジスタＭ_Cの線形性は減少する。

また、発振信号の周期がＴであると、ノードｘでの電流の流れは、その周期が半Ｔ／２に減少して、２番目の高調波成分が強くなり、これにより、電圧制御発振器の非線形性は全体的に増加するようになる。

このような非線形性の増加は、ＬＣ共振回路の位相雑音特性を顕著に減少させる原因となる。

しかしながら、図７のように、カップリングキャパシタＣ_cをトランジスタＭ_SWとカップリングトランジスタＭ_Cとの接点ｘに追加する場合、このような問題を解決することができる。

図８ｂに示すように、カップリングキャパシタＣ_Cを追加した場合、トランジスタＭ_SWのみがオンに切り替わる場合には、カップリングキャパシタＣ_cは、Ｉ₁により充電される。これに対し、カップリングトランジスタＭ_Cのみがオンに切り替わる場合には、前記Ｉ₁により充電されたカップリングキャパシタＣ_Cにより放電されて、Ｉ₂が流れるようになる。

したがって、カップリングキャパシタＣ_Cが備えられた本発明は、前記２つのトランジスタのうち、何れか１つのみがオンに切り替わるときにも独立的な電流経路を形成するようになり、これにより、発振周波数によるスイッチング動作が円滑になる。これは、高調波を介した相互干渉を防止して、トランジスタＭ_SW及びカップリングトランジスタＭ_Cの低周波雑音がＬＣ共振回路に遷移することを防止できるため、トランジスタの非線形性を改善することができ、これにより、位相雑音特性も向上させ得るという利点があるようにする。

図９は、図３及び図４に示す従来の４位相電圧制御発振器と本発明の４位相電圧制御発振器との位相雑音特性をシミュレーションしたグラフである。

図９に示すように、本発明による４位相電圧制御発振器は、カップリングキャパシタを含めることによって、従来の４位相電圧制御発振器より向上した位相雑音特性を有していることを確認することができる。しかしながら、一般に、位相雑音特性と位相エラー特性はトレードオフ（ｔｒａｄｅ−ｏｆｆ）関係にあるため、カップリングキャパシタを含めることが位相エラーにどんな影響を及ぼしているかを考慮しなければならない。

図１０は、本発明のカップリングキャパシタ値に応じる位相雑音の変化と位相エラーの変化をシミュレーションしたグラフである。

位相エラー特性とイメージバンド抑制比（Ｉｍａｇｅ ｒｅｊｅｃｔｉｏｎ ｒａｔｉｏ）は、比例関係にあるため、位相エラー特性は、イメージバンド抑制比でも表現されることができ、これにより、図１０では、位相エラーの変化をイメージバンド抑制比の変化で示している。

図１０に示すように、本発明は、キャパシタンス値が５ｐＦ程度のカップリングキャパシタを備えたとき、最適の位相雑音及び位相エラー特性を有することを確認することができた。

これを通じて、最適のキャパシタンスを有したカップリングキャパシタを選択して、これを本発明に含める場合、位相雑音及び位相エラー特性を同時に改善できることが分かる。

前記言及した内容は、次の式１で証明できる。

ここで、Ｇ_mcはトランスコンダクタンス、ｍはカップリング強度、ｄφは位相エラーを示す。

カップリングキャパシタは、カップリングトランジスタを流れる電流の独立した経路を形成させる機能を果たすため、カップリングトランジスタのトランスコンダクタンスＧ_mcを増加させ、これにより、前記式１によりカップリング強度ｍは増加する。

また、前記式１を説明すると、カップリング強度ｍが大きいほど、位相エラーｄφが減少するため、結果的にカップリングキャパシタが追加されることによって、全体的な位相エラー特性を向上させることができる。

上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更を行うことが可能であり、このような置換、変更なども特許請求の範囲に属するものである。

４位相カップリング方式の４位相電圧制御発振器を概略的に示すブロック図である。 図１の４位相電圧制御発振器が備えられた無線送受信機の一般的な構造を示した図である。 従来の４位相電圧制御発振器を示した回路図である。 従来の他の４位相電圧制御発振器を示した回路図である。 従来のさらに他の４位相電圧制御発振器を示した回路図である。 本発明の一実施の形態に係る４位相電圧制御発振器の詳細回路図である。 本発明のカップリングトランジスタの部分回路図である。 図７のｘノードでの電流の波形を示したグラフであって、カップリングキャパシタのないときの電流の波形を示したグラフである。 図７のｘノードでの電流の波形を示したグラフであって、カップリングキャパシタのあるときの電流の波形を示したグラフである。 図３及び図４に示す従来の４位相電圧制御発振器と本発明の４位相電圧制御発振器の位相雑音特性をシミュレーションしたグラフである。 本発明のカップリングキャパシタ値に応じる位相雑音の変化と位相エラーの変化をシミュレーションしたグラフである。

符号の説明

６１０ 第１遅延セル
６１５ 第１差動電圧制御発振器
６２０ 第１カップリング部
６２５ 第１ＬＣ共振回路
６３０ 第２遅延セル
６３５ 第２差動電圧制御発振器
６４０ 第２カップリング部
６４５ 第２ＬＣ共振回路
Ｍ_S1〜Ｍ_S4 トランジスタ
Ｍ_C1〜Ｍ_C4 カップリングトランジスタ
Ｃ_C1〜Ｃ_C4 カップリングキャパシタ

Claims (7)

1. 第１ＬＣ共振回路と前記第１ＬＣ共振回路から出力される発振周波数を差動増幅して出力する第１トランジスタ及び第２トランジスタとからなる第１差動電圧制御発振器と、前記第1差動電圧制御発振器に連結される第１カップリング部とを備え、位相が互いに異なる第１及び第２位相信号を出力する第１遅延セルと、
   第２ＬＣ共振回路と前記第２ＬＣ共振回路から出力される発振周波数を差動増幅して出力する第３トランジスタ及び第４トランジスタとからなる第２差動電圧制御発振器と、前記第２差動電圧制御発振器に連結される第２カップリング部とを備え、前記第１及び第２位相信号に直交し、位相が互いに異なる第３及び第４位相信号を出力する第２遅延セルを含み、
   前記第1トランジスタは、
   第１端子、前記第１位相信号が出力される第２端子、及び第３端子を備え、前記第１端子に印加される電圧に応じて、前記第２端子と前記第３端子との間に流れる電流の大きさを決定し、
   前記第２トランジスタは、
   前記第１トランジスタの前記第２端子に接続する第１端子、前記第１トランジスタの前記第１端子に接続され、前記第２位相信号が出力される第２端子、及び第３端子を備え、前記第１端子に印加される電圧に応じて、前記第２端子と前記第３端子との間に流れる電流の大きさを決定し、
   前記第３トランジスタは、
   第１端子、前記第３位相信号が出力される第２端子、及び第３端子を備え、前記第１端子に印加される電圧に応じて、前記第２端子と前記第３端子との間に流れる電流の大きさを決定し、
   前記第４トランジスタは、
   前記第３トランジスタの前記第２端子に接続する第１端子、前記第３トランジスタの前記第１端子に接続され、前記第４位相信号が出力される第２端子、及び第３端子を備え、前記第１端子に印加される電圧に応じて、前記第２端子と前記第３端子との間に流れる電流の大きさを決定し、
   前記第１カップリング部は、
   前記第３位相信号が印加される第１端子、前記第１トランジスタの前記第３端子に連結される第２端子、及び接地端子に連結される第３端子を備え、前記第３位相信号の大きさに応じて、前記第２端子と前記第３端子との間に流れる電流の大きさを決定する第１カップリングトランジスタと、
   一方は、前記第１カップリングトランジスタの前記第２端子に連結され、他方は、接地端子に連結される第１カップリングキャパシタと、
   前記第４位相信号が印加される第１端子、前記第２トランジスタの前記第３端子に連結される第２端子、及び接地端子に連結される第３端子を備え、前記第４位相信号の大きさに応じて、前記第２端子と前記第３端子との間に流れる電流の大きさを決定する第２カップリングトランジスタと、
   一方は、前記第２カップリングトランジスタの前記第２端子に連結され、他方は、接地端子に連結される第２カップリングキャパシタとを含み、
   前記第２カップリング部は、
   前記第２位相信号が印加される第１端子、前記第３トランジスタの前記第３端子に連結される第２端子、及び接地端子に連結される第３端子を備え、前記第２位相信号の大きさに応じて、前記第２端子と前記第３端子との間に流れる電流の大きさを決定する第３カップリングトランジスタと、
   一方は、前記第３カップリングトランジスタの前記第２端子に連結され、他方は、接地端子に連結される第３カップリングキャパシタと、
   前記第１位相信号が印加される第１端子、前記第４トランジスタの前記第３端子に連結される第２端子、及び接地端子に連結される第３端子を備え、前記第１位相信号の大きさに応じて、前記第２端子と前記第３端子との間に流れる電流の大きさを決定する第４カップリングトランジスタと、
   一方は、前記第４カップリングトランジスタの前記第２端子に連結され、他方は、接地端子に連結される第４カップリングキャパシタとを含む、４位相電圧制御発振器。
2. 前記第１ＬＣ共振回路は、
   一方は、電源に連結され、他方は、前記第１トランジスタの前記第２端子に連結される第１インダクターと、
   一方は、前記電源に連結され、他方は、前記第２トランジスタの前記第２端子に連結される第２インダクターと、
   一方は、前記第１トランジスタの前記第２端子に接続され、他方には、前記第１及び第２位相信号の周波数を制御するための第１制御電圧が印加される第１可変キャパシタと、
   一方は、前記第２トランジスタの前記第２端子に接続され、他方には、前記第１可変キャパシタの他方に連結されると共に、前記第１及び第２位相信号の周波数を制御するための第１制御電圧が印加される第２可変キャパシタと、を備える請求項１に記載の４位相電圧制御発振器。
3. 前記第２ＬＣ共振回路は、
   一方は、電源に連結され、他方は、前記第３トランジスタの前記第２端子に連結される第３インダクターと、
   一方は、前記電源に連結され、他方は、前記第４トランジスタの前記第２端子に連結される第４インダクターと、
   一方は、前記第３トランジスタの前記第２端子に接続され、他方には、前記第３及び第４位相信号の周波数を制御するための第２制御電圧が印加される第３可変キャパシタと、
   一方は、前記第４トランジスタの前記第２端子に接続され、他方には、前記第３可変キャパシタの他方に連結されると共に、前記第３及び第４位相信号の周波数を制御するための第２制御電圧が印加される第４可変キャパシタと、を備える請求項１に記載の４位相電圧制御発振器。
4. 前記第１及び第２トランジスタと前記第１及び第２カップリングトランジスタは、ＭＯＳトランジスタであり、前記第１端子は、ゲート、前記第２端子は、ドレイン、及び前記第３端子は、ソースであることを特徴とする請求項２に記載の４位相電圧制御発振器。
5. 前記第１及び第２可変キャパシタは、バラクタであることを特徴とする請求項２に記載の４位相電圧制御発振器。
6. 前記第３及び第４トランジスタと前記第３及び第４カップリングトランジスタは、ＭＯＳトランジスタであり、前記第１端子は、ゲート、前記第２端子は、ドレイン、及び前記第３端子は、ソースであることを特徴とする請求項３に記載の４位相電圧制御発振器。
7. 前記第３及び第４の可変キャパシタは、バラクタであることを特徴とする請求項３に記載の４位相電圧制御発振器。

Images