JP5171603B2 - Pll回路、及び無線機 - Google Patents
Pll回路、及び無線機 Download PDFInfo
- Publication number
- JP5171603B2 JP5171603B2 JP2008330652A JP2008330652A JP5171603B2 JP 5171603 B2 JP5171603 B2 JP 5171603B2 JP 2008330652 A JP2008330652 A JP 2008330652A JP 2008330652 A JP2008330652 A JP 2008330652A JP 5171603 B2 JP5171603 B2 JP 5171603B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output terminal
- terminal
- differential signal
- terminal connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 80
- 239000003990 capacitor Substances 0.000 claims description 27
- 238000001914 filtration Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 239000000284 extract Substances 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 239000013642 negative control Substances 0.000 description 4
- 239000013641 positive control Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 238000006880 cross-coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005068 transpiration Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
IEEE Biomedical Circuits and Systems Conference, 2007. pp. 63−66
110・・・位相比較器(PFD)
120・・・チャージポンプ(CP)
130・・・ループフィルタ(LF)
140,240・・・発振器(QVCO)
150・・・加算器
160・・・分周器(DIV)
311,312,410・・・アンテナ
321,322,420・・・バンドパスフィルタ
331,430・・・低雑音増幅器
332・・・パワーアンプ
341〜344,440,451,452・・・ミキサ
351〜354,461,462・・・ローパスフィルタ
Claims (11)
- 第一差動信号を生成する第一発振部と、前記第一差動信号と90度の位相差をもつ第二差動信号を生成する第二発振部と、を有する電圧制御発振器と、
前記第一及び第二差動信号の各正相信号を加算し前記第一及び第二差動信号の各逆相信号を加算して生成した第三差動信号を入力し、前記第三差動信号を分周して分周信号を出力する分周器と、
前記分周信号の位相と基準信号の位相とを比較する位相比較器と、
前記位相比較器の比較結果に基づいて、電流を生成するチャージポンプと、
前記電流をフィルタリングし、前記電圧制御発振器を制御する制御電圧を生成するループフィルタと、
を具備することを特徴とするPLL回路。 - 第一差動信号を生成する第一発振部と、前記第一差動信号と90度の位相差をもつ第二差動信号を生成する第二発振部と、を有する電圧制御発振器と、
前記第一差動信号の2乗信号及び第二差動信号の2乗信号である第三差動信号を入力し、前記第三差動信号を分周して分周信号を出力する分周器と、
前記分周信号の位相と基準信号の位相とを比較する位相比較器と、
前記位相比較器の比較結果に基づいて、電流を生成するチャージポンプと、
前記電流をフィルタリングし、前記電圧制御発振器を制御する制御電圧を生成するループフィルタと、
を具備することを特徴とするPLL回路。 - 前記第一及び第二発振部は、それぞれ複数のトランジスタを有し、前記トランジスタのソース端子から前記2乗信号を生成することを特徴とする請求項2に記載するPLL回路。
- 前記第一発振部は、
前記第一差動信号の正相信号を出力する第一出力端子と、
前記第一差動信号の逆相信号を出力する第二出力端子と、
前記第一差動信号の2乗信号を出力する第五出力端子と、
前記第一及び第二出力端子に接続され、インダクタと容量とを有し、前記第一差動信号を生成する第一共振部と、
ドレイン端子が前記第一出力端子に接続され、ゲート端子が前記第二出力端子に接続され、ソース端子が前記第五出力端子に接続される第一MOSトランジスタと、
ドレイン端子が前記第二出力端子に接続され、ゲート端子が前記第一出力端子に接続され、ソース端子が前記第三出力端子に接続される第二MOSトランジスタと、
ドレイン端子が前記第一出力端子に接続され、ゲート端子に前記第二差動信号の逆相信号が印加され、ソース端子が前記第五出力端子に接続される第三MOSトランジスタと、
ドレイン端子が前記第二出力端子に接続され、ゲート端子に前記第二差動信号の正相信号が印加され、ソース端子が前記第五出力端子に接続される第四MOSトランジスタと、
を備え、
前記第二発振部は、
前記第二差動信号の正相信号を出力する第三出力端子と、
前記第二差動信号の逆相信号を出力する第四出力端子と、
前記第二差動信号の2乗信号を出力する第六出力端子と、
前記第三および第四出力端子に接続され、インダクタと容量とを有し、前記第二差動信号を生成する第二共振部と、
ドレイン端子が前記第三出力端子に接続され、ゲート端子が前記第四出力端子に接続され、ソース端子が前記第六出力端子に接続される第五MOSトランジスタと、
ドレイン端子が前記第四出力端子に接続され、ゲート端子が前記第三出力端子に接続され、ソース端子が前記第六出力端子に接続される第六MOSトランジスタと、
ドレイン端子が前記第三出力端子に接続され、ゲート端子に前記第一発振信号の正相信号が印加され、ソース端子が前記第六出力端子に接続される第七MOSトランジスタと、
ドレイン端子が前記第四出力端子に接続され、ゲート端子に前記第二発振信号の逆相信号が印加され、ソース端子が前記第六出力端子に接続される第八MOSトランジスタと、
を備えることを特徴とする請求項3に記載するPLL回路。 - 前記第一及び第二差動信号の各正相信号を加算し、前記第一及び第二差動信号の各逆相信号を加算して、前記第三差動信号を生成する加算器をさらに有することを特徴とする請求項1に記載するPLL回路。
- 前記第一発振部は、
前記第一差動信号の正相信号を出力する第一出力端子と、
前記第一差動信号の逆相信号を出力する第二出力端子と、
前記第一及び第二出力端子に接続され、インダクタと容量とを有し、前記第一差動信号を生成する第一共振部と、
ドレイン端子が前記第一出力端子に接続され、ゲート端子が前記第二出力端子に接続される第一MOSトランジスタと、
ドレイン端子が前記第二出力端子に接続され、ゲート端子が前記第一出力端子に接続される第二MOSトランジスタと、
ドレイン端子が前記第一出力端子に接続され、ゲート端子に前記第二差動信号の逆相信号が印加される第三MOSトランジスタと、
ドレイン端子が前記第二出力端子に接続され、ゲート端子に前記第二差動信号の正相信号が印加される第四MOSトランジスタと、
を備え、
前記第二発振部は、
前記第二差動信号の正相信号を出力する第三出力端子と、
前記第二作動信号の逆相信号を出力する第四出力端子と、
前記第三出力端子及び前記第四出力端子に接続され、インダクタと容量とを有し、前記第二差動信号を生成する共振部と、
ドレイン端子が前記第三出力端子に接続され、ゲート端子が前記第四出力端子に接続される第五MOSトランジスタと、
ドレイン端子が前記第四出力端子に接続され、ゲート端子が前記第三出力端子に接続される第六MOSトランジスタと、
ドレイン端子が前記第三出力端子に接続され、ゲート端子に前記第一差動信号の正相信号が印加される第七MOSトランジスタと、
ドレイン端子が前記第四出力端子に接続され、ゲート端子に前記第一差動信号の逆相信号が印加される第八MOSトランジスタと、
を備えることを特徴とする請求項5に記載するPLL回路。 - 無線信号を受信するアンテナと、
前記無線信号を増幅し、増幅信号を生成する増幅器と、
請求項1に記載のPLL回路と、
前記第一差動信号と前記増幅信号とを乗算し、第一受信信号を生成する第一ミキサ回路と、
前記第二差動信号と前記増幅信号とを乗算し、第二受信信号を生成する第二ミキサ回路と、
を備えることを特徴とする無線機。 - 無線信号を受信するアンテナと、
前記無線信号を増幅し、増幅信号を生成する増幅器と、
請求項2に記載のPLL回路と、
前記第一差動信号と前記増幅信号とを乗算し、第一受信信号を生成する第一ミキサ回路と、
前記第二差動信号と前記増幅信号とを乗算し、第二受信信号を生成する第二ミキサ回路と、
を備えることを特徴とする無線機。 - 前記PLL回路は、前記第一差動信号の2乗信号及び前記第二差動信号の2乗信号を生成し、
前記第一及び第二差動信号の2乗信号と、前記増幅信号とをそれぞれ乗算し、差動信号である中間周波信号を生成する第三ミキサ回路をさらに有し、
前記第一及び第二ミキサ回路は、前記第一及び第二差動信号と、前記中間周波信号とをそれぞれ乗算し、前記第一及び第二受信信号を生成すること
を特徴とする請求項8に記載する無線機。 - 前記PLL回路の前記第一および第二発振部は、それぞれ複数のトランジスタを有し、
前記トランジスタのソース端子から前記2乗信号を生成すること
を特徴とする請求項9に記載する無線機。 - 前記第一発振部は、
前記第一差動信号の正相信号を出力する第一出力端子と、
前記第一差動信号の逆相信号を出力する第二出力端子と、
前記2乗信号を出力する第五出力端子と、
前記第一及び第二出力端子に接続され、インダクタと容量とを有し、前記第一差動信号を生成する第一共振部と、
ドレイン端子が前記第一出力端子に接続され、ゲート端子が前記第二出力端子に接続され、ソース端子が前記第五出力端子に接続される第一MOSトランジスタと、
ドレイン端子が前記第二出力端子に接続され、ゲート端子が前記第一出力端子に接続され、ソース端子が前記第三出力端子に接続される第二MOSトランジスタと、
ドレイン端子が前記第一出力端子に接続され、ゲート端子に前記第二差動信号の逆相信号が印加され、ソース端子が前記第五出力端子に接続される第三MOSトランジスタと、
ドレイン端子が前記第二出力端子に接続され、ゲート端子に前記第二差動信号の正相信号が印加され、ソース端子が前記第五出力端子に接続される第四MOSトランジスタと、
を備え、
前記第二発振部は、
前記第二差動信号の正相信号を出力する第三出力端子と、
前記第二差動信号の逆相信号を出力する第四出力端子と、
前記2乗信号を出力する第六出力端子と、
前記第三および第四出力端子に接続され、インダクタと容量とを有し、前記第二差動信号を生成する第二共振部と、
ドレイン端子が前記第三出力端子に接続され、ゲート端子が前記第四出力端子に接続され、ソース端子が前記第六出力端子に接続される第五MOSトランジスタと、
ドレイン端子が前記第四出力端子に接続され、ゲート端子が前記第三出力端子に接続され、ソース端子が前記第六出力端子に接続される第六MOSトランジスタと、
ドレイン端子が前記第三出力端子に接続され、ゲート端子に前記第一発振信号の正相信号が印加され、ソース端子が前記第六出力端子に接続される第七MOSトランジスタと、
ドレイン端子が前記第四出力端子に接続され、ゲート端子に前記第二発振信号の逆相信号が印加され、ソース端子が前記第六出力端子に接続される第八MOSトランジスタと、
を備えることを特徴とする請求項10に記載する無線機。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008330652A JP5171603B2 (ja) | 2008-12-25 | 2008-12-25 | Pll回路、及び無線機 |
US12/558,771 US7911281B2 (en) | 2008-12-25 | 2009-09-14 | PLL circuit and radio communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008330652A JP5171603B2 (ja) | 2008-12-25 | 2008-12-25 | Pll回路、及び無線機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010154270A JP2010154270A (ja) | 2010-07-08 |
JP5171603B2 true JP5171603B2 (ja) | 2013-03-27 |
Family
ID=42284151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008330652A Expired - Fee Related JP5171603B2 (ja) | 2008-12-25 | 2008-12-25 | Pll回路、及び無線機 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7911281B2 (ja) |
JP (1) | JP5171603B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101750414B1 (ko) | 2011-01-13 | 2017-06-23 | 삼성전자주식회사 | 디지털 위상 주파수 검출기, 이를 포함하는 디지털 위상 고정 루프 및 디지털 위상 주파수 검출 방법 |
TW201233048A (en) * | 2011-01-18 | 2012-08-01 | Nat Univ Chung Cheng | Quadrature phase voltage control oscillator |
WO2013141837A1 (en) * | 2012-03-19 | 2013-09-26 | Taner Sumesaglam | Self-biased oscillator |
US8873339B2 (en) * | 2012-08-10 | 2014-10-28 | Tensorcom, Inc. | Method and apparatus for a clock and signal distribution network for a 60 GHz transmitter system |
WO2018163405A1 (ja) * | 2017-03-10 | 2018-09-13 | 三菱電機株式会社 | Iq信号源 |
EP3675362B1 (en) * | 2017-09-19 | 2021-10-27 | Mitsubishi Electric Corporation | Local oscillator |
US10903823B2 (en) * | 2018-09-29 | 2021-01-26 | Qualcomm Incorporated | Oscillation signal production |
CN112436838B (zh) * | 2020-11-11 | 2023-03-14 | 华南理工大学 | 压控振荡装置和无线收发机 |
US11368143B1 (en) | 2021-02-17 | 2022-06-21 | International Business Machines Corporation | Multiphase signal generator |
CN113300707A (zh) * | 2021-06-02 | 2021-08-24 | 东南大学 | 一种应用于gnss的低相位噪声双频频率合成器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100555733B1 (ko) * | 2004-02-14 | 2006-03-03 | 삼성전자주식회사 | 차동 및 직교 고조파 신호를 발생하는 전압 제어 발진기 |
US7075377B2 (en) * | 2004-06-10 | 2006-07-11 | Theta Microeletronics, Inc. | Quadrature voltage controlled oscillators with phase shift detector |
JP3954059B2 (ja) * | 2004-10-21 | 2007-08-08 | シャープ株式会社 | 発振器、通信装置 |
US7696797B1 (en) * | 2005-03-31 | 2010-04-13 | Schnaitter William N | Signal generator with output frequency greater than the oscillator frequency |
KR100756031B1 (ko) * | 2006-04-10 | 2007-09-05 | 삼성전기주식회사 | 커플링 캐패시터를 포함한 4위상 전압제어발진기 |
-
2008
- 2008-12-25 JP JP2008330652A patent/JP5171603B2/ja not_active Expired - Fee Related
-
2009
- 2009-09-14 US US12/558,771 patent/US7911281B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100164633A1 (en) | 2010-07-01 |
US7911281B2 (en) | 2011-03-22 |
JP2010154270A (ja) | 2010-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5171603B2 (ja) | Pll回路、及び無線機 | |
US9154143B2 (en) | Semiconductor device | |
US7471939B2 (en) | Multiplier and radio communication apparatus using the same | |
US6833769B2 (en) | Voltage controlled capacitive elements having a biasing network | |
US7454185B2 (en) | Wideband I/Q signal generation device | |
US20070026816A1 (en) | High frequency synthesizer circuits and methods | |
CN104160627A (zh) | 电压控制振荡器、信号发生装置以及电子设备 | |
CN104734695A (zh) | 信号发生器、电子系统以及产生信号的方法 | |
US7755444B2 (en) | Polar modulation apparatus and method using FM modulation | |
US6801585B1 (en) | Multi-phase mixer | |
US20040032303A1 (en) | Oscillator transmission circuit and radio apparatus | |
KR102493910B1 (ko) | 임피던스 변환과 함께 메타 물질 송신 라인 개념을 활용하는 광대역 분산 차동 전력 증폭기 | |
US8369446B2 (en) | Transmitter | |
US10944360B2 (en) | Local oscillator | |
US10594342B1 (en) | Power amplifying system and associated power amplifying method for bluetooth device | |
US11206051B2 (en) | Digital offset frequency generator based radio frequency transmitter | |
US20090278615A1 (en) | Voltage controlled oscillator including inter-terminal connection and trap circuit | |
US20140036970A1 (en) | Transceiver with sub - sampling based frequency synthesizer | |
JP6615406B2 (ja) | Iq信号源 | |
JP3801493B2 (ja) | 局部発振器を用いた送受信装置 | |
CN116366055A (zh) | 锁相环和射频通信装置 | |
WO2008121521A1 (en) | Phase noise compensated voltage controlled oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |