JP2005505965A

JP2005505965A - 多相電圧制御発振器

Info

Publication number: JP2005505965A
Application number: JP2003533428A
Authority: JP
Inventors: エル．ブッシュマン、マイケル; イー．コネル、ローレンス
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 2001-10-01
Filing date: 2002-09-26
Publication date: 2005-02-24
Also published as: KR100909538B1; WO2003030351A3; CN1565076B; EP1481471A2; WO2003030351A2; CN1565076A; TW595089B; EP1481471A4; US6657502B2; KR20040039471A; US20030062960A1

Abstract

複数の電圧制御可能な相互コンダクタンス位相ドライバ（１０２、１０４、１０６、１０８）を含む多相電圧制御発振器（ＶＣＯ、１００）。各ドライバ（１０２、１０４、１０６、１０８）の出力部は、４つの発振器位相の１つを供給し、その４つの位相の内２つを入力として受信する。各ドライバ（１０２、１０４、１０６、１０８）は、反転増幅器（１３２、１３４、１３６、１３８）の対に対応する。増幅器（１３２、１３４、１３６、１３８）は、Ｎ型ＦＥＴ（ＮＦＥＴ、１５２）及びＰ型ＦＥＴ（ＰＦＥＴ、１５４）を含む単純な反転器（１５０）であってよい。相互コンダクタンスは、電源電圧（Ｖｄｄ）を上昇又は下降することによって制御される。

Description

【技術分野】
【０００１】
本発明は、電圧制御発振器に関し、特に、集積回路チップ上に形成された直交電圧制御発振器に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ）は良く知られている。通常の従来技術によるＶＣＯは、可同調タンク回路、即ち、バッファを駆動するコンデンサ（Ｃ）と並列のインダクタ（Ｌ）、例えば、反転器であって、基本周波数（Ｔ_０）で発振し、電圧可同調動作範囲を有する。理想的には、ＶＣＯ出力周波数は、発振器に印加される制御電圧に直接且つ直線的に比例する。発振器動作周波数は、Ｌ又はＣを変化させることによって変更し得る。一般的に、可同調タンク回路ＶＣＯは、最も信頼性の高いＶＣＯである。
【０００３】
完全に集積化したＬＣタンクＶＣＯは、極めて広い同調範囲を実現するために、通常、バンドスイッチング技術又は更に多数のＶＣＯを必要とする。インダクタやコンデンサなどの個別構成要素は、高価であり又かさばる。更に、これらの個別構成要素を集積回路に取り付けると、集積回路が複雑になる。従って、通常の集積回路チップＶＣＯは、単純な発振器、又は、例えば、リング発振器等、オンチップに形成して含み得る他の回路をベースにしている。しかしながら、リング発振器は、特に安定ではなく、また、チップの周囲条件や動作条件に極めて敏感である。
【０００４】
更に、このようなリング発振器ベースの集積ＶＣＯの出力電圧スイングは、一定ではないが、出力周波数に対して直線的な関係がある。同調範囲を大きくするために、設計者は、ＶＣＯ動作スペクトルの低周波数端で出力信号が小さくなることを容認しなければならない。これらの低出力信号レベルによって、発振器の性能が低下し、雑音感受性が増大する。
【０００５】
従って、同調範囲が広く、また、その同調範囲に渡って出力信号レベルが大きい完全に集積化した直交（quadrature:クアドラチュア）ＶＣＯに対するニーズが存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、インダクタを含まず、好適には、直交ＶＣＯとして知られているタイプの、単一の集積回路チップ上に完全に集積可能な多相電圧制御発振器（ＶＣＯ）である。特に、本発明の直交ＶＣＯは、通常ＣＭＯＳと呼ばれる相補絶縁ゲート電界効果トランジスタ（ＦＥＴ）技術で実現し得る。一般的に、直交ＶＣＯは、互いに９０度位相がずれている少なくとも２つの出力信号、即ち、正弦位相と余弦位相を生成する。
【課題を解決するための手段】
【０００７】
従って、本発明のＶＣＯは、雑音が小さく、周波数範囲が広く、完全に集積可能なＣＭＯＳ直交ＶＣＯであり、全周波数範囲において出力電圧スイングが大きい。このＶＣＯの好適な同調範囲は、１２００ＭＨｚから２０００ＭＨｚに達っし、出力電圧スイングは、全範囲において、デジタル回路を駆動するのに充分な程大きい。更に、このＶＣＯは、独特の合成器ループをサポートする２重同調ポートを含む。
【発明を実施するための最良の形態】
【０００８】
前述の及び他の目的、側面及び利点は、図面を参照しつつ、以下の好適な実施形態の詳細説明から良く理解されるであろう。
図１は、好適な実施形態による直交ＶＣＯ１００を示すブロック図であり、直交ＶＣＯ１００は、電圧制御可能な相互コンダクタンス位相ドライバ１０２、１０４、１０６、１０８を含む。本実施形態において、各電圧制御可能な相互コンダクタンス位相ドライバ１０２、１０４、１０６、１０８の出力は、４発振器位相の１位相を供給する。各電圧制御可能な相互コンダクタンス位相ドライバ１０２、１０４、１０６、１０８は、４位相の内の２位相をブロック入力として受信する。本発明は、用途が直交ＶＣＯに限定されず、Ｎ位相の発振器を実現するために用いることができ、各位相は、制御可能な相互コンダクタンス機能ブロックによって生成され、本明細書において以下に述べるように、出力位相からブロック入力を適切に選択する。
【０００９】
図２は、図１の電圧制御可能な相互コンダクタンス位相ドライバ１０２、１０４、１０６、１０８に対応するＶＣＯ１００構築用の基本位相ドライバ１１０を示す。各基本位相ドライバ１１０は、２重相互コンダクタンス反転増幅器１１２、１１４を含む。抵抗器１１６及びコンデンサ１１８は、電流加算出力ノード１２０において、単極・位相シフトインピーダンスを形成する。相互コンダクタンス増幅器１１２、１１４は、入力制御電圧Ｖ_１、Ｖ_２に応答して電流Ｖ_１ｇｍ_１、Ｖ_２ｇｍ_２を生成する。
【００１０】
図３Ａ及び３Ｂから分かるように、相互コンダクタンス増幅器１１２、１１４に供給された入力電圧Ｖ_１、Ｖ_２は、位相と大きさを有するベクトルと見なし得る。電流ベクトルＶ_１ｇｍ_１、Ｖ_２ｇｍ_２は、そこから生じ、また、位相ドライバ出力部である電流加算ノード１２０で加算される。説明を簡単にするために、コンデンサ１１８をゼロ、従ってＸ_ｃ＝４とすると、電流ベクトルは、出力インピーダンス（Ｒ）になり、その結果、出力電圧ベクトルは、（Ｖ_１ｇｍ_１＋Ｖ_２ｇｍ_２）Ｒとなる。図３Ａに示すように、入力電圧ベクトルが、振幅が等しく、また、直交していると、合成出力電圧ベクトルは、直交から４５度位相がずれ、また、反転される。更に、図３Ｂに示すように、出力ベクトルの大きさと位相は、双方共、相互コンダクタンス増幅器利得ｇｍ_１及びｇｍ_２を制御することによって、制御可能に変更し得る。
【００１１】
図４Ａ及び４Ｂは、極座標形式で単極加算インピーダンスの大きさと位相をそれぞれ示す。位相シフトは、ゼロ（０）ラジアンでゼロ（０）であり、また、周波数が無限大に近づくにつれて、マイナス９０度（−９０°）即ち−Ｂ／２ラジアンに近づく。大きさは、０ラジアンにおいて、最大であり、Ｒに等しく、また、周波数が大きくなり無限大に近づくにつれて０になる。３ｄｂ点は、Ｔ＝１／ＲＣで生じ、これは、４５度位相シフトに対応する。図４Ｃは、個々の制御可能な相互コンダクタンス機能ブロックの極座標での（コンデンサ１１８を含む）加算インピーダンスの伝達関数を示す。任意の周波数でのベクトルインピーダンスは、原点で生じ、その特定の周波数に対応する点の弧１１２上で終わる。
【００１２】
図５Ａ及び５Ｂは、図４Ｃの加算インピーダンス極座標グラフを図３Ａ及び３Ｂのベクトル図に重ね合わせて得られた電圧制御可能な相互コンダクタンス位相ドライバ１０２、１０４、１０６、１０８のベクトル伝達関数を示す。加算インピーダンスの０°における位相シフトベクトルは、弧１２２に対応する弧１２４、１２６を有する出力電圧ベクトル（Ｖ_１ｇｍ_１＋Ｖ_２ｇｍ_２）Ｒの大きさと位相に写像される。直交入力ベクトル並びにｇｍ_１及びｇｍ_２の値を具体的に組み合わせる場合、直交出力ベクトルに対応する加算インピーダンスの極座標グラフ上に固有の周波数が存在する。従って、上述した様に、ｇｍ_１＝ｇｍ_２の場合、直交出力ベクトルは、図５Ａのように、Ｔ_ｃ＝１／ＲＣで４５度位相シフトに対応する。従って、ｇｍ_１及びｇｍ_２の値を制御することによって、位相ドライバの直交周波数が制御されると、直交周波数は、０から無限大に変化し得る。従って、図１の例にある各位相ドライバ１０２、１０４、１０６、１０８の場合、入力電圧Ｖ_１は、結果的に得られる出力ベクトルに対して、１８０度位相がずれており、また、入力Ｖ_２は、−９０度位相がずれている。この解析から、どのブロックの出力信号が、どのブロックの入力部に渡されるか選択するのは簡単なことである。
【００１３】
図６は、図１のブロック図１００に対応する好適な実施形態による直交ＶＣＯ１３０を示す更に詳細なブロック図である。各電圧制御可能な相互コンダクタンス位相ドライバ１０２、１０４、１０６、１０８は、１対の制御可能な相互コンダクタンス反転増幅器１３２、１３４、１３６、１３８にそれぞれ対応する。更に、制御可能な相互コンダクタンス反転増幅器１３２’、１３２’’、１３４’、１３４’’、１３６’、１３６’’、及び１３８’、１３８’’の各対は、図２における反転相互コンダクタンス増幅器１１２、１１４の対の１つに対応するが、添え字は対応関係を示す。従って、各対１３２、１３４、１３６、１３８は、図２について本明細書において上述した様に、それぞれ個々の出力部１４０、１４２、１４４、又は１４６で加算されるそれぞれの電流及び位相を供給する。
【００１４】
図７Ａ乃至７Ｃは、制御可能な相互コンダクタンス反転増幅器の例を示す。図７Ａは、Ｎ型ＦＥＴ（ＮＦＥＴ）１５２及びＰ型ＦＥＴ（ＰＦＥＴ）１５４を含む単純な反転器１５０を示す。ＮＦＥＴ１５２のソースは、低電源電圧又は負電源電圧、例えば、接地、Ｖ_ｌｏｗ又はＶ_ｓｓに接続される。ＰＦＥＴ１５４のソースは、高電源電圧又は正電源電圧Ｖ_ｈｉ又はＶ_ｄｄに接続される。ＮＦＥＴ１５２のドレインは、反転器出力部１５６においてＰＦＥＴ１５４のドレインに接続される。反転器への入力部は、ＮＦＥＴ１５２のゲート及びＰＦＥＴ１５４のゲートの共通接続部に接続される。この反転器１５０の相互コンダクタンスは、電源電圧、特に、Ｖ_ｄｄを変化することによって変更し得る。
【００１５】
図７Ａの単純な反転器１５０を小信号用相互コンダクタンス増幅器として用いる場合、ｋを、ＰＦＥＴ１５４とＮＦＥＴ１５２間における移動度−酸化物容量積の比とすると、出力電流は、下式で与えられる。
【００１６】
【数１】

これらの積を正規化すると、
【００１７】
【数２】

反転器１５０の相互コンダクタンス利得は、下式で与えられる。
【００１８】
【数３】

従って、反転器１５０の相互コンダクタンス利得は、反転器デバイス１５２、１５４の正規化幅対長さ比に正比例する。レール電圧（Ｖ_ｄｄ及びＶ_ｓｓ）においてＶＣＯの出力飽和を回避するために、トポロジ制約（ｇｍ_２／ｇｍ_１）＃２を侵害しないことに注意しなければならない。このことは、ｇｍ_１及びｇｍ_２反転器に対して異なるデバイスサイズを選択し、ｇｍ_２反転器のデバイスをｇｍ_１反転器の２倍（即ち、幅が２倍又は長さが半分）の大きさにし、また、ｇｍ_１反転器の電源電圧をＶ_ｄｄに固定することによって実現される。次に、ｇｍ_２反転器の電源電圧をレール電圧以下に制限することによって、結果的に得られるＶＣＯが安定する。各反転器から見える出力インピーダンスは、下式で表される反転器出力コンダクタンスに並列な出力部における寄生容量である。
Ｚ（ｓ）＝１／｛（ｇ_ｎ＋ｇ_ｐ）＋ｓＣ｝
従って、この例の場合、４つの反転器１３２’、１３４’、１３６’、１３８’のｇｍはｇｍ_１に固定され、一方、残りの４つの反転器１３２’’、１３４’’、１３６’’、１３８’’は、それらの電源電圧を調整することによって制御されるｇｍ_２の可変ｇｍを有する。Ｖ_ｈｉとＶ_ｌｏとの間に接続して、単純な反転器１５０をｇｍ_２反転器１３２’’、１３４’’、１３６’’、１３８’’の代わりに用いると、利点と不利な点の双方がある。利点は、ｇｍ_２反転器利得によって出力信号が過剰駆動されないとすると、ＶＣＯ出力電圧スイングが大きいままである、即ち、電源電圧レベルに対してフルレンジのままである。不利な点は、特に低周波数において、ｇｍ_２反転器の出力部での大きな信号スイングは、ｇｍ_１反転器の入力部の信号に対して位相がずれることである。ｇｍ_２反転器のＰＦＥＴ１５４へのソース（制御）電圧Ｖ_ｈｉが、Ｖ_ｄｄ未満である場合、ｇｍ_１反転器からの出力は、Ｖ_ｈｉを超過することがあり、このため、出力信号からの電流が、ｇｍ_２反転器出力部に流れ込み、また、ＰＦＥＴ１５４のドレインからソースに流れ、出力電圧をクランプする。このことを回避するために、ｇｍ_１反転器の最小電源電圧を制限しなければならない。この単純な反転器１５０を直交ＶＣＯに用いる場合の他の欠点は、制御電圧も電源電圧だということである。従って、制御電圧は、本質的に発振器電源であるため、発振器電流をも供給できなければならない。このことは、ｇｍ_２反転器１３２’’、１３４’’、１３６’’、１３８’’を、図７Ｂの反転器１６０で置き換えることによって解決し得る。
【００１９】
図７Ｂは、ＮＦＥＴ１５２及びＰＦＥＴ１５４に対応するＮＦＥＴ１６２及びＰＦＥＴ１６４を含む、図７Ａのものと同様な、第２の制御可能な相互コンダクタンス反転増幅器１６０を示す。更に、ＰＦＥＴ１６６が、ＰＦＥＴ１６４のソースと高電源電圧Ｖ_ｄｄとの間で、ドレインからソースへ、ＰＦＥＴ１６４に直列接続される。ＰＦＥＴ１６６のゲートは、バイアス制御電圧Ｖ_ＣＯＮで制御される。この制御可能な相互コンダクタンス反転増幅器１６０の場合、電源電圧は一定に保持でき、相互コンダクタンスは、ＰＦＥＴ１６６の電流を変化することによって、即ち、Ｖ_ＣＯＮを変化することによって変更し得る。ＰＦＥＴ１６４のソースでの電圧は、ＰＦＥＴ１６６が供給する電流の関数であり、また従って、ＰＦＥＴ１６６のゲートでのバイアス制御電圧Ｖ_ＣＯＮの関数である。
【００２０】
上述した低周波数制限は、各機能ブロックの加算ノードにおける切換可能なコンデンサ（図示せず）を用いて克服し得る。各加算ノードの位相シフトは、そのノードのおける合計容量の関数であることから、容量を大きくすると、低周波数で位相シフトが生じるため、発振周波数が下がる。
【００２１】
図７Ｃは、第３の制御可能な相互コンダクタンス反転増幅器１７０を示す。ＮＦＥＴ１７２は、ＮＦＥＴ１５２、１６２に対応する。図７Ｃの制御可能な相互コンダクタンス反転増幅器１７０は、図７Ｂの制御可能な相互コンダクタンス反転増幅器１６０と同様であり、直列のＰＦＥＴ１６４、１６６は各々並列のＰＦＥＴ対で置き換えられている。ＰＦＥＴ１６４は、並列のＰＦＥＴ１７４、１７６に対応し、ＰＦＥＴ１６６は、並列のＰＦＥＴ１７８、１８０に対応する。ＰＦＥＴ１７４、１７８は、Ｖ_ｄｄと出力部との間に直列接続される。また、ＰＦＥＴ１７６、１８０は、Ｖ_ｄｄと出力相互コンダクタンスとの間に直列接続され、この出力相互コンダクタンスは、それぞれＰＦＥＴ１７８、１８０のゲートに接続された２つの個別の相互コンダクタンス制御バイアス電圧Ｖ_ＣＯＮ１及びＶ_ＣＯＮ２によって制御される。オプションとして、ＰＦＥＴ１７４と１７８との間の接続点は、ＰＦＥＴ１７６と１８０との間の接続点１８２に接続し得る。このオプションの接続で、ＰＦＥＴ１７４、１７６は、単一のＰＦＥＴ（図示せず）で置き換え得る。
【００２２】
図７Ｃの多重制御電圧で制御可能な相互コンダクタンス反転増幅器１７０は、ＶＣＯの多ポートステアリング制御が望ましい用途に有用である。本明細書において上述した様に、個々の反転器のｇｍは、結果的に得られる反転器電流を生成する電源電圧と組み合わせたデバイスサイズの関数である。上述した発振器の解析から、重ね合わせ及び並列ＰＦＥＴ１７４、１７６、１７８、１８０の電流ベクトルを用いて、実効相互コンダクタンスは、並列デバイスの個々の相互コンダクタンスを加算することによって求め得る。並列ＰＦＥＴ１７４、１７６及びＰＦＥＴ１７８、１８０の実効デバイスサイズ比を、反転器１６０におけるＰＦＥＴ１６４、１６６のそれと同じに維持することによって、ｚ_ｐ１６６＝ｚ_ｐ１７８＋ｚ_ｐ１８０である。
【００２３】
従って、ＰＦＥＴ１７８、１８０に対するＰＦＥＴ１７４、１７６のデバイスサイズ比を制御することによって、各ポートの相対的な感受性を制御する。これ以外の感受性制御は、ＰＦＥＴ１７４、１７８の共通ドレイン／ソース接続を１８２においてＰＦＥＴ１７６、１８０に選択的に接続することによって利用可能である。
【００２４】
上述した実施形態の場合、各位相ドライバの直交出力は、実質的に０から無限大まで変化する一方で、発振器トポロジが、直交ＶＣＯの周波数範囲に制約を課すことに留意されたい。これらの周波数範囲の制約は、ＶＣＯを更に厳密に数学的に解析すると更に明らかになる。各機能ブロックの正規化された周波数に依存する伝達関数、入力ベクトル、及び出力ベクトルは、指数形式で記述すると、次の様になる。
【００２５】
【数４】

ここで、Ｎは、発振器位相の数であり、ｎ＝１、２、３、・・・、Ｎである。
上述した好適な直交発振器の場合、Ｎ＝４であり、また、必要な位相シフトは、Ｂ／２ラジアンである。全ての機能ブロックが同じであるため、ｎ＝１の場合について説明する。位相必要要件は、次の様になる。
−π／２＝−ａｔａｎ（ｇｍ_１／ｇｍ_２）＋∠Ｚ（ω_０）
アークタンジェント項（ａｔａｎ（ｇｍ_１／ｇｍ_２））は、ｇｍの変動に対応する位相シフトであり、第２項（∠Ｚ（ω_０））は、加算インピーダンス極に対応する位相シフトである。後者の位相シフトを求めると、∠Ｚ（ω_０）＝ａｔａｎ（−ωＲＣ）となる。
代入すると、発振条件を満たす周波数は、以下の通りである。
ω_０＝ω_ｃ×（ｇｍ_２／ｇｍ_１）、ここで、ω_ｃ＝１／ＲＣであり、
従って、ω_０／ω_ｃ＝ｇｍ_２／ｇｍ_１である。
【００２６】
直交発振器の場合、入力及び出力電圧ベクトルの振幅は全て等しく、また、利得必要要件は、下式から求め得る。
【００２７】
【数５】

従って、コーナ加算インピーダンス周波数で表すと、
【００２８】
【数６】

次に、周波数比に対する上述のｇｍ比の同一性を用いて、発振に対する必要要件は、下式で与えられる。
１＜＝ｇｍ_１×Ｒ、及び、ω_０＝ｇｍ_２／Ｃである。
次に、発振器ループを解析すると、各基本機能ブロック入力の伝達関数は、以下の通りである。
【００２９】
【数７】

２ブロック入力間の唯一の差異は、ｇｍ_１及びｇｍ_２であり、これらは、比Ｍ＝ｇｍ_２／ｇｍ_１によって記述される。このブロックの伝達関数は、一般伝達関数Ｈ（ｓ）、直交入力Ｉ（ｓ）及びＱ（ｓ）並びにそれらの補数で記述し得る。従って、発振器関数は、４つの連立方程式で記述し得る。
【００３０】
【数８】

出力モード伝達関数は、入力信号Ｘ（ｓ）をＱ（ｓ）の補数に挿入して下式を得ることによって求め得る。
【００３１】
【数９】

上式においてＨ（ｓ）を置き換えて解くと、伝達関数極は、下式で与えられる。
【００３２】
【数１０】

従って、安定な発振の利得必要要件、１＝ｇｍ_１Ｒから、本明細書において上述した様に求められた極は、以下で生じる。
【００３３】
【数１１】

（ｇｍ_２／ｇｍ_１）＞２の場合、右半分のｓ平面に単一実数極が存在するため、
追加の制約が、好適なトポロジから生じる。極が右半分のｓ平面にあるという不安定さを回避するために、制約ｇｍ_２／ｇｍ_１、＃２が満足されなければならず、これによって上限の発振器周波数が２／ＲＣに制限される。
【００３４】
好適な直交ＶＣＯのＱは、開ループ３ｄＢ帯域幅から求め得る。従って、図１のＶＣＯ１００のトポロジをフィードバック付き２段差分回路と見なすと、上述した直交式Ｉ（ｓ）及び
【００３５】
【数１２】

を用いて、各段の開ループ伝達関数を求め得る。
Ｑ（ｓ）及びその補数
【００３６】
【数１３】

を差動入力とし、Ｉ（ｓ）及びその補数
【００３７】
【数１４】

を出力とすると、単一段の伝達関数は、下式で表される。
【００３８】
【数１５】

上記からＨ（ｓ）を置き換えると、この式は下式となる。
【００３９】
【数１６】

従って、２つのカスケード接続の差分ブロックに対する開ループ伝達関数は、次のようになる。
【００４０】
【数１７】

従って、分母の２次方程式のＱは、ｇｍ_１Ｒ＞１の時、１／２である。しかしながら、このことは、固有周波数がＶＣＯの周波数ではないため、特に何か情報を与えるものではない。ｇｍ_１Ｒ＝１の時、この回路は、本質的に下式の形式による１対のカスケード接続された積分器である。
【００４１】
【数１８】

差分出力を交差結合して入力に供給することによって、この回路は、利得１の周波数で、この場合、ｇｍ_２／Ｃラジアンで発振する。
【００４２】
図８Ａ乃至８Ｄは、それぞれ４、５、６、及び９位相を表す多相電圧制御発振器の例を示す概略図である。特に、図８Ａの４位相ＶＣＯ１３０は、図６の直交ＶＣＯ１３０に直接対応する。個々の相互コンダクタンス増幅器は、矢印１９０で表され、また、各々、個々の用途に応じて、反転又は非反転である。更に、交差結合相互コンダクタンス増幅器は、頭が２つの矢印１９２で表され、他の個々の相互コンダクタンス増幅器は、頭が１つの矢印１９４で表される。図８Ａ及び８Ｃのように、ＶＣＯが偶数の位相を供給する場合、交差結合の相互コンダクタンス増幅器が含まれるが、他方、図８Ｂ及び８Ｄの例のように、ＶＣＯが奇数の位相を供給する場合、交差結合の相互コンダクタンス増幅器は含まれないことに留意されたい。
【００４３】
図８Ａ乃至８Ｄから分かるように、ＶＣＯ構成は、発振器位相の数が増えるに伴って、更に複雑になる。また、各々個々の数の位相を生成する２つ以上の構成を利用可能にすることができる。
【００４４】
一般的に、各位相ドライバは、３６０°／Ｎだけ分離したＮ個の位相の内、１つの位相を駆動する。これらの位相には、ｋ＝０乃至Ｎ−１のｋの値を割当てることができ、ここで、ｔ_０には、０°の値が割当てられ、Φ_ｋ＝ｋ×３６０°／Ｎである。従って、位相ドライバの入力／出力空間は、集合｛０、１、・・・、Ｎ−１｝であり、位相ドライバ入力ｘ及びｙの可能な値を指定すると、ｘ及びｙは、以下の式の解を必然的に生じる。即ち、位相ドライバ出力ｋ＝０の場合、Ｍ＝ｘ＋ｙＭｏｄＮ、及び、０＜Ｍ＜である。加算インピーダンスによる位相シフトは、２_Ｎ＝−Ｍ×３６０°／（２Ｎ）、例えば、図６及び図８Ａの４位相発振器例では−４５度であり、図８Ｂの５位相発振器例では−３６度である。位相ドライバは、反転又は非反転の相互コンダクタンス増幅器のいずれでもよい。従って、任意の位相ドライバ出力ｋに対して、対応する入力は、ｘ＋ｋＭｏｄＮ、及び、ｙ＋ｋＭｏｄＮである。
【００４５】
利点として、この好適な実施形態による発振器は、インダクタを必要とせず、従って、従来の同調回路Ｑが無い。受動要素すなわちＲ及びＣ等の場合、Ｑが、蓄積されたエネルギを消費したエネルギで除したものに等しいという簡単な定義で、回路Ｑを記述し得る。並列ＲＣ回路の場合、Ｑ＝Ｔ_０ＲＣである。Ｔ_０＝Ｍ／ＲＣであり、従って、Ｑ＝Ｍ又は反転器の相互コンダクタンス比である。
【００４６】
本発明について、好適な実施形態に基づき説明したが、当業者は認識されるように、本発明は、添付の請求項の精神と範囲内において修正を加えても実施し得るものである。
【図面の簡単な説明】
【００４７】
【図１】好適な実施形態による直交ＶＣＯの機能ブロック図。
【図２】図１のＶＣＯの構築に用いる電圧制御可能な相互コンダクタンス位相ドライバの基本構成を示す図。
【図３Ａ】相互コンダクタンス増幅器に供給される入力ベクトルＶ_１及びＶ_２と、電流加算出力ノードにおける結果的に得られる電流ベクトルＶ_１ｇｍ１及びＶ_２ｇｍ２との関係を示す図。
【図３Ｂ】相互コンダクタンス増幅器に供給される入力ベクトルＶ_１及びＶ_２と、電流加算出力ノードにおける結果的に得られる電流ベクトルＶ_１ｇｍ１及びＶ_２ｇｍ２との関係を示す図。
【図４Ａ】単極加算インピーダンスの大きさ及び位相成分のボード図。
【図４Ｂ】単極加算インピーダンスの大きさ及び位相成分のボード図。
【図４Ｃ】個々の電圧制御可能な相互コンダクタンス位相ドライバの加算インピーダンスの伝達関数を極座標で示す図。
【図５Ａ】図４Ｃの加算インピーダンス極座標グラフを図３Ａ及び３Ｂのベクトル図に重ね合わせて得られた電圧制御可能な相互コンダクタンス位相ドライバのベクトル伝達関数を示す図。
【図５Ｂ】図４Ｃの加算インピーダンス極座標グラフを図３Ａ及び３Ｂのベクトル図に重ね合わせて得られた電圧制御可能な相互コンダクタンス位相ドライバのベクトル伝達関数を示す図。
【図６】好適な実施形態による直交ＶＣＯを更に詳細に示すブロック図。
【図７Ａ】電圧制御可能な相互コンダクタンス反転器の例を示す図。
【図７Ｂ】電圧制御可能な相互コンダクタンス反転器の例を示す図。
【図７Ｃ】電圧制御可能な相互コンダクタンス反転器の例を示す図。
【図８Ａ】４位相を表す多相電圧制御発振器の例を示す概略図。
【図８Ｂ】５位相を表す多相電圧制御発振器の例を示す概略図。
【図８Ｃ】６位相を表す多相電圧制御発振器の例を示す概略図。
【図８Ｄ】９位相を表す多相電圧制御発振器の例を示す概略図。

Claims

同じ発振器周波数の複数の位相を供給する電圧制御発振器（ＶＣＯ）であって、前記ＶＣＯは、各々発振器位相を駆動する複数の位相ドライバを含み、各位相ドライバは、電圧制御可能であり、また、少なくとも２つの発振器位相を受信するＶＣＯ。
請求項１に記載のＶＣＯであって、
前記各位相ドライバは、少なくとも２つの独立制御可能な相互コンダクタンス増幅器を含み、前記各制御可能な相互コンダクタンス増幅器は、制御電圧及び入力位相を受信し、また、前記制御電圧及び前記入力位相に応答して、そこから出力を生成し、前記少なくとも２つの独立制御可能な相互コンダクタンス増幅器双方からの前記出力は、共に接続され、前記位相ドライバの出力部で発振器位相を駆動するＶＣＯ。
請求項２に記載のＶＣＯであって、
複数の独立制御可能な相互コンダクタンス増幅器が、対の反転器であり、前記反転器の相互コンダクタンスは、前記制御電圧で調整されるＶＣＯ。
請求項３に記載のＶＣＯであって、前記各独立制御可能な相互コンダクタンス増幅器には、
反転器出力部と低電源電圧との間に接続された第１伝導型の第１トランジスタと、
高電源電圧（Ｖ_ｈｉ）と前記反転器出力部との間に接続された第２伝導型の第２トランジスタと、
反転器入力部において前記第２トランジスタの制御ゲートに接続された前記第１トランジスタの制御ゲートと、
が含まれるＶＣＯ。
請求項４に記載のＶＣＯであって、
前記制御電圧は、少なくとも１つの前記独立制御可能な相互コンダクタンス増幅器用のＶ_ｈｉであるＶＣＯ。
請求項４に記載のＶＣＯであって、
前記トランジスタは、電界効果トランジスタ（ＦＥＴ）であり、前記第１伝導型は、Ｎ型（ＮＦＥＴ）であり、前記第２伝導型は、Ｐ型（ＰＦＥＴ）であるＶＣＯ。
請求項６に記載のＶＣＯであって、
前記ＶＣＯは、直交ＶＣＯであり、また、２対の交差結合位相ドライバを含み、前記各対の前記各位相ドライバは、前記他方の対の交差結合位相ドライバから位相を受信し、受信した前記各位相は、対応する位相ドライバ出力に対して９０度位相がずれているＶＣＯ。
請求項４に記載のＶＣＯであって、前記独立制御可能な相互コンダクタンス増幅器の少なくとも１つには、更に、
Ｖ_ｈｉと前記第２トランジスタとの間に接続された前記第２伝導型の第３トランジスタと、
前記第３トランジスタの制御ゲートに接続された制御電圧と、
が含まれるＶＣＯ。
請求項８に記載のＶＣＯであって、少なくとも１つの独立制御可能な相互コンダクタンス増幅器には、更に、
前記高電源電圧と前記反転器出力部との間に直列接続された前記第２伝導型の第４及び第５トランジスタと、
前記第５トランジスタの制御端子に接続された第２制御電圧と、
前記反転器入力部において、前記第１トランジスタ、前記第２トランジスタ、及び前記第４トランジスタ各々の制御ゲートに接続された入力位相と、
が含まれるＶＣＯ。
複数の発振器位相を供給する電圧制御発振器（ＶＣＯ）であって、前記ＶＣＯは、各々発振器位相を受信する複数の制御可能な相互コンダクタンス反転増幅器を含み、前記各発振器位相は、少なくとも２つの制御可能な相互コンダクタンス反転増幅器によって駆動されるＶＣＯ。
請求項１０に記載のＶＣＯであって、
前記ＶＣＯは、直交ＶＣＯであり、また、２対の交差結合された及び２対の直列接続された制御可能な相互コンダクタンス反転増幅器を含み、各直列接続対は、前記交差結合対の内、対応する１つの対の出力部間に接続され、前記交差結合対の各出力部は、他の直列接続対間に接続されるＶＣＯ。
請求項１１に記載の直交ＶＣＯであって、
制御可能な相互コンダクタンス反転増幅器の各対は、反転器であり、前記反転器の相互コンダクタンスは、前記反転器対の電源電圧を調整することによって制御可能である直交ＶＣＯ。
請求項１２に記載の直交ＶＣＯであって、前記各制御可能な相互コンダクタンス反転増幅器には、
出力部と低電源電圧（Ｖ_ｌｏｗ）との間に接続された第１伝導型の第１トランジスタと、
高電源電圧（Ｖ_ｈｉ）と前記出力部との間に接続された第２伝導型の第２トランジスタと、
が含まれる直交ＶＣＯ。
請求項１３に記載の直交ＶＣＯであって、
前記トランジスタは、電界効果トランジスタ（ＦＥＴ）であり、前記第１伝導型は、Ｎ型（ＮＦＥＴ）であり、前記第２伝導型は、Ｐ型（ＰＦＥＴ）である直交ＶＣＯ。
請求項１４に記載の直交ＶＣＯであって、
Ｖ_ｈｉは、前記制御可能な相互コンダクタンス反転増幅器の半分に対して調整される直交ＶＣＯ。
請求項１４に記載の直交ＶＣＯであって、前記各第２トランジスタは、第１ＰＦＥＴであり、また、制御可能な相互コンダクタンス反転増幅器の前記対の内、少なくとも２つの対には、更に、
Ｖ_ｈｉと前記第１ＰＦＥＴとの間に接続された第２ＰＦＥＴと、
前記第２ＰＦＥＴの制御ゲートに供給される制御電圧と、
が含まれる直交ＶＣＯ。
請求項１６に記載の直交ＶＣＯであって、制御可能な相互コンダクタンス反転増幅器の前記対の内、前記少なくとも２つの対には、更に、
Ｖ_ｈｉと前記出力部との間に直列接続された第３ＰＦＥＴ及び第４ＰＦＥＴと、
前記第４ＰＦＥＴの制御ゲートに接続された第２制御電圧と、
前記ＮＦＥＴ、前記第１ＰＦＥＴ、及び前記第３ＰＦＥＴの制御ゲートに接続された入力位相と、
が含まれる直交ＶＣＯ。
直交ＶＣＯであって、
交差結合されて第１対の補間出力を供給する第１対の電圧制御可能な相互コンダクタンス反転増幅器と、
交差結合されて第２対の補間出力を供給する第２対の電圧制御可能な相互コンダクタンス反転増幅器であって、前記第２対の補間出力は、前記第１対の補間出力に対して９０度位相がずれている前記第２対の電圧制御可能な相互コンダクタンス反転増幅器と、
前記第１対の出力部間に直列接続された第３対の電圧制御可能な相互コンダクタンス反転増幅器であって、前記第２対の出力部が前記第３対間に接続された前記第３対の電圧制御可能な相互コンダクタンス反転増幅器と、
前記第２対の出力部間に直列接続された第４対の電圧制御可能な相互コンダクタンス反転増幅器であって、前記第１対の出力部が前記第４対間に接続され、前記第１及び第２対の増幅器の相互コンダクタンスが第１制御電圧で制御され、また、前記第３及び第４対の増幅器の相互コンダクタンスが第２制御電圧で制御される前記第４対の電圧制御可能な相互コンダクタンス反転増幅器と、
が含まれる直交ＶＣＯ。
請求項１８に記載の直交ＶＣＯであって、
制御可能な相互コンダクタンス反転増幅器の少なくとも２つの対は、反転器の対であり、前記対の反転器の相互コンダクタンスは、反転器電源電圧を調整することによって制御される直交ＶＣＯ。
請求項１９に記載の直交ＶＣＯであって、前記各制御可能な相互コンダクタンス反転増幅器には、
高電源電圧Ｖ_ｈｉと前記反転器出力部との間に接続された第１電界効果トランジスタ（ＦＥＴ）であって、Ｐ型ＦＥＴ（ＰＦＥＴ）である前記第１ＦＥＴと、
低電源電圧と前記反転器出力部との間に接続されたｎ型ＦＥＴ（ＮＦＥＴ）と、
が含まれる直交ＶＣＯ。
請求項１９に記載の直交ＶＣＯであって、制御可能な相互コンダクタンス反転増幅器の少なくとも２つの対には、更に、
Ｖ_ｈｉと前記第１ＰＦＥＴとの間に接続された第２ＰＦＥＴと、
前記第２ＰＦＥＴの制御ゲートに供給される相互コンダクタンス制御電圧と、
が含まれる直交ＶＣＯ。
請求項２１に記載の直交ＶＣＯであって、制御可能な相互コンダクタンス反転増幅器の前記少なくとも２つの対には、更に、
Ｖ_ｈｉと前記出力部との間に直列接続された第３及び第４ＰＦＥＴと、
前記第４ＰＦＥＴの制御ゲートに接続された第２制御電圧と、
前記ＮＦＥＴ、前記第１ＰＦＥＴ、及び前記第３ＰＦＥＴの制御ゲートに接続された入力位相と、
が含まれる直交ＶＣＯ。