DE60008030T2

DE60008030T2 - Frequenzumsetzer

Info

Publication number: DE60008030T2
Application number: DE60008030T
Authority: DE
Inventors: Osamu Watanabe; Takafumi Yamaji; Hiroshi Tanimoto; Shoji Otaka
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-03-09
Filing date: 2000-03-08
Publication date: 2004-07-15
Anticipated expiration: 2020-03-09
Also published as: CN1144354C; EP1037380A2; US6477360B1; JP2000261250A; CN1267130A; EP1037380A3; DE60008030D1; KR20010006759A; JP3504179B2; KR100371876B1; EP1037380B1

Description

Die vorliegende Erfindung betrifft einen Frequenzumsetzer hauptsächlich zur Verwendung in Funk-Kommunikationsanlagen, und im einzelnen einen Frequenzumsetzer zur Ausgabe eines Breitband-Signals.
In dem Empfänger einer Funk-Kommunikationsanlage, wie etwa in einer tragbaren Funk-Kommunikationsvorrichtung, ist ein Frequenzumsetzer angeordnet, um ein empfangendes Signal in ein Signal umzuwandeln, welches eine bestimmte Frequenz aufweist. Beispielsweise wird in der Druckschrift "A Class AB Monolithic Mixer for 900-MHz Applications", Ken Leong Fong, Christopher Dennis Hull und Robert G. Meier, IEEE J. Solid-State Circuits, Vol. 32, Nr. 8, August 1997, Seite 1166, die als Veröffentlichung 1) bezeichnet wird, als ein Frequenzumsetzer zum Behandeln eines relativ schmalen Bandsignals ein wohlbekannter Frequenzumsetzer offenbart.
23 zeigt einen in der Veröffentlichung 1) offenbarten Frequenzumsetzer. Der Schaltkreis weist eine aus Transistoren Q101, Q102 und Q103 ausgebildete Multiplizierschaltung auf. Von den Kollektor-Anschlüssen der Transistoren Q102 und Q103 wird ein IF-(Zwischenfrequenz)Signal als Laufsignal ausgegeben, welches ein Differenzfrequenzsignal zwischen einer RF-(Hochfrequenz) Signalfrequenz und einer LO-(Lokaloszillations bzw. Mischoszillations) Signalfrequenz ist. Die Ausgabeterminals der Multiplizierschaltung sind mit einem Belastungs- bzw. Ausgangskreis verbunden, der Lastwiderstände R100, R101 und R102 aufweist, mit welchen zwei parallele LC-Schwingkreise verbunden sind, die sich aus induktiven Bauelementen L101 und L102 und kapazitiven Bauelementen C101 und C102 zusammensetzen, so dass dieser Teil als Bandpass-Filter dient. Im allgemeinen ist der Belastungskreis ausgelegt, um mit der Impedanz der Übertragungsleitungen zusammenzupassen.
In den vergangenen Jahren kamen anstelle von Schmalband-Modulationssystemen von einigen 100 KHz, die für PHS (Personal Handy-phone System; japanische Norm für Schnurlostelephonie) und GSM (Global System for Mobile Communication; europäische Norm für digitalen Mobilfunk im 900-MHz-Band) verwendet werden, Breitband-Modulationssysteme von einigen MHz oder mehr zur Verwendung, wie etwa CDMA (Codemultiplex-Vielfachzugriff) und OFDM (Orthogonal Frequency Deviation Multiplex). Wenn solch ein Modulationssignal mit einem Breitband in ein IF-Signal mit einer Frequenz von etwa 200 MHz umgewandelt wird, wird die teilbelegte Bandbreite des Signals um ein 10-faches größer als die in dem Fall von Schmalband-Modulationssystemen.
Der in 23 gezeigte Frequenzumsetzer wurde für die Verwendung zum Umsetzen der Frequenz eines durch Schmalband-Modulationssysteme erzeugten Signals entwickelt. Wenn der Schaltkreis verwendet wird, um ein durch Breitband-Modulationssysteme erzeugtes Signals mit einer breiten teilbelegten Bandbreite zu verarbeiten, kann keine Anpassung der Impedanz über das gesamte Signalband erzielt werden, wodurch in dem Ausgabe- bzw. Ausgangs-Signalpegel eine Schwankung eingebracht wird. Wenn die parallelen LC-Schwingkreise mit externen Baukomponenten versehen sind, um einen Belastungskreis mit einem hohen Q-Faktor (Gütefaktor) auszubilden und um dadurch das Signalband zu erweitern, wird die Struktur bzw. der Aufbau der daraus resultierenden Schaltung kompliziert. In diesem Fall steigt die Anzahl der externen Baukomponenten an, wodurch integrierte Schaltungen weniger kompakt und teurer ausgeführt sind, was entgegen den erwünschten Anforderungen ist. Um eine Impedanzabstimmung über ein Breitband zu erzielen, gibt es ein anderes Verfahren, in welchem der Q-Faktor der Resonanzkreise herabgesetzt wird. In diesem Fall wird jedoch der Ausgabe- bzw. Ausgangs-Signalpegel herabgesetzt, wodurch das S/N-Verhältnis verschlechtert wird.
Andererseits ist der in 24 gezeigte Aufbau als Frequenzumsetzer bekannt, der über ein Breitband eine Impedanzanpassung bzw. Impedanzabstimmung bewirken kann. Dieser Schaltkreis weist ebenso eine Multiplizierschaltung auf, die aus Transistoren Q101, Q102 und Q103 ausgebildet ist. Von den Kollektor-Anschlüssen der Transistoren Q102 und Q103 wird ein IF-Signal durch eine Emitterfolgeschaltung ausgegeben, die aus Transistoren Q104 und Q105 mit als Last bzw. Verbraucher verwendete Stromversorgungen CS104 und CS105 ausgebildet wird. Dieser Frequenzumsetzer kann ein Impedanzanpassung über einen breiten Frequenzbereich erzielen. Die Umsetzverstärkung wird auf der Basis der Tranzkonduktanz in Folge der Transistoren Q101, Q102 und Q103 und der Lastwiderstände R101 und R102 bestimmt. Die Umsetzverstärkung ist leicht größer, und von daher wird ein hinreichender Ausgangs-Signalpegel sichergestellt.
Jedoch weist der in 24 gezeigte Frequenzumsetzer ein Problem auf, dass eine LO-Signal-Frequenzkomponente eines hohen Pegels und ihre Frequenzkomponenten höherer Ordnung als unerwünschte Signalkomponenten neben den erwünschten IF-Signalkomponenten von dem Kollektor-Anschluss der Transistoren Q102 und Q103 in das Ausgangssignal eingeführt werden. Solch eine unerwünschte Signalkomponente eines hohen Pegels führt in einer Ausgangs-Pufferschaltung der nächsten Stufe zu einer Sättigung der Transistoren Q104 und Q105, wodurch die erwünschten Signale verzerrt werden.
Ein Verfahren der Verwendung eines Doppel-Abgleichmischers ist bekannt, um die LO-Signal-Frequenzkomponente zu entfernen. In dem Doppel-Abgleichmischer tritt jedoch in unerwünschter Weise die zweite Harmonische der LO-Signalfrequenz als elektrischer Strom auf, der durch den Lastwiderstand des Mischers fließt. Wenn im einzelnen die LO-Signalfrequenz hoch ist, wird die Komponente der zweiten Harmonischen groß, wodurch wie in der in 24 gezeigten Schaltung ein Problem auftritt.
Wie zuvor beschrieben, weisen die herkömmlichen Frequenzumsetzer ein Problem auf, dass das S/N- Verhältnis und die Verzerr-Eigenschaft geopfert werden müssen, wenn die Schaltungen ausgelegt sind, die Frequenz eines Signals mit einem Breitband umzurichten bzw. umzusetzen.
Eine Aufgabe der vorliegenden Erfindung liegt darin, einen Frequenzumsetzer bereitzustellen, welcher ein breiteres Band verarbeiten kann, während ein hohes S/N-Verhältnis und eine geringe Verzerrung beibehalten werden.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Frequenzumsetzer angegeben, der folgendes aufweist:
einen Multiplizierschaltkreis, der ausgelegt ist, ein RF-Signal (Hochfrequenzsignal) und ein LO-Signal (Lokaloszillations- bzw. Mischoszillationssignal) zu multiplizieren und von einem Ausgangsterminal ein Differenzfrequenzsignal auszugeben, welches eine Differenzfrequenz zwischen den Frequenzen des RF- und LO-Signals aufweist;
einen mit dem Ausgangsterminal des Multiplizierschaltkreises verbundenen Belastungskreis;
einen Ausgangs-Pufferschaltkreis, der ein mit dem Ausgangsterminal des Multiplizierschaltkreises verbundenes Eingangsterminal und ein Ausgangsterminal zur Ausgabe eines Signals in eine nächste Stufe aufweist;
einen Sperrschaltkreis, welcher mit dem Eingangsterminal des Ausgangs-Pufferschaltkreises verbunden und ausgelegt ist, eine Impedanz-Charakteristik aufzuweisen, in welcher die Impedanz schlagartig abgeschwächt wird, um bei einer unerwünschten Signalfrequenz einen Talpunkt bereitzustellen, um eine Komponente mit der unerwünschten Signalfrequenz von dem Differenzfrequenzsignal zu entfernen.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Frequenzumsetzer angegeben, der folgendes aufweist:
einen Multiplizierschaltkreis, der ausgelegt ist, ein RF-Signal (Hochfrequenzsignal) und ein LO-Signal (Lokaloszillations- bzw. Mischoszillationssignal) zu multiplizieren und ein Differenzsignal auszugeben, welches eine Differenzfrequenz zwischen den Frequenzen des RF- und LO-Signals aufweist, wobei das Differenzsignal jeweils von ersten und zweiten Ausgabeterminals ausgegebene Differenzsignalkomponenten aufweist;
einen mit den ersten und zweiten Ausgangsterminals des Multiplizierschaltkreises verbundenen Belastungskreis;
einen Ausgangs-Pufferschaltkreis, der jeweils mit den ersten und zweiten Ausgangsterminals des Multiplizierschaltkreises verbundene, erste und zweite Eingangsterminals und ein Ausgangsterminal zur Ausgabe eines Signals in eine nächste Stufe aufweist; und
einen Sperrschaltkreis, der mit den ersten und zweiten Eingangsterminals des Ausgangs-Pufferschaltkreises verbunden und angeordnet ist, eine Impedanz-Charakteristik aufzuweisen, in welcher die Impedanz schlagartig abgeschwächt wird, um bei einer unerwünschten Signalfrequenz einen Talpunkt bereitzustellen, um eine Komponente mit der unerwünschten Signalfrequenz von dem Differenzfrequenzsignal zu entfernen, wobei der Sperrschaltkreis jeweils mit den ersten und zweiten Ausgangsterminals des Multiplizierschaltkreises verbundene, erste und zweite LC-Serien-Schwingkreise aufweist, und wobei er eine Resonanzfrequenz in Übereinstimmung mit der unerwünschten Signalfrequenz aufweist.
Diese Zusammenfassung der Erfindung beschreibt nicht notwendiger Weise sämtliche notwendigen Eigenschaften, so dass die Erfindung ebenso eine Teilkombination von diesen beschriebenen Eigenschaften liegen kann.
Die Erfindung wird anhand der nachfolgenden, detaillierten Beschreibung besser verstanden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird, in welchen:
1A ein Blockdiagramm ist, welches den Grundaufbau eines Frequenzumsetzers gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
1B ein Blockdiagramm ist, welches den Grundaufbau eines Frequenzumsetzers gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt;
2 ein Schaltdiagramm ist, welches ein spezielles Beispiel des in 1A gezeigten Frequenzumsetzer zeigt;
3 und 4 Schaltdiagramme sind, wobei jedes eine Abwandlung einer in den Frequenzumsetzern gemäß der vorliegenden Erfindung verwendeten Multiplizierschaltung zeigt;
5 bis 7 Schaltdiagramme sind, wobei jedes eine Abwandlung der Kombination eines in den Frequenzumsetzern gemäß der vorliegenden Erfindung verwendeten Belastungskreises und Sperrschaltkreises zeigt;
8 eine graphische Darstellung ist, die die Impedanz-Charakteristik des in 7 gezeigten Sperrschaltkreises zeigt;
9 bis 13 Schaltdiagramme sind, wobei jedes eine Abwandlung der Kombination des in den Frequenzumsetzern gemäß der vorliegenden Erfindung verwendeten Belastungskreises und Sperrschaltkreises zeigt;
14 und 15 Schaltdiagramme sind, wobei jedes eine Abwandlung einer in den Frequenzumsetzern gemäß der vorliegenden Erfindung verwendeten Ausgangs-Pufferschaltung zeigt;
16 eine graphische Darstellung ist, die die Impedanz-Charakteristik zeigt, um den Effekt bzw. die Wirkung der in 15 gezeigten Rusgangs-Pufferschaltung zu erläutern;
17 und 18 Schaltdiagramme sind, wobei jedes eine Abwandlung einer in den Frequenzumsetzern gemäß der vorliegenden Erfindung verwendeten Ausgangs-Pufferschaltung zeigt;
19 ein Schaltdiagramm ist, dass ein Ersatzschaltbild zu der in 2 gezeigten Kombination eines Belastungskreises und eines Sperrschaltkreises zeigt;
20 ein Schaltdiagramm ist, dass die Struktur bzw. den Aufbau eines Frequenzumsetzers in Betrachtung des in 19 gezeigten Ersatzschaltbildes ist;
21 ein Schaltdiagramm ist, dass die Struktur bzw. den Aufbau eines Frequenzumsetzers gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt;
22 eine graphische Darstellung ist, die die Impedanz-Charakteristik des Sperrschaltkreises des in 21 gezeigten Frequenzumsetzers darstellt;
23 ein Schaltdiagramm ist, welches den Aufbau eines herkömmlichen Frequenzumsetzers zeigt; und
24 ein Schaltdiagramm ist, dass den Aufbau eines anderen herkömmlichen Frequenzumsetzers zeigt.
Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Hinzunahme der beigefügten Zeichnungen beschrieben. In der nachfolgenden Beschreibung werden die konstituierenden Komponenten, die im wesentlichen die gleiche Funktion und Anordnung aufweisen, mit den gleichen Bezugsziffern bezeichnet, und eine wiederholte Beschreibung wird nur dann gegeben, wenn es notwendig ist.
1A ist ein Blockdiagramm, dass den Grundaufbau eines Frequenzumsetzers gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Der Frequenzumsetzer weist eine Multiplizierschaltung 1, einen Belastungskreis 2, und eine Ausgangs-Pufferschaltung 3 auf. Die Multiplizierschaltung 1 ist ausgelegt, um ein RF-Signal (Hochfrequenzsignal) und ein LO-Signal (Lokaloszillations- bzw. Mischoszillationssignal) zu multiplizieren, welche in die Schaltung 1 eingegeben werden, und um ein Differenzfrequenzsignal mit einer Frequenz von ihrem Ausgangsterminal auszugeben, die die Differenz zwischen den Frequenzen der beiden Signale darstellt. Der Belastungskreis 2 ist mit dem Ausgangsterminal der Multiplizierschaltung 1 und mit einer Stromversorgung VCC (Leistungsversorgungs-Potentialpunkt) verbunden. Die Ausgangs-Pufferschaltung 3 ist derart ausgelegt, dass sie einen mit dem Ausgangsterminal der Multiplizierschaltung 1 verbundenen Eingangsterminal und einen Ausgangsterminal zur Ausgabe eines Signals an die nächste Stufe aufweist.
Ein Sperrschaltkreis 4 zum Entfernen einer unerwünschten Signal-Frequenzkomponente ist in dem Belastungskreis 2 kombiniert und verbindet das Ausgangsterminal der Multiplizierschaltung 1 mit dem Leistungsversorgungs-Potentialpunkt. Anders ausgedrückt bedeutet dieses, dass der Sperrschaltkreis 4 das Eingangsterminal der Ausgangs-Pufferschaltung 3 mit dem Leistungsversorgungs-Potentialpunkt oder mit einem Punkt eines konstanten Potentials verbindet. Der Sperrschaltkreis 4 weist eine Impedanz-Charakteristik (Impedanz gegenüber Frequenz) mit einer Sperrfrequenz in Übereinstimmung mit zumindest einer unerwünschten Signalfrequenz auf.
Der Begriff „Sperrfrequenz" wird verwendet, um für eine Frequenz zu stehen, bei welcher die Impedanz schlagartig abnimmt, wodurch ein Talpunkt in der Impedanz-Charakteristik bereitgestellt wird. In bevorzugter Weise ist der Impedanzwert des Talpunktes kleiner als die Impedanz der Ausgangs-Pufferschaltung 3 der unerwünschten Signalfrequenz.
1B ist ein Blockdiagramm, welches den Grundaufbau eines Frequenzumsetzers gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt. Der Frequenzumsetzer weist wie in dem in 1A gezeigten Frequenzumsetzer ebenso eine Multiplizierschaltung 1, einen Belastungskreis 2, und eine Ausgangs-Pufferschaltung 3 auf. Jedoch ist ein Sperrschaltkreis 4 derart angeordnet, dass er nicht in dem Belastungskreis 2 kombiniert ist, sondern das Eingangsterminal der Ausgangs-Pufferschaltung 3 mit dem Erdungs-Potentialpunkt AC-GND oder mit einem Punkt eines konstanten Potential verbindet. Dieser Sperrschaltkreis 4 weist ebenso eine Impedanz-Charakteristik (Impedanz gegenüber Frequenz) mit einer Sperrfrequenz in Übereinstimmung mit zumindest einer unerwünschten Signalfrequenz auf.
In der Ausgabe der Multiplizierschaltung 1 jeder der in den 1B und 1B gezeigten Frequenzumsetzer treten neben dem erwünschten Signal, d. h. neben der IF-Signalkomponente (Zwischenfrequenz-Signalkomponente), welche ein Differenzfrequenzsignal zwischen der RF- Signalfrequenz und der LO-Signalfrequenz ist, eine LO-Signal-Frequenzkomponente und ihre Frequenzkomponenten höherer Ordnung als unerwünschte Signalkomponenten auf. Jedoch vermeiden die Frequenzumsetzer, dass eine unerwünschte Signalkomponente eines hohen Pegels, d. h., die LO-Signal-Frequenzkomponente oder ihre Frequenzkomponente höherer Ordnung, die von der Multiplizierschaltung 1 ausgegeben werden, zu der nächsten Ausgangs-Pufferschaltung 3 übertragen werden. Dieses ist aufgrund der Tatsache möglich, dass der Sperrschaltkreis 4 eine Impedanz-Charakteristik mit einer Sperrfrequenz in Übereinstimmung mit einer unerwünschten Signalfrequenz aufweist.
Demgemäß wird der Eingangsanteil der Ausgangs-Pufferschaltung 3 nicht mit einem unerwünschten Signal gesättigt, wodurch die Verzerrung des erwünschten Signals herabgesetzt wird. Ferner wird die unerwünschte Signalkomponente durch die Sperrfrequenz des Sperrschaltkreises 4 entfernt, wobei die Impedanz-Charakteristik des Sperrschaltkreises 4 in den erwünschten Signalband glatt bzw. frequenzgerade wird.
Zusätzlich zu der Tatsache, dass die Impedanz-Charakteristik des Sperrschaltkreises 4 in dem erwünschten Signalband frequenzgerade wird, wird ebenso die Impedanz-Charakteristik der Ausgangs-Pufferschaltung 3 frequenzgerade. Als ein Ergebnis hiervon weisen die in denn 1A und 1B gezeigten Frequenzumsetzer in dem erwünschten Signalband eine hinreichende Umsetzverstärkung auf, wodurch ein Ausgangssignal eines hohen Pegels und eines hohen S/N-Verhältnisses bereitgestellt wird.
2 ist ein Schaltdiagramm, dass ein spezielles Beispiel des in 1A gezeigten Frequenzumsetzer zeigt. Die unter Bezugnahme auf die 2 bis 22 zu erläuternden Sperrschaltkreise können bei den Sperrschaltkreisen 4 des in 1B gezeigten Frequenzumsetzers angewandt werden.
In 2 wird eine Änderungsschaltung 1 gezeigt, welche die Transistoren Q1, Q2 und Q3 aufweist. Das Kollektor-Terminal des Transistors Q1 ist mit dem gemeinsamen Emitter-Terminal der Transistoren Q2 und Q3 verbunden, während das Emitter-Terminal des Transistors Q1 geerdet ist. Ein RF-Signal wird in das Basis-Terminal des Transistors Q1 eingegeben, und ein LO-Signal wird zwischen den Basis-Terminals der Transistoren Q2 und Q3 eingegeben. Von den Kollektor-Terminals der Transistoren Q2 und Q3, die die Ausgangsterminals der Multiplizierschaltung 1 sind, wird ein IF-Signal (Zwischenfrequenzsignal) hauptsächlich als Laufsignal ausgegeben, welches eine Differenzfrequenzkomponente zwischen dem RF-Signal und dem LO-Signal darstellt, die in die Multiplizierschaltung 1 eingegeben werden.
Die von den Kollektor-Terminals der Transistoren Q2 und Q3 ausgegebenen Laufsignal-Komponenten werden durch die Lastwiderstände in einem Belastungskreis 2 Strom-Spannungsumgewandelt. Das mittels der Strom-Spannungs-Umwandlung der Laufsignal-Komponente von dem Kollektor-Terminal des Transistors Q3 erzeugte Signal wird in die Ausgangs-Pufferschaltung 3 eingegeben. In diesem Aufbau weist der Belastungskreis 3 Lastwiderstände R1 und R2 auf, die jeweils zwischen der Spannungsversorgung VCC und den Transistoren Q2 und Q3 verbunden sind.
Der Sperrschaltkreis 4 weist zwei LC-Serien-Schwingkreise auf, die jeweils parallel zu den Lastwiderständen R1 und R2 angeschlossen sind. Der parallel mit dem Lastwiderstand R1 angeschlossene LC-Serien-Schwingkreis setzt sich aus einem induktiven Bauelement L1 und einem kapazitiven Bauelemente C1 zusammen. Der parallel mit dem Lastwiderstand R2 verbundene LC-Serien-Schwingkreis setzt sich aus einem induktiven Bauelement L2 und einem kapazitiven Bauelement C2 zusammen.
Die Ausgabe der Multiplizierschaltung 1 weist neben der erwünschten IF-Signalkomponente unerwünschte Signalkomponenten auf, im einzelnen eine LO-Signal-Frequenzkomponente. Jedoch weisen die LC-Serien-Schwingkreise des Sperrschaltkreises 4 eine Resonanzfrequenz in Übereinstimmung mit der LO-Signalfrequenz auf, so dass die LO-Signal-Frequenzkomponente entfernt wird. Im einzelnen wird, da die LC-Serien-Schwingkreise eine minimale Impedanz bei der Resonanzfrequenz aufweisen, die Verstärkung bei der LO-Signalfrequenz nahezu Null, wenn die Resonanzfrequenz mit der LO-Signalfrequenz übereinstimmt. Demzufolge wird die LO-Signal-Frequenzkomponente nicht zu der Rusgangs-Pufferschaltung 3 übertragen, und der Transistor Q4 der Ausgangs-Pufferschaltung 3 wird davor bewahrt, durch die LO-Signal-Frequenzkomponente gesättigt zu werden.
Anders ausgedrückt bedeutet dies, dass, selbst wenn eine unerwünschte Signalkomponente, wie etwa die LO-Signal-Frequenzkomponente oder die Frequenzkomponente ihrer höheren Harmonischen, von der Multiplizierschaltung 1 ausgegeben wird, kaum irgendeine nicht notwendige Verzerrung in der Ausgangs-Pufferschaltung 3 hervorgerufen wird, so dass die erwünschte Signalkomponente mit einer geringen Verzerrung als Frequenz-umgesetzte Ausgabe von der Ausgangs-Pufferschaltung 3 erzielt wird.
Es sei darauf hingewiesen, dass der Leitfähigkeitstyp der in der 2 gezeigten Struktur angeordneten Transistoren vollkommen umgekehrt sein kann, d. h., von dem in dem 2 gezeigten NPN-Transistor zu PNP-Transistoren. In diesem Fall ist die Beziehung zwischen dem Vcc und der Erdung ebenso umgekehrt. Des weiteren kann anstelle der in 2 gezeigten Bipolar-Transistoren ein MOS-Transistor verwendet werden.
Es wird eine Erläuterung hinsichtlich anderer spezieller Strukturen bzw. Aufbauten von Teilen der in den 1A und 1B gezeigten Ausführungsform gegeben. Die 3 und 4 sind Schaltdiagramme, wobei jedes eine Abwandlung einer Multiplizierschaltung 1 zeigt.
In der in 3 gezeigten Multiplizierschaltung wird eine DC-Bias-Spannung Vb an das Basis-Terminal von einem Transistor Q5 angelegt, der dem in 2 gezeigten Transistor Q1 entspricht, und das Emitter-Terminal des Transistors Q5 wird mit einer Stromquelle CS5 verbunden. Ein RF-Signal wird in das Emitter-Terminal des Transistors Q5 eingegeben. Ein IF-Signal, welches eine Differenzfrequenz-Signalkomponente zwischen der RF-Signalfrequenz und der LO-Signalfrequenz darstellt, wird wie in 2 als erwünschtes Signal von der Multiplizierschaltung ausgegeben. Des weiteren werden die LO-Signal-Frequenzkomponente und Frequenzkomponenten ihrer höheren Harmonischen als unerwünschte Signalkomponenten ausgegeben.
Die in 4 gezeigte Multiplizierschaltung ist eine wohlbekannte Multiplizierschaltung des sich aus Transistoren Q11 bis Q16 und einer Stromquelle CS10 zusammensetzenden, abgeglichenen Modulatortyps. Ein RF-Signal wird zwischen den Basis-Terminals der Transistoren Q11 und Q12 eingegeben, welche ein gemeinsames Emitter-Terminal aufweisen, das mit der Stromquelle CS10 verbunden ist. Die Kollektor-Terminals der Transistoren Q11 und Q12 sind jeweils mit dem gemeinsamen Emitter-Terminal der Transistoren Q13 und Q14 und mit dem gemeinsamen Emitter-Terminal der Transistoren Q15 und Q16 verbunden. Die entgegengesetzten Phasenkomponenten eines LO-Signals werden in die jeweiligen Basis-Terminals der Transistoren Q13 und Q14 und ebenso in die jeweiligen Basis-Terminals der Transistoren Q15 und Q16 eingegeben.
Die entgegengesetzten Phasenkomponenten eines IF-Signals oder eines erwünschten Signals, welches ein Differenzfrequenzsignal zwischen der RF-Signalfrequenz und der LO-Signalfrequenz darstellt, werden jeweils von einem Knotenpunkt zwischen den Kollektor-Terminals der Transistoren Q13 und Q15 und einem Knotenpunkt zwischen den Kollektor-Terminals der Transistoren Q14 und Q16 ausgegeben. Des weiteren wird in der Multiplizierschaltung ein hauptsächlich von der zweiten harmonischen Komponente des LO-Signals ausgebildetes, unerwünschtes Signal ausgegeben.
Die 5 bis 7 sind Schaltdiagramme, wobei jedes eine Abwandlung der Kombination eines Belastungskreises 2 und eines Sperrschaltkreises 4 zeigt. In dem in 5 gezeigten Aufbau ist ein LC-Serien-Schwingkreis, der sich aus einem induktiven Bauelement L1 und einem kapazitiven Bauelemente C1 zusammensetzt, parallel mit einem Lastwiderstand R1 verbunden. In dem in 6 gezeigten Aufbau ist ein LC-Serien-Schwingkreis, der sich aus einem induktiven Bauelement L2 und einem kapazitiven Bauelemente C2 zusammensetzt, parallel mit einem Lastwiderstand R2 verbunden. In dem in 7 gezeigten Aufbau sind ein LC-Serien-Schwingkreis, der sich aus einem induktiven Bauelement L1 und einem kapazitiven Bauelement C1 zusammensetzt, und ein LC-Serien-Schwingkreis, der sich aus einem induktiven Bauelement L2 und einem kapazitiven Bauelemente C2 zusammensetzt, parallel mit einem Lastwiderstand R verbunden.
In jeder der in den 5 bis 7 gezeigten Strukturen ist eines der Terminals (das Eingangsterminal IN) mit dem Ausgangsterminal einer Multiplizierschaltung 1 verbunden, und das andere Terminal ist mit einer Spannungsversorgung Vcc, d. h., mit einem AC-GND, verbunden. Wie in den 2 bis 4 gezeigt, wo die Multiplizierschaltung 1 differentielle Ausgänge hat, ist eine kombinierte Schaltung eines Belastungskreises und eines Sperrschaltkreises mit sowohl der Ausgangs-(+)-Seite als auch der Ausgangs(–)-Seite der Multiplizierschaltung 1 verbunden. In bevorzugte Weise sind die beiden mit den beiden Ausgangsterminals der Multiplizierschaltung 1 verbundenen, kombinierten Schaltungen hinsichtlich des Abgleiches der Schaltungsstruktur im wesentlichen die gleichen. Die beiden kombinierten Schaltungen können mit einem gemeinsamen AC-GND oder mit separaten AC-GNDs verbunden sein.
L1 und C1, und L2 und C2 werden in den 5 bis 7 so festgelegt, dass sie beispielsweise die nachfolgenden Gleichungen (1) und (2) erfüllen: ωLO = 1/(L1·C1)0,5 (1) 2ωLO = 1/(L2·C2)0,5 (2), wobei ωLO (= 2πfLO) die Kreisfrequenz der zweiten Harmonischen des LO-Signals ist. Demgemäß weisen die in den 5 und 6 gezeigten Schaltkreise jeweils Impedanz-Charakteristika mit Sperrfrequenzen bei Frequenzen von fLO und 2fLO auf. Andererseits weist der in 7 gezeigte Schaltkreis eine Impedanz-Charakteristik mit Sperrfrequenzen bei zwei Frequenzen von fLO und 2fLO auf, wie es in 8 gezeigt wird.
Die in 5 bis 7 gezeigten Schaltkreise werden nur durch einen Belastungskreis und einen LC-Serien-Schwingkreis oder Schwingkreise, die parallel verbunden sind, ausgebildet, und von daher können sie mit einem einfachen Aufbau realisiert werden. Wenn der Q-Faktor (Gütefaktor) eines LC-Serien-Schwingkreises hoch ist, oder wenn die LO-Signalfrequenz und die IF-Signalfrequenz hoch sind, nimmt die Lastimpedanz bei der IF-Signalfrequenz den Wert eines Lastwiderstandes an, und von daher kann über das gesamte Frequenzband des IF-Signals eine frequenzgerade Charakteristik erzielt werden.
Die 9 bis 13 sind Schaltdiagramme, wobei jedes eine andere Modifikation der Kombination eines Belastungskreises 2 und eines Sperrschaltkreises 4 zeigt. Ein in dem Sperrschaltkreis 4 verwendeter LC-Serien-Schwingkreis kann entweder in einem Chip externen Zustand (externe Struktur) oder in einem Chip internen Zustand ausgebildet werden. Der in 9 gezeigte Sperrschaltkreis 4 ist ein Beispiel, in welchem ein LC-Serien-Schwingkreis in einem Chip externen Zustand ausgebildet ist. In diesem Aufbau ist ein LC-Serien-Schwingkreis, welcher sich aus einem Chip externen, induktiven Bauelement L3 (einschließlich der induktiven Bauelements eines Bond-Drahtes) und einem Chip externen, kapazitiven Bauelemente C3 zusammensetzt, mit einem Lastwiderstand R3 verbunden.
Wenn, wie in diesem Beispiel, ein LC-Serien-Schwingkreis in einem Chip externen Zustand ausgebildet ist, können konstituierende Teile mit einem hohen Gütefaktor sowohl für das induktive Bauelement L3 als auch für das kapazitive Bauelement C3 bei Berücksichtigung der Induktivität des Bond-Drahtes verwendet werden. Des weiteren ist, wie es in 9 gezeigt wird, eines der Terminals des LC-Serien-Schwingkreises bei einer Position außerhalb des Chips geerdet, wodurch die phasengleichen Komponenten und die Differenzkomponenten eines unerwünschten Signals hinreichend unterdrückt werden.
Der in 10 gezeigte Sperrschaltkreis 4 ist ein Beispiel, in welchem LC-Serien-Schwingkreise in einem Chip internen Zustand ausgebildet sind. In diesem Aufbau ist ein LC-Serien-Schwingkreis, der sich aus einem induktiven Bauelement L4 und einem kapazitiven Bauelemente C4 zusammensetzt, parallel mit einem Lastwiderstand R4 verbunden. Ein LC-Serien-Schwingkreis, der sich aus einem induktiven Bauelement L5 und einem kapazitiven Bauelemente C5 zusammensetzt, ist parallel mit einem Lastwiderstand R5 verbunden. Die beiden LC-Serien-Schwingkreise sind in einem Chip internen Zustand ausgebildet. Die Terminals an einer Seite der LC-Serien-Schwingkreise sind jeweils mit den beiden Ausgangsterminals einer Multiplizierschaltung 1 verbunden. Die Terminals an der anderen Seite der LC-Serien-Schwingkreise sind mit dem Substrat-Potential von dieser integrierten Schaltung durch ein parasitäres, kapazitives Bauelemente CP eines Lötauges bzw. Kontaktfleckes und mit einer Spannungsversorgung Vcc und von daher mit AC-GND durch einen Bond-Draht verbunden, der ein Induktivität Lb aufweist.
Wenn, wie in diesem Beispiel, ein LC-Serien-Schwingkreis in einem Chip internen Zustand ausgebildet wird, ist der Gütefaktor des Schwingkreises niedrig. Wenn beispielsweise ein großer Fehler in der Induktivität Lb eines Bond-Drahtes verursacht wird, ist es des weiteren schwierig, die Resonanzfrequenz eines in einem Chip externen Zustand ausgebildeten Schwingkreises einzustellen. Aus den oben beschriebenen Gründen ist ein in einem Chip internen Zustand ausgebildeter Schwingkreis von daher vorteilhafter, weil die Resonanzfrequenz relativ einfach an eine Zielfrequenz, z. B. einer LO-Signalfrequenz oder einer Frequenz ihrer höheren Harmonischen, angepasst werden kann. Wenn des weiteren ein unerwünschtes Signal von Differenzsignalkomponenten ausgebildet wird, kann, wenn ein LC-Serien-Schwingkreis in einem Chip internen Zustand ausgebildet ist, das unerwünschte Signal unterdrückt werden, ohne Beeinflussungen der Induktivität Lb eines Bond-Drahtes und der Kapazität Cp einer Kontaktstelle zu empfangen.
Die in den 11 bis 13 gezeigten Belastungskreise und Sperrschaltkreise sind Beispiele, in welchen sich ein von einer Multiplizierschaltung 1 ausgegebenes, unerwünschtes Signal aus Differenzsignalkomponenten zusammensetzt. Jedes dieser Beispiele weist zwei Eingangsterminals IN1 und IN2 auf. Es werden Lastwiderstände R6, R7, R8 und R9 und aus induktiven Bauelementen L6, L7, L8 und L9 und kapazitiven Bauelementen C6, C7, C8 und C9 ausgebildete LC-Serien- Schwingkreise gezeigt. Jeder dieser LC-Serien-Schwingkreise ist zwischen den Eingangsterminals IN1 und IN2 angeschlossen. In bevorzugter Weise sind die beiden in den 12 und 13 gezeigten LC-Serien-Schwingkreise im wesentlichen die gleichen.
In den Belastungskreisen und Sperrschaltkreisen können das induktive Bauelement und das kapazitive Bauelemente eines jeden LC-Serien-Schwingkreises in einem Chip internen Zustand oder in einem Chip externen Zustand angeordnet sein. Statt dessen können das induktive Bauelement und das kapazitive Bauelemente eines jeden LC-Serien-Schwingkreises jeweils in einem Chip internen Zustand und in einem Chip externen Zustand oder umgekehrt angeordnet sein. Des weiteren können die in einem Chip internen Zustand und in einem Chip externen Zustand angeordneten LC-Serien-Schwingkreise als ein Paar verwendet werden.
Die 14 und 15 sind Schaltdiagramme, wobei jedes eine Abwandlung einer Ausgangs-Pufferschaltung 3 zeigt.
In der in 14 gezeigten Ausgangs-Pufferschaltung wird eine IF-Signalspannung von den beiden Ausgangsterminals der Transistoren Q2 und Q3 einer Multiplizierschaltung 1 eingegeben. Das Eingangssignal wird hinsichtlich der Impedanz mittels zwei Emitterfolgeschaltungen, welche sich aus Transistoren Q4 und Q5 und aus Stromquellen CS4 und CS5 zusammensetzen, zu einem Signal mit einer Impedanz, beispielsweise 50 Ω, entsprechend der Impedanz einer Übertragungsleitung umgewandelt und ausgegeben.
In der in 15 gezeigten Ausgangs-Pufferschaltung wird eine IF-Signalspannung von einem der Ausgangsterminals einer Multiplizierschaltung 1 eingegeben und mittels eines gemeinsamen Emitterverstärkers verstärkt, der sich aus einem Transistor Q8 und einem Lastwiderstand R10 zusammensetzt. Das verstärkte Signal wird hinsichtlich der Impedanz mittels einer Emitterfolgeschaltung, die sich aus einem Transistor Q5 und einer Stromquelle CS5 zusammensetzt, in ein Signal mit einer Impedanz von beispielsweise 50 Ω, was der Impedanz einer Übertragungsleitung entspricht, umgewandelt und ausgegeben.
Im übrigen wird, wenn eine Differenzfrequenz zwischen einer LO-Signalfrequenz und einer IF-Signalfrequenz gering ist, oder wenn der Gütefaktor eines LC-Serien-Schwingkreises niedrig ist, in einem IF-Signalband die Impedanz-Charakteristik eines Sperrschaltkreises nicht frequenzgerade sein, wie es mit der gestrichelten Linie in 16 angedeutet wird. Demzufolge wird eine Verstärkungsschwankung innerhalb eines erwünschten Signalbandes hervorgerufen, und dieses macht es schwierig, ein Signal mit einem breiten Band zu erzielen.
In diesem Fall kann eine Ausgangs-Pufferschaltung 3 mit einem Trans-Impedanzverstärker, der eine geringe Eingangsimpedanz aufweist, ausgebildet werden. Mit dieser Anordnung wird die Impedanz-Charakteristik relativ zu dem Ausgangsterminal einer Multiplizierschaltung 1 eine Charakteristik, wie sie mit der durchgezogenen Linie in 16 gezeigt wird, so dass in dem IF-Signalband ein frequenzgerader Ausgangs-Signalpegel erzielt wird.
Die 17 und 18 sind Schaltdiagramme, wobei jedes eine Abwandlung einer Ausgangs-Pufferschaltung 3 zeigt, welche bei dem Eingangsabschnitt einen Trans-Impedanzverstärker aufweist.
In der in 17 gezeigten Ausgangs-Pufferschaltung wird ein Trans-Impedanzverstärker gezeigt, der sich aus einem Transistor Q6, einer mit dem Emitter-Terminal des Transistors Q6 verbundenen Stromquelle CS6, einem zwischen dem Kollektor-Terminal und dem Basis-Terminal des Transistors Q6 verbundenen Widerstand R11 und aus einem zwischen dem Kollektor-Terminal des Transistors Q6 und einer Spannungsversorgung Vcc angeschlossenen Widerstand R12 zusammensetzt. Die Ausgabe des Trans-Impedanzverstärkers wird von dem Kollektor-Terminal des Transistors Q6 abgenommen und in das Basis-Terminal des Transistors Q4 der nächsten Stufe eingegeben.
In der in 18 gezeigten Ausgangs-Pufferschaltung wird auf den Widerstand R11 des in 17 gezeigten Trans-Impedanzverstärkers verzichtet, und eine DC-Vorspannungs-Spannung bzw. DC-Bias-Spannung Vb ist an das Basis-Terminal des Transistors Q6 angelegt. In dieser Anordnung wird die Ausgabe des Trans-Impedanzverstärkers von dem Kollektor-Terminal des Transistors Q6 abgenommen und in das Basis-Terminal des Transistors Q4 der nächsten Stufe eingegeben. Wenn eine Multiplizierschaltung 1 Differenzausgaben aufweist, werden Trans-Impedanzverstärker jeweils mit den beiden Ausgangsterminals der Multiplizierschaltung 1 verbunden. In diesem Fall sollten die beiden Trans-Impedanzverstärker im Hinblick auf den Abgleich der Multiplizierschaltung im wesentlichen die gleichen sein.
Die in den 17 und 18 gezeigten Ausgangs-Pufferschaltungen weisen einen Trans-Impedanzverstärker bei dem Eingangsabschnitt auf, und von daher kann die Eingangsimpedanz kleiner als der Lastwiderstand des Belastungskreises sein. Als ein Ergebnis hiervon kann eine Impedanz-Charakteristik, wie sie mit der durchgezogenen Linie in 16 angedeutet ist, bei dem Ausgangsterminal der Multiplizierschaltung 1 erzielt werden.
Die Transimpedanz relativ zu dem erwünschten Signal nimmt hier in dem in 17 gezeigten Fall den Wert des Widerstandes R11 und in dem in 18 gezeigten Fall den Wert des Widerstandes R12 an. Demgemäß kann in hinreichender Weise ein erwünschter Signalpegel über ein Breitband erzielt werden, indem der Widerstand hiervon derart festgelegt wird, dass er gleich der in 16 gezeigten Impedanz R ist. Andererseits wird in diesen Fällen durch die Sperrfrequenz eines Sperrschaltkreises 4 ein unerwünschtes Signal entfernt, und von daher ist eine unnötige Verzerrung unterdrückt.
Wie obig beschrieben, ist es möglich, wenn eine Ausgangs-Pufferschaltung 3 mit einem Schaltkreis zum Herabsetzen seiner Impedanz, wie etwa mit einem Transimpedanzverstärker, versehen ist, die Verstärkung im wesentlichen konstant über das erwünschte Signalband zu halten, und zu verhindern, dass das erwünschte Signal in der Ausgangs-Pufferschaltung 3 verzerrt wird, wodurch in vorteilhafter Weise die Verzerrung herabgesetzt wird.
Eine Erklärung wird hinsichtlich der anderen Ausführungsform gemäß der vorliegenden Erfindung unter Bezugnahme auf die 19 bis 22 gegeben.
Ein in der Praxis verwendeter, integrierter Schaltkreis gemäß dem in 2 gezeigten Frequenzumsetzer bringt parasitäre Kapazitäten zwischen dem Kollektor-Terminal des Transistors Q3 und dem Substrat und zwischen Verdrahtungsschichten ein. In Anbetracht der parasitären Kapazitäten können der Belastungskreis und der Sperrschaltkreis 2 und 4 gleichermaßen durch ein in 19 gezeigtes Schaltungsdiagramm ausgedrückt werden. Es sollte darauf hingewiesen werden, dass jedoch 19 lediglich einen Widerstand R, ein induktives Bauelement L und ein kapazitives Bauelemente C zeigt, welche einen Widerstand eines Paares der mit den beiden Ausgangsterminals der Multiplizierschaltung 1 verbundenen Lastwiderstände R1 und R2 und einen Schwingkreis eines Paares der parallel zu den Lastwiderständen R1 und R2 verbundenen LC-Serien-Schwingkreise darstellen, und welche sich aus den induktiven Bauelementen L1 und L2 und den kapazitiven Bauelementen C1 und C2 zusammensetzen. Das Symbol "cparasitär" r welches in 19 gezeigt wird, stellt sämtliche obig beschriebene parasitäre Kapazitäten dar.
Die Impedanz des in 19 gezeigten LC-Serien-Schwingkreises wird mittels der nachfolgenden Formel (3) ausgedrückt: ZLC = J{(ω2LC – 1)/ωC} (3)wobei J eine imaginäre Einheit und w eine Winkelfrequenz ist.
Demzufolge wird die Impedanz des LC-Serien-Schwingkreises bei einer Frequenz höher als eine Resonanzfrequenz f0 (= 1/2π (LC)^1/2) induktiv (die imaginäre Einheit ist eine positive Zahl). Wenn eine Komponente einer parasitären Kapazität, wie etwa die in 19 gezeigte C_parasitär, auftritt, scheint die in 19 gezeigte Schaltung eine Schaltung zu sein, in welcher ein paralleler LC-Schwingkreis parallel mit dem Widerstand R bei einer Frequenz von f0 oder höher verbunden ist. Im einzelnen wird die Impedanz des in 19 gezeigten Schaltkreises durch die nachfolgende Formel (4) angegeben:
Demgemäß wird eine Serienresonanz einer Frequenz von f = f0 = 1/2π (LC)^1/2 verursacht, bei welcher eine Sperre für die Impedanz auftritt, dass sie Null ist. Des weiteren wird eine parallele Resonanz bei einer Frequenz von f = f1 = f0 (1 + C/C_parasitär)^1/2 verursacht, bei welcher die Impedanz den maximalen Wert R annimmt.
20 ist ein Schaltdiagramm, welches einen Frequenzumsetzer unter Berücksichtigung der in 19 gezeigten parasitären Kapazität C_parasitär zeigt. In dem Frequenzumsetzer wird angenommen, dass die Resonanzfrequenz f0 der in einem Sperrschaltkreis 4 verwendeten LC-Serien-Schwingkreise mit einer LO-Signalfrequenz übereinstimmt. In diesem Fall wird die Impedanz-Charakteristik des Sperrschaltkreises mit einer Sperre bei der LO-Signalfrequenz bereitgestellt, und von daher wird bei der LO-Signalfrequenz ein unerwünschtes Signal hinreichend unterdrückt.
Jedoch tritt, wie obig beschrieben, aufgrund des Vorhandenseins der parasitären Kapazität C_parasitär ein paralleler Resonanzpunkt bei einer Frequenz f1 höher als die LO-Signalfrequenz (= Serien-Resonanzfrequenz) auf. Wenn demzufolge die parallele Resonanzfrequenz f1 gleich oder nahe der Frequenz eines anderen unerwünschten Signals wird, wie etwa einer höher Harmonischen des LO-Signals, erscheint die Komponente der höheren Harmonischen des LO-Signals als unerwünschtes Signal in der Frequenz-umgesetzten Ausgabe, wodurch die Verzerrungscharakteristik verschlechtert wird.
21 ist ein Schaltdiagramm, welches den Aufbau eines Frequenzumsetzers gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt, der die oben beschriebene Sache verbessern kann. Zwischen den Kollektor-Terminals der Transistoren Q2 und Q3 und einer Spannungsversorgung Vcc, sind kapazitive Bauelemente C21 und C22 jeweils parallel zu den Lastwiderständen R1 und R2 angeschlossen. Mit dieser Anordnung wird die parallele Resonanzfrequenz mittels der nachfolgenden Formel (5) ausgedrückt:
wobei C die Kapazität der kapazitiven Bauelemente C1 und C2 der LC-Serien-Schwingkreise, und C' die Kapazität der hinzugefügten kapazitiven Bauelemente C21 und C22 sind.
Anders ausgedrückt bedeutet dies, dass mit den hinzugefügten kapazitiven Bauelementen C21 und C22 die parallele Resonanzfrequenz von f1 zu f2 verschoben wird. Wenn demzufolge die Kapazität der kapazitiven Bauelemente C21 und C22 derart ausgewählt werden, dass die parallele Resonanzfrequenz f2 eine Frequenz verschieden von der eines unerwünschten Signals ist, wie etwa der einer höher harmonischen Komponente eines LO-Signals, erscheint das unerwünschte Signal nicht in der Frequenz-umgewandelten Ausgabe, wodurch eine Verschlechterung hinsichtlich der Verzerrungscharakteristik verhindert wird.
Die Kapazität der kapazitiven Bauelemente C21 und C22 wird derart festgelegt, dass sie einen Wert annimmt, so dass das erwünschte IF-Signalband nicht beeinflusst wird. Im einzelnen werden die kapazitiven Bauelemente C21 und C22 so ausgewählt, dass sie die Beziehung 1/2πR·C21 >> fIF und 1/2πR·C22 >> fIF erfüllen. Hiermit wird die Breitband-Charakteristik in dem IF-Signalband beibehalten.
Diesbezüglich ist 22 eine graphische Darstellung, die die Impedanz-Charakteristik des in 21 gezeigten Sperrschaltkreises zeigt. In 21 zeigt die durchgezogene Linie die Charakteristik, wenn keine kapazitiven Bauelemente C21 und C22 angeordnet sind, während die gestrichelte Linie die Charakteristik zeigt, wenn die kapazitiven Bauelemente C21 und C22 angeordnet sind. In diesem Fall wird angenommen, dass die zweite harmonische Komponente der LO-Signalfrequenz ein zweites unerwünschtes Signal verschieden von dem der LO-Signal-Frequenzkomponenten ist.
Wie es in 22 gezeigt ist, wird, wenn die kapazitiven Bauelemente C21 und C22 hinzugefügt werden, das Unterdrückungsverhältnis der zweiten harmonischen Komponente (mit einer Frequenz von 2fLO) der LO-Signalfrequenz verbessert, und des weiteren werden die Unterdrückungsverhältnisse der dritten und höheren harmonischen Komponente ebenso verbessert.

Claims

Frequenzumsetzer, der folgendes aufweist: einen Multiplizierschaltkreis (1), der angeordnet ist, ein Hochfrequenzsignal, RF, und ein lokales Oszillationssignal, LO, zu multiplizieren und von einem Ausgabeterminal ein Differenzfrequenzsignal auszugeben, welches eine Differenzfrequenz zwischen den Frequenzen der RF- und LO-Signale aufweist; und einen mit dem Ausgabeterminal des Multiplizierschaltkreises (1) verbundenen Belastungskreis (2), dadurch gekennzeichnet, dass der Frequenzumsetzer folgendes aufweist: einen Ausgabe-Pufferschaltkreis (3), der ein mit dem Ausgabeterminal des Multiplizierschaltkreises (1) verbundenes Eingabeterminal und ein Ausgabeterminal zur Ausgabe eines Signals in eine nächste Stufe aufweist; und einen Sperrschaltkreis (4), welcher mit dem Eingabeterminal des Ausgabe-Pufferschaltkreises (3) verbunden und angeordnet ist, eine Impedanz-Charakteristik aufzuweisen, in welcher die Impedanz schlagartig abgeschwächt wird, um bei einer unerwünschten Signalfrequenz einen Talpunkt bereitzustellen, um eine Komponente mit der unerwünschten Signalfrequenz von dem Differenzfrequenzsignal zu entfernen.
Frequenzumsetzer gemäß Anspruch 1, dadurch gekennzeichnet, dass der Sperrschaltkreis (4) einen LC-Serien-Resonanzschaltkreis (L2, C2) aufweist, welcher in Übereinstimmung mit der unerwünschten Signalfrequenz eine Resonanzfrequenz aufweist.
Frequenzumsetzer gemäß Anspruch 2, dadurch gekennzeichnet, dass der Belastungskreis (2) einen Lastwiderstand (R2) aufweist, mit welchem der LC-Serien-Resonanzschaltkreis (L2, C2) parallel verbunden ist.
Frequenzumsetzer gemäß Anspruch 3, dadurch gekennzeichnet, dass der Sperrschaltkreis (4) ferner eine parallel mit dem Lastwiderstand (R2) verbundene Kapazität (C22) aufweist.
Frequenzumsetzer gemäß Anspruch 2, dadurch gekennzeichnet, dass zur Ausgabe von Differentialsignalkomponenten das Ausgabeterminal des Multiplizierschaltkreises (1) erste und zweite Ausgabeterminals aufweist, und dass der LC-Serien-Resonanzschaltkreis jeweils mit den ersten und zweiten Ausgabeterminals verbundene, erste und zweite LC-Serien-Resonanzschaltkreise (L1, C1; L2, C2) aufweist.
Frequenzumsetzer gemäß Anspruch 5, dadurch gekennzeichnet, dass die ersten und zweiten LC-Serien-Resonanzschaltkreise (L1, C1; L2, C2) im wesentlichen die gleichen wie einander sind.
Frequenzumsetzer gemäß Anspruch 2, dadurch gekennzeichnet, dass zur Ausgabe von Differentialsignalkomponenten das Ausgabeterminal des Multiplizierschaltkreises (1) erste und zweite Ausgabeterminals aufweist, und dass der LC-Serien-Resonanzschaltkreis (L6, C6) die ersten und zweiten Ausgabeterminals miteinander verbindet.
Frequenzumsetzer gemäß Anspruch 7, dadurch gekennzeichnet, dass der LC-Serien-Resonanzschaltkreis im wesentlichen gleiche erste und zweite LC-Serien-Resonanzschaltkreise (L6, C6; L7, C7) aufweist, welche parallel zueinander, in einem Zustand entgegengesetzter Richtung verbunden sind.
Frequenzumsetzer gemäß Anspruch 7, dadurch gekennzeichnet, dass der LC-Serien-Resonanzschaltkreis im wesentlichen gleiche erste und zweite LC-Serien-Resonanzschaltkreise (L8, C8; L9, C9) aufweist, welche in Reihe zueinander, in einem Zustand entgegengesetzter Richtung verbunden sind.
Frequenzumsetzer gemäß Anspruch 1, dadurch gekennzeichnet, dass die unerwünschte Signalfrequenz mit der Frequenz des LO-Signals übereinstimmt.
Frequenzumsetzer gemäß Anspruch 1, dadurch gekennzeichnet, dass die Impedanz-Charakteristik derart ausgelegt ist, dass die Impedanz schlagartig herabgesetzt wird, um einen Talpunkt bei einer zweiten unerwünschten Signalfrequenz zu erzeugen.
Frequenzumsetzer gemäß Anspruch 11, dadurch gekennzeichnet, dass die zweite unerwünschte Signalfrequenz mit einer höheren harmonischen Frequenz des LO-Signals übereinstimmt.
Frequenzumsetzer gemäß Anspruch 11, dadurch gekennzeichnet, dass der Sperrschaltkreis (4) erste und zweite LC-Serien-Resonanzschaltkreise (L1, C1; L2, C2) aufweist, welche parallel zueinander verbunden sind, und welche jeweils in Übereinstimmung mit der unerwünschten Signalfrequenz und der zweiten unerwünschten Signalfrequenz Resonanzfrequenzen aufweisen.
Frequenzumsetzer gemäß Anspruch 1, dadurch gekennzeichnet, dass der Ausgabe-Pufferschaltkreis (3 in 17 oder 18) eine derart ausgelegte Eingangsimpedanz aufweist, dass ein Verstärkungsfaktor innerhalb eines bestimmten Signalbandes im wesentlichen konstant wird.
Frequenzumsetzer gemäß Anspruch 14, dadurch gekennzeichnet, dass der Ausgabe-Pufferschaltkreis (3 in 17 oder 18) einen Schaltkreis zum Herabsetzen der Eingangsimpedanz aufweist.
Frequenzumsetzer gemäß Anspruch 2, dadurch gekennzeichnet, dass der LC-Serien-Resonanzschaltkreis (L3, C3) eine Induktivität von einem Bond-Draht aufweist.
Frequenzumsetzer gemäß Anspruch 2, dadurch gekennzeichnet, dass der LC-Serien-Resonanzschaltkreis (L5, C5) mit dem Multiplizierschaltkreis (1) und dem Ausgabe- Pufferschaltkreis (3) innerhalb eines Chips integriert ist.
Frequenzumsetzer (1), welcher dadurch gekennzeichnet ist, dass er folgendes aufweist: einen Multiplizierschaltkreis (1), der angeordnet ist, ein Hochfrequenzsignal, RF, und ein lokales Oszillationssignal, LO, zu multiplizieren und ein Differenzfrequenzsignal auszugeben, welches eine Differenzfrequenz zwischen den Frequenzen der RF- und LO-Signale aufweist, wobei das Differenzfrequenzsignal jeweils von ersten und zweiten Ausgabeterminals ausgegebene Differentialsignalkomponenten aufweist; und einen mit den ersten und zweiten Ausgabeterminals des Multiplizierschaltkreises verbundenen Belastungskreis (2) dadurch gekennzeichnet, dass der Frequenzumsetzer folgendes aufweist: einen Ausgabe-Pufferschaltkreis (3), der jeweils mit den ersten und zweiten Ausgabeterminals des Multiplizierschaltkreises (1) verbundene, erste und zweite Eingabeterminals und ein Ausgabeterminal zur Ausgabe eines Signals in eine nächste Stufe aufweist; und einen Sperrschaltkreis (4), der mit den ersten und zweiten Eingabeterminals des Ausgabe-Pufferschaltkreises (3) verbunden und angeordnet ist, eine Impedanz-Charakteristik aufzuweisen, in welcher die Impedanz schlagartig abgeschwächt wird, um bei einer unerwünschten Signalfrequenz einen Talpunkt bereitzustellen, um eine Komponente mit der unerwünschten Signalfrequenz von dem Differenzfrequenzsignal zu entfernen, wobei der Sperrschaltkreis (4) jeweils mit den ersten und zweiten Ausgabeterminals des Multiplizierschaltkreises (1) verbundene, erste und zweite LC-Serien-Resonanzschaltkreise (L1, C1; L2, C2) aufweist, und eine Resonanzfrequenz in Übereinstimmung mit der unerwünschten Signalfrequenz aufweist.
Frequenzumsetzer gemäß Anspruch 18, dadurch gekennzeichnet, dass die ersten und zweiten LC-Serien-Resonanzschaltkreise (L1, C1; L2, C2) im wesentlichen die gleichen wie einander sind.
Frequenzumsetzer gemäß Anspruch 18, dadurch gekennzeichnet, dass der Belastungskreis (2) erste und zweite Lastwiderstände (R1, R2) aufweist, mit welchen die ersten und zweiten LC-Serien-Resonanzschaltkreise (L1, C1; L2, C2) jeweils parallel verbunden sind.