KR100351215B1 - 이상증폭기및이를이용한재결합회로 - Google Patents

Abstract

본 발명의 이상증폭기는 차동쌍의 입력 트랜지스터들(T1, T2)로 형성되는데, 이 트랜지스터들의 각각의 콜렉터는 각각의 이상 저항(Rd1, Rd2) 및 이상 캐패시터(C1, C2)에 접속되는 반면에, 각 이상 저항의 다른 단부는 각기 노드들 A와 B를 형성하며, 이상 캐패시터들의 다른 단부들은 교차 결합으로 접속된다.

본 발명에 따르면, 노드들(A, B)은 전달 임피던스형 증폭기들(T3, T4, RL1, RL2)의 입력에 접속되며, 이 증폭기들의 출력(1, 3)에서, 차동 입력 신호(11, 12)와 관련하여 위상 이동된 차동 신호가 활용가능하다.

Description

이상증폭기 및 이를 이용한 재결합 회로

본 발명은 정상 전류(steady current)를 공급받는 차동 입력쌍을 형성하도록 배열된 제 1 및 제 2 트랜지스터를 가지는 이상(移相) 증폭기(phase shift amplifier)에 관한 것으로, 그러한 트랜지스터들은 입력 신호를 수신하는 제어 전극 및 출력 전극을 각각 가지며, 상기 증폭기에 있어서 제 1 트랜지스터의 출력 전극은 제 1 이상(phase shift) 저항의 한 단자에 접속되고 또한 제 1 이상(phase shift) 캐패시터의 한 단자에 접속되며, 제 2 트랜지스터의 출력 전극은 제 2 이상 저항의 한 단자에 접속되고 또한 제 2 이상 캐피시터의 한 단자에 접속되며, 제 1 이상 저항의 제 2 단자는 제 1 노드에서 제 2 이상 캐패시터의 제 2 단자에 접속되며, 제 2 이상 저항의 제 2 단자가 제 2 노드에서 제 1 이상 캐패시터의 제 2 단자에 접속된다.

본 발명은 또한 서로에 대해서 위상 이동된 두개의 차동 입력 신호중 어느 한 신호에 대해 상보 위상 편이(complementary phase shift)후에 상기 신호들의 증폭 및 합산을 초래하는 재결합 회로(recombining circuit)에 관한 것으로, 상기 신호 중 한 신호는 소정 위상의 제 1 성분을 나타내며, 다른 신호는 상기 제 1 성분과 직각 위상 관계를 가지는 제 2 성분을 나타낸다.

이상증폭기는 오늘날 여러 응용들에서 사용되는데, 특히 무선(radio) 주파수 전송 분야에 사용된다. 통상적인 응용은 전송 코딩에 관하여 직각신호인 두 신호를 발생하는 것으로 구성된다. 수신(reception)과 관련한 이상증폭기 활용의 제 2 의 특히 중요한 예로서 직각 위상 편이가 이상적으로 따르는 경우 슈퍼헤테로다인 수신기(superheterodyne receiver)에서 영상 주파수가 제거되는 두개의 이상증폭기들이 사용되는 하나의 믹서(mixer)의 실현을 포함한다.

서두에 정의한 형태의 이상증폭기는 문서 WO-A-9211704에 공지되어 있는데, 특히 상기 문서의 제 2 도와 관련하여 기재되어 있다. 상기 공지의 이상 증폭기는 입력단의 트랜지스터들의 출력 전극들 사이에 병렬로 연결된 RC형 배열의 직렬 회로망을 이용한다. 이러한 증폭기는 본질적으로 전압으로 동작하는데, 이는 이상 저항들-이상 캐패시터들 회로가 그 접합점에서 출력 전압 신호 형태의 신호를 발생하여 고입력 임피던스가 사용되야만 하기 때문이다.

사실상 상기 사용된 임피던스는 RC 회로망 소자의 임피던스에 비해 크지 않은 경우 출력 신호들의 위상 편이에 영향을 미친다. 이는 전류 소비의 관점에서 심각한 결함을 나타낸다. 사실상 이상증폭기의 출력에서 높은 신호대 잡음비(S/N)를 유지하기 위해서는 상기 증폭기에 비교적 큰 전류를 공급할 필요가 있다. 그러나 상기와 같은 이유 때문에 이상 증폭기의 출력에 큰 전류를 공급받아야 하는 전력 증폭기가 또한 필요하다.

본 발명은 S/N 비와 관련하여 고성능의 이상증폭기를 제공함으로서 상기 결점을 해소하고, 부가적으로 전력 증폭이 세이브됨에 따라 공급 전류 소모가 감소되는 이상증폭기를 제공하는 것을 목적으로 한다.

본 발명은 임피던스 모드에서 보다는 어드미턴스 모드에서 동작하는 RC 형태의 이상회로망을 형성하는 개념을 기본으로 하는데, 어드미턴스 모드는 전압 신호 출력 보다는 전력 신호 출력을 발생한다.

실제에 있어서, 본 발명에 따른 서두에 정의된 형태의 이상증폭기에 있어서, 그 제 1 노드가 전달 임피던스(transimpedance) 형태의 증폭기 입력에 접속되며, 제 2 노드가 전달 임피던스 형태의 제 2 증폭기의 입력에 접속되며, 상기 증폭기들은 입력 신호와 관련하여 위상 편이된 차동 출력 신호를 발생하는 것을 특징으로 한다.

입력 신호와 관련하여 위상 이동된 차동 신호가 전달 임피던스 증폭기의 출력에 나타난다. 그후 상기 신호는, 임피던스 값이 상기 신호들의 위상 편이 값에 아무 영향을 주지 않는 임피던스를 가지고 사용될 수 있다. 본 발명에 따른 이상 증폭기는 비교적 저 출력 임피던스의 장점을 나타내는 데, 이 임피던스는 S/N 비의 관점에서 고성능의 출력을 허용하며, 반면 RC 회로망에서의 손실들(이상 저항, 이상 캐패시턴스)을 매우 낮게 한다. 따라서 증폭 신호의 전력을 추가 전력 증폭기 단을 사용할 필요없이 그 출력에서 이용할 수 있다. 이로써 상기 회로 및 공급 전류 소비를 효율적으로 이용할 수 있다.

제 1 도는 본 발명에 따른 이상증폭기(phase shift amplifier)의 전기 회로도.

제 2 도는 공지의 이상회로의 블럭도.

제 3 도는 제 2 도와 비교되는 본 발명에 따른 이상회로의 기본회로도.

제 4 도는 무선(radio) 주파수 수신 장치에의 본 발명의 활용을 도시한 블럭도.

제 5 도는 본 발명에 따른 두개의 이상증폭기를 이용하는 재결합 회로의 전기 회로도.

* 도면의 주요부분에 대한 부호의 설명 *

13 : 제 1 대역 통과필터 15 : 저잡음 증폭기

17 : 제 2 대역 통과필터 19 : 멀티플라이어

21 : 중간 주파증폭기 23 : 출력단자

25 : 집적 회로

간략화를 위한 양호한 실시예에 따르면, 이상증폭기는 그 전달 임피던스형 증폭기들이 제 3 및 제 4 트랜지스터로 형성된 캐스코드 단(cascoded stage)에 의해 형성되며, 상기 트랜지스터들의 출력 전극들이 제 1 그리고 제 2 부하 저항에 각각 결합되고, 상기 트랜지스터들의 제어 전극들이 기준 전압을 수신하는 특징을 갖는다.

출력 신호의 위상 조정을 위해서, 본 발명의 다른 실시예에서, 이상증폭기는전자 스위치에 의해 이상 저항과 병렬 접속되는 최소 하나의 추가 이상 저항을 포함한다.

제 1, 제 2, 제 3 및 제 4 트랜지스터들은 바이폴라 트랜지스터들이며, 상기 전자 스위치는 MOS형 FET로 형성된다.

이하에서 상세히 설명될 바와 같이, 소정 주파수를 가지는 신호의 위상 편이의 계산은 매우 간단해서, 상기 추가 이상 저항들의 값들이 쉽게 구해질 수 있는 바, 여러 주파수를 갖는 입력 신호에 응답해서 입력 신호와 관련하여 출력에서 소정의 위상 편이(예컨대, 약 90)를 얻는 것이 가능하다.

본 발명에 따른 이상증폭기가 특히 유리한 응용은 서로에 대하여 위상 편이된 두개의 차동 입력 신호 중 어느 하나에 대해, 상보 위상 편이후 상기 신호들0의 증폭 및 합산을 초래하는 재결합 회로와 관련되는데, 상기 신호들중 한 입력 신호는 제 1 의 소정의 위상 성분을 나타내며, 다른 입력 신호는 상기 제 1 성분과 직각 위상 관계를 가지는 제 2 신호 성분을 나타내고, 상기 회로는 이미 정의한 바와 같이 두개의 이상증폭기로 형성되는 것을 특징으로 한다.

상기 재결합 회로는 전류 입력 신호를 수신하는데 특히 적합하며, 그 출력에서 전력 출력 신호들을 발생하는데, 이 신호들은 공지의 재결합 회로에 있는 경우와 같이 추가의 증폭기단을 설치할 필요없이 고성능의 S/N비를 나타낸다.

제 1 도의 이상증폭기는 전류원(S)에 의해 정상 전류를 공급받는 제 1 및 제 2 트랜지스터(T1, T2)로 이루어진 차동쌍의 NPN-형 쌍측성 트랜지스터들을 포함하는데, 상기 전류원은 한쪽에서 상기 트랜지스터들(T1, T2)의 결합 에미터들에 그리고 다른 한쪽에서 상기 증폭기의 음(negative)의 전원 단자(VE)에 접속된다.

트랜지스터(T1)의 베이스는 입력 신호(11)를 수신하며, 트랜지스터(T2)의 베이스는 상기 신호와 반대인 입력 신호(12)를 수신한다. 트랜지스터(T1)의 콜렉터는 한쪽에서 제 1 이상 저항(Rd1)에, 그리고 다른 한쪽에서 제 1 이상 캐패시터(C1)에 접속된다. 유사하게 트랜지스터(T2)의 콜렉터는 한쪽에서 제 2 이상 저항(Rd2)에 그리고 다른쪽에서 제 2 이상 캐패시터(C2)에 접속된다. 이상 저항(Rd1)의 제 2 단자는 노드(A)를 형성하며, 이상 저항(Rd2)의 제 2 단자는 노드(B)를 형성하는데, 이 노드들은 이상 캐패시터(C1 및 C2)의 제 2 단자에 교차 결합(cross-coupling)으로 접속된다. 제 1 부하저항(RL1)은 노드(A)에 결합되며, 제 2 부하저항(RL2)은 NPN 형의 제 3 트랜지스터(T3) 및 제 4 트랜지스터(T4)에 의해 형성된 캐스코드단을 통해 노드(B)에 결합되는데, 상기 트랜지스터들의 베이스들은 상호 접속되며 기준 전압(V_ref)을 수신한다. 트랜지스터(T3)의 에미터는 노드(A)에 접속되며, 그 콜렉터는 제 1 부하저항(RL1)에 접속되며, 트랜지스터(T4)의 에미터는 노드(B)에 접속되며, 그 콜렉터는 제 2 부하저항(RL2)에 접속된다. 저항들(RL1, RL2)은 다른식으로 양(positive)의 전원 단자(Vcc)에 접속된다.

노드emf(A, B)의 전압은 실질적으로 고정되는데, 이는 그 전압이 1VBE를 제외하고는 전압 V_ref에 의해 인가되기 때문이다. 부하저항(RL1) 방향에서 노드(A)로부터 본 임피던스는 전류원(S)에서 공급된 전류의 선택에 의해 제 1 이상 저항(Rd1)에 비해 아주낮게 만들어 질수 있다. 제 2 부하저항(RL2)의 방향에서 노드(B)으로부터 본 임피던스도 상기와 동일하게 유지된다.

따라서, 부하저항들(RL1 및 RL2)를 포함하는 캐스코드 단(T3, T4)은 본 명세서에서 매우 간략화된 한 전달 임피던스 형태의 증폭기를 형성하는데, 이는 사실상 출력 전압을 나타내는 부하저항들(RL1 및 RL2)에 전송되고 출력전압을 전개하는 것이 바로 전류 신호들이기 때문이다. 실제에 있어서, 증폭기의 제 1 출력단(1)은 트랜지스터(T3)의 콜렉터를 부하저항(RL1)에 접속하는 노드에 연결하고, 제 2 출력단(2)은 트랜지스터(T4)의 콜렉터를 부하 저항(RL2)에 접속하는 노드에 연결된다.

따라서, 기술한 이상증폭기는 단자들(1, 2)상에서 차동 출력 신호를 발생하는 특성을 가지며, 상기 신호는 AC 전력 신호이다. 출력 단자들(1, 2)에 접속된 유저(user) 회로의 입력 임피던스는 상기 단자들 상에서의 출력 신호들로서 얻어진 이상값에 영향을 미치지 않는다. 도시된 증폭기의 이러한 특성은 출력 신호의 노이즈의 면에서 특히 장점을 갖는다. 노이즈는 회로 파라미터들, 특히 전류원(S)에서 공급된 전류에 응답해서 최적화 될 수 있다.

본 발명에 따른 이상증폭기의 동작에 대한 보다 상세한 분석 및 종래의 이상회로와의 비교를 제 2 도 및 3 도를 중심으로 설명한다.

제 2 도는 공지의 이상회로의 원리를 도시한다.

제너레이터(VG)는 접지(earth)에 비해 전압 신호(VI)를 발생하며, 이 신호는 두개의 병렬 브랜치에 인가되고, 제 1 브랜치는 직렬로 이상 캐패시터(C'1) 및 이상 저항(R'1)을 포함하며, 제 2 브랜치는 직렬로 이상 저항(R'2) 및 이상캐패시터(C'2)를 포함한다. 두개의 브랜치중 어느 하나에 있어서, 이상회로망은 직렬 배열 RC 형이다. 출력 전압들(VD1 및 VD2)은 각 브랜치에서 소자들의 중간점으로부터 탭핑(tapped)된다. 이러한 형태의 회로는, 서로에 대하여 위상 편이된 출력 신호들(VD1 및 VD2)이고 입력 임피던스를 가지는 전력 증폭을 필요로 하고, 그렇지 않으면 이러한 신호들의 위상 편이가 방해된다는, 주요한 결점을 가진다. S/N 비의 관점에서(이는 가능한 한 높게 유지되도록 해야 함), 비교적 큰 전류들을 수반하는 이상회로에 비교적 저 임피던스들을 제공할 필요가 있다. 그러나, 필요한 제한내로 S/N 비를 유지하기 위해서, 대 전력 소모를 갖는 전력 증폭기가 출력에 부가된다.

대조적으로, 제 3 도에 따르면, 신호 발생기(IG)는 접지에 관련하여 상보 신호(I1, I2)를 발생하는데, 이 신호는 기본적으로 전류 신호이다. 신호(I1)는 이상저항(Rd1)에서 발생되며, 저항(Rd1)은 또한 노드(A)에 접속된다. 신호(I2)는 이상저항(Rd2)에서 발생되며, 또한 이상 캐패시터(C2)에서 발생되는데, 저항(Rd2)은 또한 노드(B)에 접속된다. 한편으로는 노드(A)와 접지 사이에 다른 한편으로는 노드(B)와 접지사이에 부하저항들(RL1과 RL2)이 삽입된다.

캐패시터들(C1 및 C2)은 저항 단자(Rd1)와 저항단자(Rd2)사이에서 교차 결합으로 접속된다. 따라서, 제 3 도의 회로는 제 1 도와 관련하여 기술된 이상증폭기의 원리를 따르고 있다. 이상적으로 부하저항들(RL1 및 RL2)은 제로값을 가져야 한다. 실제에 있어서, 이들 부하저항들의 값은 이상 저항들(Rd1 및 Rd2)의 값보다 상당히 낮으면 충분하다. 그러나, 노드(A 및 B)에 나타나는 출력 신호들(VS1 및 VS2)은 각기 부하저항(RL1, RL2)이 작은 만큼의 낮은 로우 전압 레벨을 가진다. 다시제 1 도를 참조하면, 이러한 전압 제한이 더 이상 존재하지 않는데, 이는 트랜지스터들(T3, T4)로 형성된 캐스코드 단이 있기 때문이다.

상기 캐스코드 단이 전달 임피던스형 증폭기로 대체되면, 그 구조와 무관하게 유사하게 상기 조건이 유지된다.

제 1 도에 도시된 회로의 단자들(1, 2)상의 출력 신호들의 전압은 요구되는 만큼 높은 값의 저항(RL1 및 RL2)들을 선택하므로써 Vcc 값으로 증폭될 수 있는데, 상기 저항값은 전류원(S)에 의해 발생된 전류와 호환성이 있으며, 상기 전압은 차동 입력 신호(I1, I2)의 기대 스윙(expected swing)을 고려한 것이다.

제 2 도의 이상기(phase shifter)의 출력 신호들(VD1 및 VD2)이 그 주파수에 따른 상호 위상 편이와, 이상 저항들 및 이상 캐패시터들의 값들을 나타내는데, 상기 위상 편이는 상기 신호들이 실제적으로 무한대의 임피던스나, 또는 임의의 속도에서 RC 회로망의 소자들의 임피던스에 비해 매우 높은 임피던스를 갖고 사용된다면, 쉽게 결정될 수 있다.

제 3 도에 도시한 이상회로에 있어서, 출력 신호들(VS1 및 VS2)은 계속해서 서로 반대이며, 입력 신호들(I1, I2)의 위상에 관하여 동일한 이상을 나타낸다.

통상의 수학적 분석을 통하여, I1 및 I2 각각에 관한 신호들 VS1 및 VS2의 이상값(Φ)은 다음과 같다.

여기서, R로 표시된 저항들(Rd1 및 Rd2)의 값이 같고, C 표시된 캐패시터들(C1 및 C2)의 값이 같으며, 표현 ω=2πF에서, F는 고려중인 상기 신호의 주파수이다.

본 발명에 따른 이상증폭기는 많은 응용들에 활용될 수 있는데, 예로써 무선 주파수 통신 장치의 수신부에의 응용을 제 4 도와 관련하여 간략히 기술한다.

제 4 도는, 수신 주파수 대역의 대충 선택을 위한 공중의 신호(AT)를 수신하는 제 1 의 대역 통과필터(13), 저 잡음증폭기(low noise amplifier; 15)(LNA), 및 제 2 대역 통과필터(17)를 통상적으로 포함하는, 통신 장치의 수신 경로 부분에 대한 개략도를 도시하는데, 이에 의해 국부발진기(local oscillator: L0)의 주파수에대해 수신 주파수와 대칭인 영상 주파수를 가능한 한 큰 폭으로 감쇄시킴으로서 수신 채널(들)의 사전 선택을 행할 수 있다. 상기 국부 발진기(L0)의 신호는 멀티플라이어(19)에서 승산에 의해 수신 신호와 합성되고, 상기 멀티플라이어의 출력에 중간 주파 증폭기(21, IF)가 배열된다.

실제적 및 효율성의 이유로, 제 4 도의 파선으로 둘러싸여진 박스(25)내의 부품 즉, 저 잡음증폭기(15), 저역 필터(17), 국부발진기(L0), 멀티플라이어 회로(19) 및 중간 주파 증폭기(21)를 동일한 반도체 회로에 집적시키는 것이 좋다.

그러한 집적 회로(25)는 따라서 제 1 필터(13)후의 공중 신호들을 수신하며, 출력단자(23)에서 증폭된 중간주파 신호를 전달한다.

통과대역 필터(17)의 필요한 특성들을 고려했을 때, 이 필터는 대부분의 경우에 집적회로(25) 밖에 설치되는데, 그 때 이 필터는, 예컨대 장치내에 상당히 거추장스러움이 된다는 것과 고가라는 결점을 가진 표면파 기술(surface wave technique)에 따라, 형성된다. 상기 필터가 집적되는 것에 대한 가능성있는 해결책은 필터링될 신호의 성분들을 합산하는 것에 근거한 또다른 기술을 사용하는 데, 상기 성분들은 직각 위상 편이된다. 이러한 기술은 그 원리가 알려진 것으로, 국부발진기의 주파수와 관련하여, 수신 주파수와 대칭인 영상 주파수의 차단(rejection)을 초래하기 위하여 이미 제안되어 왔다.

이러한 형태의 영상 주파수의 차단은 예를 들면 PHILIPS에 의해 판매된 UAA 2072M 회로에서 이용된다.

그러나, 이러한 회로는 제 2 도와 관련하여 기술된 이상 회로의 원리를 구현하며, 이 회로는 이미 설명된 바와 같이 공급 전류 소비가 크다는 결점을 가지며, 이러한 소비는 상기 회로가 배터리로 동작하는 휴대형 장치에서 사용될 시 더 심각한 문제로 대두된다.

제 5 도는 부품수를 감소시키면서 제 4 도의 회로(25)의 기능들을 쉽게 집적할 수 있도록 하는 재결합 회로도를 도시하고 있으며, 이 회로는 필요한 공급 전류의 실질적인 감소를 가져온다.

제 5 도에 있어서, 트랜지스터들(T11, T12), 전류원(S1), 이상 저항들(R11, R12), 이상 캐패시터들(C11, C12), 트랜지스터들(T31, T32)로 이루어진 캐스코드단, 및 두개의 부하저항들(RL1, RL2)에 의해 형성된, 제 1 이상증폭기를 볼 수 있다. 제 2 이상 증폭기는 입력 트랜지스터들(T21, T22), 전류원(S2), 이상 저항들(R21, R22), 이상 캐패시터들, 한 쌍의 캐스코드 트랜지스터들(T41, T42)로 이루어지는데, 상기 트랜지스터들의 콜렉터는 동일한 부하저항들(RL1, RL2)에 결합되며, 상기 두 개의 이상증폭기는 상기 공통 저항들을 통한 신호의 재결합을 가져온다. 제 1 및 제 2 이상 증폭기의 캐스코드 단들은 상호 접속된 베이스들을 가지며, 기준 전위 V_ref에 접속된다. 트랜지스터들(T11, T12)로 형성된 차동쌍의 입력 트랜지스터들에 신호 I와 신호가 각각 인가되는데, 이 신호들은 서로 보상(complement) 관계를 가지며, 전치증폭된 수신 신호와 관련하여 45° 위상 편이된다. T21, T22로 이루어진 차동쌍의 입력 트랜지스터들의 베이스에 각기 보상 신호들(및 Q)이 인가되는데, 이 신호 Q 는 전치증폭된 입력 신호와 관련하여 135° 위상 편이된다. 입력 신호에 대응하는 증폭되고 위상 편이된 신호뿐 아니라, 입력 신호 I에 대응하는 증폭되고 위상 편이된 전류 신호가 부하저항(RL1)에 인가된다. 유사하게, 입력 신호에 대응하는 증폭되고 위상 편이된 전류 신호뿐만 아니라, 입력 신호 Q에 대응하는 위상 편이되고 증폭된 신호가 부하저항(RL2)에 인가된다.

따라서, 제 5 도에 도시한 회로는 두 개의 부하저항들(RL1, RL2)을 가지고 위상 편이한 후 입력 신호들의 증폭 및 재결합을 행하며, 이는 부하저항들(RL1, RL2)에 접속된 단자들(51, 52)상에 차동 출력 신호(VS,)가 나타나도록 한다. 명백히, 부하저항들(RL1, RL2)에 이상증폭기들의 출력들을 역으로 접속하는 것도 가능하며, 이것이 사용 조건들의 함수가 된다.

제 5 도는 부가 저항들(RA)에 의해 각각의 이상증폭기들의 위상 편이값을 조정할 수 있는 실시예의 유리한 변형을 도시하는데, 상기 추가저항들은 임의로 MOS FET 형태이며 스위치 역할을 하는 트랜지스터들(Tx)에 의해 이상 저항들(R11, R12및 R21, R22)과 병렬 접속될 수 있다.

명확화를 위해, 단일 부가 저항(RA)이 제 5 도에 도시되며 상기 부가 저항은 각 이상 저항과 병렬 접속되지만, 스위치 트랜지스터들을 통해 하나씩 또는 그룹으로 접속될 수 있는 다양한 저항들이 쉽게 제공될 수 있으며, 이러한 저항들은 각기 적합한 스위치 명령을 수신한다. 이는 이상 저항들내의 접속들 단부(ending)의 파선(dashed) 연장에 의해 도면에서 상징적으로 도시된다.

수신 장치의 영상 주파수 차단 원리와 관련한 상세한 것은 본원에서 참고로 하고 있는 Artech House Inc. 사 발행 (Norwood, MA) S. A. MAAS 의 1993년 미국 국제 표준 문헌 제 089006-605-1 페이지 279에서 285의 "마이크로파 믹서들"을 참조할 수 있다.

본 발명은 지금까지 기술한 실시예로 제한되지 않는다.

첫째로, 당업자라면, 간략화 때문에 캐스코드 장치가 본 발명에 따른 이상증폭기를 위해 전달 임피던스의 증폭을 초래하는 데 특히 적합하지만, 전달 임피던스형의 동일한 기능을 행하는 다른 공지의 장치가 결과에 있어서 현저한 차이가 없다면 채용될 수 있음을 이해할 수 있을 것이다.

한편, 사용된 트랜지스터들의 형태들은 교체될 수 있는데, 특히 극성 및 바이폴라형 또는 필드 효과형에 관하여 교체될 수 있다.

또한, 제 1 도의 트랜지스터들(T3, T4) 또는 제 5 도의 트랜지스터들(T31, T32, T41, T42)로 형성된 캐스코드 단과 관련하여, 상기 트랜지스터들이 차동 입력쌍의 이상증폭기의 트랜지스터들과 동일한 형태가 되는 것으로 기술되었다는 것은명백하다. 그러나, (도시치 않은) 변형에 따라, 또한 "폴딩된 단(folded stage)" 이라 칭하는 캐스코드 단이 해당 트랜지스터를 대향 극성의 트랜지스터들로 대체함으로서 사용될 수 있어서, 부하저항들이 기준 전압(접지)에 그 한 단부가 접속되는데, 상기 트랜지스터들의 에미터들은 한편으로 노드들 A, B(A', B')에 결합되고, 다른 한편으로 적합한 전류원을 통해 공급(전원) 전압 단자(Vcc)로부터의 전류를 수신한다. 그러나, 상기 실시예의 전문가에 의해 행해질 수 있는 변형예들은 이하의 청구범위로서의 발명의 영역내에서 가능하다.

본 발명에 따른 이상증폭기는 비교적 저 출력 임피던스의 장점을 나타내는데, 이 임피던스는 S/N 비의 관점에서 고성능의 출력을 나타내며, 반면 RC 회로망에서의 손실들(이상 저항, 이상 캐패시턴스)을 매우 낮게 한다. 따라서 증폭 신호의 전력을 추가 전력 증폭기단을 이용치 않고 출력에서 이용할 수 있으며, 이로써 상기 회로 및 공급 전류 소비를 효율적으로 이용할 수 있는 효과가 있다.

Claims (8)

1. 정상 전류를 공급받는 차동 입력쌍을 형성하도록 배열된 제 1 및 제 2 트랜지스터를 포함하는 이상증폭기(phase shift amplifier)로서, 상기 트랜지스터들은 각각 입력 신호를 수신하는 제어 전극 및 출력 전극을 가지며, 상기 증폭기에서, 상기 제 1 트랜지스터의 출력 전극이 제 1 이상 저항의 한 단자에 접속되고 또한 제 1 이상 캐패시터의 한 단자에도 접속되며, 상기 제 2 트랜지스터의 출력 전극이 제 2 이상 저항의 한 단자에 접속되고 또한 제 2 이상 캐패시터의 한 단자에도 접속되며, 상기 제 1 이상 저항의 제 2 단자가 제 1 노드에서 상기 제 2 이상 캐패시터의 제 2 단자에 접속되며, 상기 제 2 이상 저항의 제 2 단자가 제 2 노드에서 상기 제 1 이상 캐패시터의 제 2 단자에 접속된 이상증폭기에 있어서,

   상기 제 1 노드는 전달임피던스(transimpedance) 형의 제 1 증폭기의 입력에 접속되며, 상기 제 2 노드는 전달임피던스형의 제 2 증폭기의 입력에 접속되며, 상기 증폭기들은 상기 입력 신호와 관련하여 위상 편이된 차동 출력 신호를 발생하는 것을 특징으로 하는 이상증폭기.
2. 제 1 항에 있어서, 상기 전달임피던스형 증폭기들은 제 3 및 제 4 트랜지스터로 형성된 캐스코드단으로 이루어지며, 상기 트랜지스터들의 출력 전극들은 각기 제 1 및 제 2 부하저항에 결합되며, 상기 트랜지스터들의 제어 전극들은 기준 전압을 수신하는 것을 특징으로 하는, 이상증폭기.
3. 제 1 항 또는 제 2 항에 있어서, 상기 이상증폭기는 전자 스위치에 의해 상기 각각의 이상 저항과 병렬 접속이 허용된 적어도 한 개의 부가적인 이상 저항을 포함하는 것을 특징으로 하는, 이상증폭기.
4. 제 3 항에 있어서, 상기 전자 스위치는 MOS 형 전계 효과 트랜지스터로 형성된 것을 특징으로 하는 이상증폭기.
5. 제 2 항에 있어서, 상기 제 1, 제 2, 제 3 및 제 4 트랜지스터는 바이폴라 트랜지스터인 것을 특징으로 하는 이상증폭기.
6. 서로에 대해 위상 이동된 두 개의 차동 입력 신호들 중 한 신호에 대해 추가의 위상 편이 후에 상기 신호들의 증폭 및 합산을 행하는 재결합 회로로서, 상기 입력 신호들 중 하나가 소정 위상의 제 1 성분을 가지며, 다른 입력 신호가 상기 제 1 성분과 직각 위상 관계를 갖는 제 2 성분을 포함하는, 재결합 회로에 있어서,

   상기 재결합 회로는 제 1 항에 청구된 두 개의 이상 증폭기들로 형성되었으며, 상기 두 개의 이상 증폭기들은 상기 각각의 차동 입력 신호들을 수신하도록 배열된 것을 특징으로 하는 재결합 회로.
7. 제 6 항에 있어서, 상기 전달 임피던스형 증폭기는 비-제로(non-zero) 출력임피던스를 가지며, 상기 증폭기들중 한 증폭기의 출력이 다른 증폭기의 출력에 직접 접속되는 것을 특징으로 하는, 재결합 회로.
8. 제 1 항 또는 제 2 항에 청구된 증폭기, 또는 제 6 항 또는 제 7 항에 청구된 재결합 회로를 포함하는 송수신기 스테이션.