JP3050185B2 - アナログ乗算回路 - Google Patents

アナログ乗算回路

Info

Publication number
JP3050185B2
JP3050185B2 JP28041997A JP28041997A JP3050185B2 JP 3050185 B2 JP3050185 B2 JP 3050185B2 JP 28041997 A JP28041997 A JP 28041997A JP 28041997 A JP28041997 A JP 28041997A JP 3050185 B2 JP3050185 B2 JP 3050185B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
collector
carrier signal
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28041997A
Other languages
English (en)
Other versions
JPH11122046A (ja
Inventor
将穂 峰尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28041997A priority Critical patent/JP3050185B2/ja
Publication of JPH11122046A publication Critical patent/JPH11122046A/ja
Application granted granted Critical
Publication of JP3050185B2 publication Critical patent/JP3050185B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplitude Modulation (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明のアナログ乗算回路
は、特に高周波アナログ信号の乗算機能を有するギルバ
ート・セル型乗算回路のキャリアリークと2倍波の低減
を図ったアナログ乗算回路に関する。
【0002】
【従来の技術】従来よりアナログ乗算回路としてギルバ
ート・セル型乗算回路が広く知られている。例えば、特
公昭48−20932号公報には、ギルバート・セル型
乗算回路を用いたアナログ乗算器の構成が記載されてい
る。
【0003】かかる乗算回路は、平衡形式の第1の高周
波信号と第2の高周波信号とを乗算し、出力端子に上記
2つの高周波信号の乗算結果を平衡形式で出力する。一
般には、このアナログ乗算回路は変調器に用いられるこ
とが多く、第2の高周波信号(被変調信号=キャリア信
号)を第1の高周波信号(変調信号=ベースバンド信号
等)で変調して平衡変調信号を得ている。
【0004】具体的に従来の高周波変調器に用いられる
ギルバート・セル型アナログ乗算回路について図面を用
いて説明する。
【0005】図8は、従来のアナログ乗算回路の回路図
を示したものである。
【0006】本図において、6個のトランジスタ601
〜606を用いて3個の差動増幅回路を構成している。
【0007】すなわち、第1の差動増幅器は、抵抗61
5と616を介して2つのトランジスタ605と606
のエミッタどうしを接続し、抵抗615と616の接続
点を共通の定電流源631を通して接地し、入力端子6
21と622との間に受けた平衡形式の第1の高周波信
号(BB信号)をトランジスタ605と606のベース
に印加する。
【0008】第2の差動増幅器は、2つのトランジスタ
601および602のエミッタを共通接続してその接続
点とトランジスタ605のコレクタを接続し、入力端子
623と624との間に受けた平衡形式の第2の高周波
信号(キャリア信号)をトランジスタ601と602の
ベースに印加する。
【0009】第3の差動増幅器は、2つのトランジスタ
603および604のエミッタを共通接続しその接続点
をトランジスタ606のコレクタに接続し、第2の高周
波信号をトランジスタ603及び604のベースに印加
している。
【0010】そして、上記第2及び第3の差動増幅回路
の片側のトランジスタ(トランジスタ601及び60
3)のコレクタどうしが共通接続され、その接続点62
5には電源620と抵抗627を介して接続される。
【0011】また、上記第2及び第3の差動増幅回路の
他方のトランジスタ(トランジスタ602及び604)
のコレクタどうしが共通接続され、その接続点626に
は電源620と抵抗628を介して接続される。
【0012】これら接続点625と626は、上記第2
の高周波信号が第1の高周波信号によって変調された平
衡変調信号が生じる出力端子となっている。なお、入力
端子621から624にはバイアス供給回路(図示せ
ず)からそれぞれ所定のバイアス電圧が供給されてい
る。
【0013】次に、図8に示したアナログ乗算回路の動
作について説明する。
【0014】入力端子621と622との間に第1の高
周波信号が入力される。ここで、入力端子621の電位
の方が入力端子622よりも高い場合、トランジスタ6
05がオンとなり、トランジスタ606はオフとなる。
この場合、入力端子623と624との間に入力された
第2の高周波信号が正相(入力端子623の電圧が入力
端子624の電圧よりも高い場合)の場合、トランジス
タ601および604がオンし、トランジスタ605の
コレクタ電流I605はトランジスタ601を通して電
源620より流れるため出力端子625はロウレベル
(低電圧)となる。
【0015】一方、第2の高周波信号が逆相の場合には
トランジスタ602および603がオンとなり電源62
0からトランジスタ602,605を介してコレクタ電
流I605が流れて出力端子625がハイレベル(電源
電圧)となる。
【0016】ところが、第1の高周波信号の差電圧が小
さいときには、トランジスタ605に流れる電流が少な
くなりその分トランジスタ606にも電流が流れるため
トランジスタ603と606を通して流れ、出力端子6
25のハイレベルとロウレベルの電圧差は小さくなる。
【0017】なお、上記第1の高周波数信号が0電圧で
ある場合は、トランジスタ605,606の内部抵抗が
ほぼ等しくなり、等しい電流が流れるため、第2の高周
波信号が正相時にトランジスタ601,605を流れる
電流と、逆相時にトランジスタ603,606を通して
流れる電流が等しくなり、出力端子625には第1の高
周波信号が出力されない。
【0018】従って、第1または第2の高周波信号のい
ずれか一方が0電圧の場合には、出力端子625の出力
が必ず0になるという二重平衡変調器が構成される。出
力端子626には625の逆相の信号が出力されるだけ
で以上説明した動作と同様であるため説明は省略する。
【0019】次に、このアナログ乗算回路の入力端子6
23と624との間に第2の高周波数信号(以下、キャ
リア信号という)として、繰り返し周期Trの理想矩形
を入力し、入力端子621と622との間には説明の簡
単のために端子間電圧0Vの直流電位を与えた場合につ
いて以下に説明する。
【0020】図9は、上記条件におけるトランジスタ6
01,603のコレクタ電流と電源電流I627のそれ
ぞれの時間変化を示した信号波形図である。
【0021】図9において、理想状態であれば、トラン
ジスタ601のコレクタ電流I601およびトランジス
タ603のコレクタ電流I603は逆相関係となってい
る。また、抵抗627を流れる電流I27は、I601
とI603の和であるため、このアナログ乗算器の対に
なる各構成要素の定数がバランスしていれば電流I62
7は一定電流となる。この結果、このアナログ乗算回路
は、出力端子625,626にはキャリア信号のリーク
を生じることはない。
【0022】
【発明が解決しようとする課題】以上説明した従来のア
ナログ乗算回路は、前述したように理想的にはキャリア
リークが発生しない。
【0023】しかし、上記キャリア信号の周波数が高く
なり、特に1GHz以上のマイクロ波信号になると、ト
ランジスタ601〜606のばらつきが生じやすくな
り、これらトランジスタ601〜606の各電極接続部
への配線の寄生容量等のバランスが崩れることになる。
【0024】さらには上記入力端子623,624の高
周波信号のアンバランスが大きくなり、電流I601お
よびI603にキャリア信号のオーバーシュートを生
じ、この結果、出力端子625(626)にキャリア信
号のリークを生じることになる。
【0025】図10は、図8のアナログ乗算回路の各部
品について、所定の定数を用いてアナログ波形シミュレ
ーションプログラムを用いて得られた信号波形図を示し
たものである。
【0026】具体的には、シリコン・バイポーラ・トラ
ンジスタ601〜606を遮断周波数および最大発振周
波数が16GHz、定格コレクタ電流5.3mAとし、
定電流源631を電流8mA(I605+I606)を
流す定電流源を用いている。また、抵抗627および6
28を抵抗200オーム、抵抗615および616を抵
抗60オームを用い、入力端子621と622間を0V
の直流電位とし、入力端子623と624間に周波数2
GHz(周期Tr=500ps)の第2の高周波数信号
を印加している。
【0027】この結果、抵抗627には一定値でない電
流I627を生じている。この電流I628によるキャ
リア信号リークは出力端子625において−47.0d
Bmである。出力レベルを−20dBmとしてこのアナ
ログ乗算器を変調器として使用すれば、キャリア・リー
クとのD/U=27dBとなり、振幅誤差として0.4
dB、位相誤差として2.6°の誤差を変調波に発生し
てしまい変調特性を劣化させる問題を有している。
【0028】以上示したように本発明のアナログ乗算回
路の目的は、マイクロ波帯のような高周波キャリア信号
を入力して変調器を構成した場合に、キャリアリークを
減少させ変調特性の改善を図ることのできる構成を提供
することにある。
【0029】
【課題を解決するための手段】上記課題を解決するため
に本発明のアナログ乗算回路は、複数のトランジスタの
対で構成される差動回路を具備するギルバート・セル型
乗算回路を用いたアナログ乗算回路において、キャリア
信号を入力した場合に前記乗算回路の負荷抵抗に流れる
オーバーシュート電流をバイパスするキャリア信号オー
バーシュート補償手段を前記負荷抵抗と並列に設け、前
記キャリア信号オーバーシュート補償手段は、前記キャ
リア信号に同期して接地したコンデンサの接続をオン、
オフする切替手段を有することを特徴とする。
【0030】また、本発明のアナログ乗算回路は、第1
の高周波数信号を2つの端子間に受ける第1の入力端子
と、第2の高周波数信号を2つの端子間に受ける第2の
入力端子と、前記第1および第2の高周波数信号を乗算
した乗算信号を2つの端子間に生じる出力端子と、各々
のベースが前記第1の入力端子の一つにそれぞれ接続さ
れ各々のエミッタが共通の定電流源から電流供給をそれ
ぞれ受ける第1および第2のトランジスタ回路を含む第
1の差動回路と、エミッタが前記第1のトランジスタ回
路のコレクタから電流供給を受けるとともにコレクタが
前記出力端子の一つに接続された第3のトランジスタと
エミッタが前記第1のトランジスタ回路のコレクタから
電流供給を受けるとともにコレクタが前記出力端子の別
の一つに接続された第4のトランジスタとを含みこれら
第3および第4のトランジスタのベースの各々が前記第
2の入力端子の一つにそれぞれ接続された第2の差動回
路と、エミッタが前記第2のトランジスタ回路のコレク
タから電流供給を受けるとともにコレクタが前記出力端
子の一つにそれぞれ接続された第5のトランジスタとエ
ミッタが前記第2のトランジスタ回路のコレクタから電
流供給を受けるとともにコレクタが前記出力端子の別の
一つに接続された第6のトランジスタとを含みこれら第
5および第6のトランジスタのベースの各々が前記第2
の入力端子の一つにそれぞれ接続された第3の差動回路
とを備えるギルバート・セル型のアナログ乗算回路にお
いて、キャリア信号を入力した場合に前記第3のトラン
ジスタ回路のコレクタに接続した第1の負荷抵抗と並列
に前記第1の負荷抵抗に流れるオーバーシュート電流を
バイパスする第1のキャリア信号オーバーシュート補償
手段と、前記第6のトランジスタ回路のコレクタに接続
した第2の負荷抵抗と並列に前記第2の負荷抵抗に流れ
るオーバーシュート電流をバイパスする第2のキャリア
信号オーバーシュート補償手段とを設け、前記第1、第
2のキャリア信号オーバーシュート補償手段は、前記キ
ャリア信号の入力と同期して接地したコンデンサの接続
をオン、オフする切替手段を有することを特徴とする。
【0031】さらに、前記切替手段は前記負荷抵抗の両
端に設けられ、それぞれ前記キャリア信号の差動入力に
基づき切り替えられることを特徴とする。
【0032】さらに、本発明のアナログ乗算回路は、前
記キャリア信号の周波数はマイクロ波帯の高周波信号で
あり、前記コンデンサの容量Cは、概ねC=I/8f
(V−V BE )(但し、Iは前記オーバーシュート電流
のピーク値、fは前記キャリア信号の周波数、Vは前記
ギルバート・セル型乗算回路の電源電圧、V BE は前記
切替手段の降下電圧)となるよう設定されたことを特徴
とする。
【0033】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0034】図1は、本発明のアナログ乗算回路の実施
の形態を示した回路図である。
【0035】本図は、図8に示した従来のアナログ乗算
回路の負荷抵抗627,628に並列にそれぞれの負荷
抵抗のバイパス電流を流すキャリア信号オーバーシュー
ト補償手段101,102を設けた点を除いて図8の構
成と同様である。従って、従来と同等の構成についての
説明は省略する。
【0036】前述したように出力端子に生ずるキャリア
信号のリークは電流I601及びI603のキャリア信
号のオーバーシュートが原因となっている。このため、
本発明で設けられたキャリア信号オーバーシュート補償
手段101,102は、負荷抵抗627,628とそれ
ぞれ並列に接続して負荷抵抗627,628に流れるオ
ーバーシュート電流を減少させるよう動作する。この結
果、キャリア信号のオーバーシュートを削減し、キャリ
ア信号の出力端子へのリークを大幅に削減できる。
【0037】
【実施例】前記キャリア信号オーバーシュート補償手段
101,102の具体的な構成を含む本発明の実施例に
ついて以下に図面を用いて説明する。
【0038】図2は本発明のアナログ乗算回路の第1の
実施例を示す回路図である。
【0039】図2において、621,622はベースバ
ンド入力端子、623,624はキャリア入力端子、6
25,626は出力端子である。トランジスタ601,
602および603,604はそれぞれエミッタを共通
接続した双差動トランジスタ、605は共通接続された
トランジスタ601,602のエミッタとコレクタで接
続されたトランジスタ、606は共通接続されたトラン
ジスタ603,604のエミッタとコレクタで接続され
たトランジスタである。
【0040】抵抗627,628は負荷抵抗であり片側
を電源620に接続され、もう片側はそれぞれ、共通接
続されたトランジスタ601,603のコレクタ、共通
接続されたトランジスタ602,604のコレクタに接
続されている。
【0041】また、抵抗615,616は利得決定のた
めの負帰還抵抗、620は電源端子、631は定電流源
である。
【0042】ここで、図1で説明したキャリア信号オー
バーシュート補償手段101は、電流バイパス回路20
1と電流バイパス回路202とから構成されている。
【0043】電流バイパス回路201は、トランジスタ
601がオン時に抵抗627のバイパス電流を流すため
の回路であり、トランジスタ10,11、コンデンサ1
2で形成されている。また、電流バイパス回路202
は、トランジスタ603がオン時に抵抗627のバイパ
ス電流を流すための回路であり、トランジスタ13,1
4、コンデンサ15で形成されている。
【0044】なお、トランジスタ602,604がオン
時についてもキャリア信号オーバーシュートが発生する
ためこれを補償するためキャリア信号オーバーシュート
補償手段102が必要となるが、この場合には図2に示
した電流バイパス回路201と電流バイパス回路202
と同様の回路を抵抗628に並列に接続することにな
る。従って、図2から容易に構成が得られるためその記
載は省略してある。
【0045】さらに、キャリア入力端子623,624
およびベース・バンド入力端子621,622、トラン
ジスタ10,11,13,14のベースに直流電位を与
える回路とDCカット・コンデンサは図中には記されて
いない。
【0046】上記実施例の動作について図2を用いて説
明する。
【0047】簡単のため、トランジスタ605,606
のベース間の電圧(ベース・バンド電圧)を0とする。
このときキャリア信号が入力しても理想的には出力信号
の振幅0である。
【0048】いま端子623に入力したキャリア信号が
ロウレベルからハイレベルになったとき、トランジスタ
601はオンしコレクタ電流が流れる。このコレクタ電
流は、キャリア信号が特に準マイクロ波帯のような高い
周波数では寄生容量、寄生インダクタンスによりリンギ
ングをおこす。
【0049】例えば、図3は時間対コレクタ電流(I6
01)を示した図である。本図に示したようにコレクタ
電流はキャリア信号の周波数f(Tr=1/2πf)と
すると、周期Tr毎にオーバーシュートを発生する。よ
って、このコレクタ電流と負荷抵抗627が決定する端
子625の電位もオーバーシュートが発生することにな
る。
【0050】ところがトランジスタ601がオンすると
同時にトランジスタ11もオンするため、コンデンサ1
2に蓄えられていた電荷が放電される。
【0051】図4は、この放電電流対時間の特性を示し
た図である。本図において、オーバーシュート分の電流
が放電されるため負荷抵抗627を通れずトランジスタ
11を通して流れる。
【0052】図5は、抵抗627を流れる電流対時間の
特性を示した図である。
【0053】この結果、図5に示した抵抗627を流れ
る電流は、図3の電流では含まれていたオーバーシュー
トは存在しなくなりオーバーシュート電流は完全に補償
されることが示されている。よって、抵抗627に流れ
る電流はオーバーシュートを起こさず、端子625の電
位もオーバーシュートを起こさない。
【0054】次に623がハイからロウ、624がロウ
からハイになった場合には、トランジスタ11はオフに
なるがトランジスタ604はオンになり電源を通してコ
ンデンサ15に電荷が蓄えられる。
【0055】また、トランジスタ603の動作に対して
も同様であるため、結局端子625にはオーバーシュー
トのない電圧波形が出力されることになる。
【0056】このように、コンデンサ12及び15は蓄
えられた電荷を放電することによりオーバーシュートの
電流を補償しているため、適切なコンデンサ定数に決め
る必要がある。
【0057】図6は、図3に示したコレクタ電流の中で
オーバーシュート電流のみを図示したものである。
【0058】本図において、キャリア信号の周波数をf
とすると、1周期あたりのオーバーシュート電流の電荷
量は、その波形を3角形に近似し、流れている時間をキ
ャリア信号の周期の1/4に近似すると、 1/2・1/4f・I=I/8f (1) で表される。
【0059】ただし、Iはオーバーシュート電流のピー
ク値である。
【0060】一方、コンデンサ12の容量値をCとする
と、このコンデンサに充電される電荷量は、電源620
の電源電圧をV、トランジスタ10のベース・エミッタ
間電圧をVBEとして、 (V−VBE)・C (2) で表される。
【0061】(1)式と(2)式は等しいため C=I/8f(V−VBE) (3) となる。
【0062】以上によりコンデンサ12の容量が決めら
れるが、他のコンデンサの容量も同様に決めることがで
きる。
【0063】なお、以上説明した第1の実施例ではトラ
ンジスタ10,11,13,14を用いて構成したが、
トランジスタに限るものではない。例えば、トランジス
タ10,11,13,14をアナログスイッチ、FET
スイッチ等のスイッチ手段であれば同等の効果をもたら
すことができる。
【0064】また、以上説明した実施例ではキャリア信
号オーバーシュート補償手段101,102を複数のト
ランジスタとコンデンサで構成した電流バイパス回路を
用いているが、キャリア周波数がマイクロ波帯ほど高く
ない場合には、コンデンサをトランジスタで切り替える
電流バイパス手段を持たなくてもオーバーシュート電流
を補償できる。
【0065】図7にキャリア信号オーバーシュート補償
手段をコンデンサのみを用いた構成で実現した本発明の
第2の実施例を示す。
【0066】図7はギルバート・セル型アナログ乗算器
において、バイパス電流を流す回路として、トランジス
タ601〜604のコレクタとグランド間にコンデンサ
21〜24を付加した構成となっている。
【0067】次に、この第2の実施例の動作について説
明する。
【0068】簡単のため、トランジスタ605,606
のベース間の電圧(ベース・バンド電圧)を0とする。
このときキャリア信号が入力しても理想的には出力信号
は振幅0である。いま、入力端子623に入力される信
号がロウからハイに変わると、トランジスタ601はオ
ンとなりコレクタ電流が流れる。このときオーバーシュ
ート電流により出力端子625の電位は下がろうとす
る。ところが、電位が下がるとコンデンサ21,23に
蓄えられた電荷が放電されるため、抵抗627を流れる
オーバーシュート分の電流が少なくなる。よってオーバ
ーシュート電流による電位のオーバーシュートが少なく
なる。
【0069】この場合のコンデンサの容量は、前記
(3)式において電圧VBEが存在しない場合の式で求め
ることができる。
【0070】トランジスタ603に対しても同様の働き
をするので、出力端子625に現れるキャリア・リーク
成分及び2倍波成分を低減することができる。
【0071】
【発明の効果】以上説明したとおり本発明の実施の形態
では、オーバーシュート電流が負荷抵抗を流れないよう
にキャリア信号オーバーシュート補償手段を設けている
ため、負荷抵抗にオーバーシュート電流が流れず出力端
子の電圧波形もオーバーシュートしない。よって、この
オーバーシュートと、入力両相キャリア信号のアンバラ
ンス、トランジスタ性能のアンバランスなどによるキャ
リア周波数成分の不要信号の生成を防ぐことにより、キ
ャリア・リークの発生を抑えることができる。さらにオ
ーバーシュートそのものによる2倍波の発生を抑えるこ
とができる。
【図面の簡単な説明】
【図1】本発明のアナログ乗算回路の実施の形態を示し
た回路図である。
【図2】本発明のアナログ乗算回路の第1の実施例の回
路図である。
【図3】図2のコレクタ電流の時間特性を示す図であ
る。
【図4】図2の放電電流の時間特性を示す図である。
【図5】図2の抵抗627を流れる電流の時間特性を示
す図である。
【図6】図2のオーバーシュート電流対時間特性を示す
図である。
【図7】本発明のアナログ乗算回路の第2の実施例の回
路図である。
【図8】従来のアナログ乗算回路の回路図である。
【図9】図8の各部の電流波形を示す図である。
【図10】図8の各部のシミュレーション電流波形を示
す図である。
【符号の説明】
10,11,13,14 トランジスタ 12,15,21〜24 コンデンサ 101,102 キャリア信号オーバーシュート補償
手段 201,202 電流バイパス回路 601〜606 トランジスタ 615,616 抵抗 620 電源 621,622 入力端子(BB信号) 623,624 入力端子(キャリア信号) 625,626 出力端子 627,628 抵抗 631 電流源

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数のトランジスタの対で構成される差
    動回路を具備するギルバート・セル型乗算回路を用いた
    アナログ乗算回路において、 キャリア信号を入力した場合に前記乗算回路の負荷抵抗
    に流れるオーバーシュート電流をバイパスするキャリア
    信号オーバーシュート補償手段を前記負荷抵抗と並列に
    設け、前記キャリア信号オーバーシュート補償手段は、
    前記キャリア信号に同期して接地したコンデンサの接続
    をオン、オフする切替手段を有することを特徴とするア
    ナログ乗算回路。
  2. 【請求項2】 第1の高周波数信号を2つの端子間に受
    ける第1の入力端子と、第2の高周波数信号を2つの端
    子間に受ける第2の入力端子と、前記第1および第2の
    高周波数信号を乗算した乗算信号を2つの端子間に生じ
    る出力端子と、各々のベースが前記第1の入力端子の一
    つにそれぞれ接続され各々のエミッタが共通の定電流源
    から電流供給をそれぞれ受ける第1および第2のトラン
    ジスタ回路を含む第1の差動回路と、エミッタが前記第
    1のトランジスタ回路のコレクタから電流供給を受ける
    とともにコレクタが前記出力端子の一つに接続された第
    3のトランジスタとエミッタが前記第1のトランジスタ
    回路のコレクタから電流供給を受けるとともにコレクタ
    が前記出力端子の別の一つに接続された第4のトランジ
    スタとを含みこれら第3および第4のトランジスタのベ
    ースの各々が前記第2の入力端子の一つにそれぞれ接続
    された第2の差動回路と、エミッタが前記第2のトラン
    ジスタ回路のコレクタから電流供給を受けるとともにコ
    レクタが前記出力端子の一つにそれぞれ接続された第5
    のトランジスタとエミッタが前記第2のトランジスタ回
    路のコレクタから電流供給を受けるとともにコレクタが
    前記出力端子の別の一つに接続された第6のトランジス
    タとを含みこれら第5および第6のトランジスタのベー
    スの各々が前記第2の入力端子の一つにそれぞれ接続さ
    れた第3の差動回路とを備えるギルバート・セル型のア
    ナログ乗算回路において、キャリア信号を入力した場合
    前記第3のトランジスタ回路のコレクタに接続した第
    1の負荷抵抗と並列に前記第1の負荷抵抗に流れるオー
    バーシュート電流をバイパスする第1のキャリア信号オ
    ーバーシュート補償手段と、 前記第6のトランジスタ回路のコレクタに接続した第2
    の負荷抵抗と並列に前記第2の負荷抵抗に流れるオーバ
    ーシュート電流をバイパスする第2のキャリア信号オー
    バーシュート補償手段とを設け、前記第1、第2のキャ
    リア信号オーバーシュート補償手段は、前記キャリア信
    号に同期して接地したコンデンサの接続をオン、オフす
    る切替手段を有することを特徴とするアナログ乗算回
    路。
  3. 【請求項3】 前記切替手段は前記負荷抵抗の両端に設
    けられ、それぞれ前記キャリア信号の差動入力に基づき
    切り替えられることを特徴とする請求項1、または2に
    記載のアナログ乗算回路。
  4. 【請求項4】 前記キャリア信号の周波数はマイクロ波
    帯の高周波信号であり、前記コンデンサの容量Cは、概
    ねC=I/8f(V−V BE )(但し、Iは前記オーバ
    ーシュート電流のピーク値、fは前記キャリア信号の周
    波数、Vは前記ギルバート・セル型乗算回路の電源電
    圧、V BE は前記切替手段の降下電圧)となるよう設定
    されたことを特徴とする、請求項1乃至3のいずれか1
    に記載のアナログ乗算回路。
JP28041997A 1997-10-14 1997-10-14 アナログ乗算回路 Expired - Lifetime JP3050185B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28041997A JP3050185B2 (ja) 1997-10-14 1997-10-14 アナログ乗算回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28041997A JP3050185B2 (ja) 1997-10-14 1997-10-14 アナログ乗算回路

Publications (2)

Publication Number Publication Date
JPH11122046A JPH11122046A (ja) 1999-04-30
JP3050185B2 true JP3050185B2 (ja) 2000-06-12

Family

ID=17624792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28041997A Expired - Lifetime JP3050185B2 (ja) 1997-10-14 1997-10-14 アナログ乗算回路

Country Status (1)

Country Link
JP (1) JP3050185B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7031687B2 (en) 2001-04-18 2006-04-18 Nokia Corporation Balanced circuit arrangement and method for linearizing such an arrangement
JP4647361B2 (ja) * 2005-03-29 2011-03-09 ルネサスエレクトロニクス株式会社 半導体集積回路

Also Published As

Publication number Publication date
JPH11122046A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
JP4698776B2 (ja) 低電圧二重平衡型ミキサー回路装置
JP3390057B2 (ja) 変換器回路及びこれを用いたダブルバランストミキサー回路
JPH09102715A (ja) 可変利得ミクサ回路
US20090149149A1 (en) Dual Gilbert Cell Mixer with Offset Cancellation
US6347221B1 (en) Orthogonal modulator having a modulation mixer
US5896053A (en) Single ended to differential converter and 50% duty cycle signal generator and method
JP3664010B2 (ja) アナログ・スイッチ回路
JP3050185B2 (ja) アナログ乗算回路
JPH0447488B2 (ja)
JP2001344559A (ja) アナログ乗算回路および可変利得増幅回路
JPS6012331Y2 (ja) 2個のトランジスタを具える増幅回路
RU2053592C1 (ru) Усилитель
US5973539A (en) Mixer circuit for mixing two signals having mutually different frequencies
JPH118519A (ja) 無線周波数増幅器
JP4282820B2 (ja) 周波数変換回路
JP3154147B2 (ja) 90度移相回路及びこれを用いた直交変調回路
JPH1041750A (ja) 利得制御周波数変換回路
JPH0233384Y2 (ja)
JPH0239881B2 (ja)
JPH0645885A (ja) 発振回路を具える電気回路
JP2548419B2 (ja) 増幅回路
JP3922737B2 (ja) サンプルアンドホールド回路
JPS61261914A (ja) アンバランス・バランス変換回路
JPH032985Y2 (ja)
JP2812744B2 (ja) 三角波発生器

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000229